JPH0252904B2 - - Google Patents

Description

【発明の詳細な説明】 イ 産業上の利用分野 本発明は発熱印字素子を用いたパラレルヘツド
記録装置における印字素子駆動装置に関する。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a printing element driving device in a parallel head recording device using heat-generating printing elements.

ロ 従来技術 多数の発熱印字素子を一列に並べて並列的に作
動させる記録装置はフアクシミリ等における高速
印字装置として用いられるが、この種の記録装置
を一般に記録装置特に測定機の記録計として用い
る場合、第１図に示すように縦軸座標線Ｙを記入
するようなとき次のような問題があつた。発熱印
字素子は作動時一ヘツド当り例えば33ｍＡ、15V
程度の電流電圧を必要とするが、記録計における
縦軸座標線の記入動作の場合、パラレルヘツドの
全素子が一斉に作動せしめられるので、ヘツド数
を例えば1280個（A4サイズ）とすると、実に
42Aと云う大電流が一時的に流れることになる。
通常の印字とか図形の記録の場合、このような全
ヘツド一斉作動或はそれに近い状態と云うのは起
らないので、パラレルヘツドを駆動する電源とし
て格別大容量のものを必要とはしない。しかし測
定機の出力を記録する記録計の場合、上述したよ
うな全ヘツド一斉作動と云う場合も考慮しなけれ
ばならないので、電源として15V、42A程度の瞬
発力が得られる容量のものを用いねばならなかつ
た。しかし一方記録計においても全ヘツド一斉作
動の云うようなことは全作動時間中極くわづかの
時間であり、通常は多くても全ヘツド中１％位が
作動しているに過ぎない。それ故瞬間的出力（５
ｍ秒位）15V、44Aと云う電源装置は過大であり
不経済との感を免れなかつた。(b) Prior Art A recording device in which a large number of heat-generating printing elements are arranged in a line and operated in parallel is used as a high-speed printing device in facsimile machines, etc., but when this type of recording device is generally used as a recording device, particularly as a recorder in a measuring machine, When drawing the vertical coordinate line Y as shown in FIG. 1, the following problem occurred. The heat-generating printing element generates, for example, 33 mA and 15 V per head when activated.
However, in the case of writing the vertical axis coordinate line in a recorder, all the elements of the parallel head are activated at the same time, so if the number of heads is, for example, 1280 (A4 size),
A large current of 42A will temporarily flow.
In the case of normal printing or recording of graphics, such simultaneous operation of all the heads, or a state close to it, does not occur, so a particularly large-capacity power supply for driving the parallel heads is not required. However, in the case of a recorder that records the output of a measuring device, it is necessary to consider the case where all the heads operate simultaneously as mentioned above, so a power supply with a capacity that can provide an instantaneous power of about 15V and 42A must be used. It didn't happen. However, even in a recorder, all the heads operate simultaneously for a very small portion of the total operating time, and usually only about 1% of all heads operate at most. Therefore, the instantaneous output (5
I couldn't help but feel that the 15V, 44A power supply was excessive and uneconomical.

ハ 目 的 本発明は比較的小容量の電源装置でパラレルヘ
ツドの全ヘツド同時作動或はそれに近い場合に対
処することができるようなパラレルヘツド記録装
置の駆動回路を提供する。C. OBJECTIVES: The present invention provides a drive circuit for a parallel head recording device that can cope with the simultaneous operation of all heads of a parallel head or nearly so with a relatively small capacity power supply device.

ニ 構 成 パラレルヘツド記録装置は、一記録サイクルに
おいて、各印字ヘツドにオン又はオフのデータ信
号を与えて電源を投入すると、オンの信号を与え
られているヘツドに通電される。このような一記
録サイクルを繰返して所定のパターンを記録して
行くものであるが、本発明印字素子駆動装置は全
ヘツドを複数のブロツクに分け、一記録サイクル
において、各ブロツクを少しずつおくらせて順次
通電開始し、まず第１のブロツクに通電開始し
て、所要電流の値を検出しその値が所定レベル以
下のときは第２のブロツクに通電開始し、そのと
きの全電流を検出してそれが上記所定レベル以下
のときは第３のブロツクに通電開始すると云うよ
うに、ブロツク単位で通電開始をおくらせ、全電
流が所定レベルに達した所で以下のブロツクの通
電を見合せ、先に通電したブロツクの通電の終了
後残りのブロツクに通電するようにした点に特徴
を有する。D. Configuration When a parallel head recording device is powered on by giving an on or off data signal to each print head in one recording cycle, the heads to which an on signal has been given are energized. A predetermined pattern is recorded by repeating one recording cycle as described above, but the printing element driving device of the present invention divides all the heads into a plurality of blocks and delays each block little by little in one recording cycle. The first block is first energized, the required current value is detected, and if that value is below a predetermined level, the second block is energized and the total current at that time is detected. When the total current reaches the predetermined level, the start of energization is delayed in block units, such as starting energization to the third block, and when the total current reaches the predetermined level, the energization of the following blocks is postponed, and then the third block is started. The feature is that the remaining blocks are energized after the first energized block is energized.

ホ 実施例 1280素子よりなるパラレルヘツドの記録装置。
これを10ブロツクに分ける。各ブロツクは128ヘ
ツド。一ブロツクの全ヘツド同時作動の場合の電
流は4.2Aである。この4.2Aを電流の基準レベル
とする。一記録サイクルにおける各印字ヘツドの
所要通電時間は２ｍ秒である。まずこの実施例装
置の動作を略述する。記録動作は一記録サイクル
における２ｍ秒の通電の後、２ｍ秒程度の冷却期
間を置いて、次の記録サイクルが始まる。このよ
うな記録動作のスケジユールは従来のものと変り
ない。本発明の特徴は、一記録サイクルにおい
て、1μ秒ずつおくらせて順次各ブロツクにスト
ローブ信号を与えて通電を開始させ、まず第１の
ブロツクのみ通電開始し、通電開始から1μ秒の
間に駆動電流の値を検出し、これを基準レベルと
比較し、基準以下のときは第２のブロツクに通電
する。以下同様の動作を第２、第３〜第10のブロ
ツクまで行う。電源の容量は8.4Aである。通常
は10ブロツク全部通電しても駆動電流が8.4Aを
超すことは希である。１ブロツク毎に電流チエツ
クのため通電が1μ秒ずつおくれて第10ブロツク
が通電開始されるのは一記録サイクルの始点から
9μ秒おくれているが、一ヘツドの通電時間は２
ｍ秒であるから9μ秒のおくれは無視できる。今
第１ブロツクの作動電流が2A、第２ブロツクが
3Aとすると、２＜4.2であるから第２ブロツクま
で通電され、第１、第２ブロツク合せた作動電流
は5Aで4.2A以上であるから、第３ブロツク以下
は第１、第２ブロツクの通電終了までは通電され
ない。記録計の縦軸座標線のような全ヘツド一斉
動作となる場合、で２ブロツクずつ通電され、５
回で縦軸の記入を終る。このときの一サイクルの
記録動作の終了は２ｍ秒×10＝20ｍ秒と9μ秒で、
略20ｍ秒と見てよい。E. Example A parallel head recording device consisting of 1280 elements.
Divide this into 10 blocks. Each block has 128 heads. The current when all heads of one block operate simultaneously is 4.2A. This 4.2A is set as the reference current level. The required energization time for each print head in one recording cycle is 2 msec. First, the operation of this embodiment device will be briefly described. In the recording operation, after energization for 2 msec in one recording cycle, there is a cooling period of about 2 msec, and then the next recording cycle begins. The schedule of such recording operations is the same as in the conventional system. The feature of the present invention is that in one recording cycle, a strobe signal is sequentially applied to each block at intervals of 1 μs to start energizing, and only the first block starts being energized, and the blocks are driven within 1 μs from the start of energization. The current value is detected and compared with a reference level, and if it is less than the reference level, the second block is energized. Thereafter, similar operations are performed for the second, third to tenth blocks. The capacity of the power supply is 8.4A. Normally, even if all 10 blocks are energized, the drive current rarely exceeds 8.4A. The energization is delayed by 1 μs for each block to check the current, and the 10th block starts energizing from the start point of one recording cycle.
There is a delay of 9 microseconds, but the energization time for one head is 2
Since it is milliseconds, the delay of 9 microseconds can be ignored. Now the operating current of the first block is 2A, and the second block is
If 3A, since 2<4.2, the current is applied to the second block, and since the combined operating current of the first and second blocks is 5A, which is more than 4.2A, the third block and below are energized to the first and second blocks. Power will not be turned on until the end. When all the heads operate simultaneously, as shown in the vertical axis coordinate line of the recorder, the power is applied to two blocks at a time, and the
Finish filling in the vertical axis at . At this time, the end of one cycle of recording operation is 2 ms x 10 = 20 ms and 9 μs,
It can be seen as approximately 20 msec.

第２図はこの実施例の回路図である。１は電
源、２は記録ヘツドの作動電流検出用抵抗、３が
パラレルヘツドで1280ヘツドよりなつている。作
動電流は抵抗２の両端間の電圧降下によつて電圧
値に変換され増幅器４で増幅された後コンパレー
タ５によつて定電圧源６の電圧Vsと比較され、
作動電流が基準値4.2Aを超えたときコンパレー
タ５はハイレベルの信号を出力する。８はシフト
レジスタで、７はこのシフトレジスタを制御する
制御回路である。９１，９２…９０はワンシヨツ
ト回路でシフトレジスタ８の第１〜第10ビツト
Q1〜Q10と対応しており、夫々対応ビツトが
“１”になつたときトリガされて２ｍ秒の幅のパ
ルスを出力する。このパルスがストローブ信号と
してパラレルヘツド３の対応ブロツクに印加され
る。９１はパラレルヘツドの第１ブロツクＢ１
に、９２はＢ２以下同様にして９０は第10ブロツ
クBOに対応している。１はクロツクパルス発振
器である。パラレルヘツド３の各素子にはラツチ
回路１１からオン或はオフのデータ信号が印加さ
れており、ストローブ信号が印加されることによ
り、オンの信号が印加されている素子に通電され
る。ラツチ回路１１は図外の中央処理回路から送
られて来るラツチ信号ａにより活入力されている
データ信号をラツチする。シフトレジスタ制御回
路７は上記ラツチ信号ａを受けてプリセツト信号
ｄをシフトレジスタ８の第０ビツトQOに送つ
て、これをセツトする。その後クロツクパルス発
振器１０の出すクロツクパルスをシフトパルスと
してシフトレジスタに送る。従つて中央処理回路
からラツチ信号ａが送られて来ると、シフトレジ
スタ８の第０ビツトにデータ“１”がプリセツト
され、このデータ“１”がQ1、Q2…と順にシフ
トされフンシヨツト回路９１，９２…が順々にト
リガされてパラレルヘツト３の各ブロツクＢ１，
Ｂ２、…に順次ストローブ信号が印加されて夫々
のブロツク内のオンのデータ信号が与えられてい
る素子が通電される。これら通電されている各素
子の電流が総和が抵抗２によつて検出されてお
り、コンパレータ５で基準値と比較されて、検出
された電流が基準値を超すと、前述したようにコ
ンパレータ５の出力がハイとなる。このハイの信
号ｂが制御回路７に印加されると、制御回路７は
シフトレジスタ８へシフトパルスを送るので中止
する。このようにしてパラレルヘツド３に一時に
供給される電流は最大で基準値の２倍に押えられ
る。トリガされた各ワンシヨツト回路９１，９２
…の全ての出力パルスが立下り終ると、パラレル
ヘツド３への供給電流はＯになり、コンパレータ
５の出力がローになる。すると、制御回路７は再
びシフパルスをシフトレジスタ８に送り始め、残
つている各ブロツクに順次ストローブ信号が印加
されて上述した所と同様にして全電流が基準レベ
ルを超えるまで各ブロツクに通電され、このよう
な動作がデータ“１”がシフトレジスタ８の第10
ビツトQ10に来、第10ブロツクが通電される迄続
けられ、第10ブロツクの通電の終りがワンシヨツ
ト回路９０の出力パルスの立下りによつて中央処
理装置に検知されると、中央処理装置は所定の冷
却期間を置いて再びラツチ信号ａを出力する。こ
のようにして記録が進行して行く。 FIG. 2 is a circuit diagram of this embodiment. 1 is a power supply, 2 is a resistor for detecting the operating current of the recording head, and 3 is a parallel head consisting of 1280 heads. The operating current is converted into a voltage value by the voltage drop across the resistor 2, amplified by the amplifier 4, and then compared with the voltage Vs of the constant voltage source 6 by the comparator 5.
When the operating current exceeds the reference value of 4.2A, the comparator 5 outputs a high level signal. 8 is a shift register, and 7 is a control circuit that controls this shift register. 91, 92...90 are one-shot circuits that control the 1st to 10th bits of shift register 8.
They correspond to Q1 to Q10, and are triggered when the corresponding bit becomes "1" to output a pulse with a width of 2 msec. This pulse is applied to the corresponding block of the parallel head 3 as a strobe signal. 91 is the first block B1 of the parallel head
Similarly, 92 corresponds to B2 and below, and 90 corresponds to the 10th block BO. 1 is a clock pulse oscillator. An ON or OFF data signal is applied from the latch circuit 11 to each element of the parallel head 3, and when a strobe signal is applied, the elements to which the ON signal is applied are energized. The latch circuit 11 latches the active input data signal by a latch signal a sent from a central processing circuit (not shown). The shift register control circuit 7 receives the latch signal a and sends a preset signal d to the 0th bit QO of the shift register 8 to set it. Thereafter, the clock pulse generated by the clock pulse oscillator 10 is sent to the shift register as a shift pulse. Therefore, when the latch signal a is sent from the central processing circuit, data "1" is preset to the 0th bit of the shift register 8, and this data "1" is sequentially shifted to Q1, Q2, and so on, and then sent to the function circuit 91, 92... are triggered one after another, and each block B1,
A strobe signal is sequentially applied to B2, . The sum of the currents of these energized elements is detected by the resistor 2, and is compared with a reference value by the comparator 5. If the detected current exceeds the reference value, the comparator 5 Output becomes high. When this high signal b is applied to the control circuit 7, the control circuit 7 sends a shift pulse to the shift register 8, and therefore stops. In this way, the current supplied to the parallel head 3 at one time can be suppressed to twice the reference value at most. Each triggered one-shot circuit 91,92
When all the output pulses of... have finished falling, the current supplied to the parallel head 3 becomes O, and the output of the comparator 5 becomes low. Then, the control circuit 7 starts sending shift pulses to the shift register 8 again, and a strobe signal is sequentially applied to each of the remaining blocks, and in the same manner as described above, each block is energized until the total current exceeds the reference level. This kind of operation means that the data “1” is the 10th shift register 8.
This continues until bit Q10 is reached and the 10th block is energized, and when the end of energization of the 10th block is detected by the central processing unit by the fall of the output pulse of the one-shot circuit 90, the central processing unit After a cooling period, the latch signal a is output again. Recording progresses in this manner.

第３図は上の動作を説明するタイムチヤートで
ある。このタイムチヤートを用いてこの実施例の
装置を動作をもう一度整理して述べると、中央処
理回路からラツチ信号ａが発せられると、ラツチ
回路１１はデータをラツチしてパラレルヘツド３
に印加し、制御回路７はａの信号の立下りのタイ
ミングでプリセツトパルスｄをシフトレジスタ８
で第ＯビツトQOに送り、シフトパルスＣをシフ
トレジスタに送り始める。このシフトパルスによ
り、第ＯビツトQOに読込まれたデータ“１”は
Q1、Q2…と順にシフトされそれに応じてワンシ
ヨツト回路９１，９２…から順次２ｍ秒幅のスト
ローブ信号STB１，STB２，…が出力される。
この図では第６ブロツクまで通電されたときコン
パレータ５の出力ｂがハイになり、こゝでシフト
パルスは中断される。第６ブロツクのストローブ
信号STB６の立下りでヘツド駆動電流はＯにな
りコンパレータ５の出力ｂはＯに戻つてシフトレ
ジスタのシフトパルスの供給が再開され第７以下
の各ブロツクに順にストローブ信号STB７，
STB８…が印加されて行く。クロツクパルスは
1MHzであり、記録の開始から第６ブロツクの通
電開始まで5μ秒、その後２ｍ秒経過して再び第
７ブロツク以下の通電が開始され、第10ブロツク
の通電開始まで3μ秒、第10ブロツクの通電終了
まで更に２ｍ秒で全部で４ｍ秒と9μ秒で一記録
サイクルが終了している。 FIG. 3 is a time chart explaining the above operation. Using this time chart, the operation of the apparatus of this embodiment will be summarized and described again. When the latch signal a is issued from the central processing circuit, the latch circuit 11 latches the data and transfers the data to the parallel head 3.
The control circuit 7 applies the preset pulse d to the shift register 8 at the falling timing of the signal a.
to the Oth bit QO and start sending shift pulse C to the shift register. Due to this shift pulse, the data “1” read into the Oth bit QO is
The strobe signals STB1, STB2, . . . with a width of 2 msec are sequentially output from the one-shot circuits 91, 92, .
In this figure, when the sixth block is energized, the output b of the comparator 5 becomes high, and the shift pulse is interrupted. At the fall of the strobe signal STB6 of the sixth block, the head drive current becomes O, the output b of the comparator 5 returns to O, and the supply of shift pulses to the shift register is restarted, and the strobe signals STB7,
STB8... is applied. clock pulse is
The frequency is 1MHz, and it takes 5 μs from the start of recording to the start of energization of the 6th block, then 2 ms elapse, and energization of the 7th block and below starts again, and 3 μs until the start of energization of the 10th block. It took another 2 msec to complete, making a total of 4 msec and 9 μsec to complete one recording cycle.

ヘ 効 果 本発明記録装置は上述したような構成で、多数
の並列発熱印字素子を複数のブロツクに分け、ブ
ロツク毎にわづかずつ遅らせて通電を開始させ、
電流値が予め定めてある値以上になつた所で、以
後のブロツクの通電開始を一時停止させ、先に通
電開始したブロツクの通電が終るのを待つて残り
のブロツクの通電を開始させるようにしたので、
多数の印字ヘツドにオンのデータ信号が与えられ
て、そのまゝでは非常に大きな駆動電流が必要と
なるような場合でも、通電を分割して行うので、
電源は小容量のものでよく、経済的であり、無条
件に電流を分割供給するのでなく、必要なときだ
け分割供給するので、記録速度な殆んど低下しな
い。F. Effects The recording device of the present invention has the above-described configuration, and divides a large number of parallel heat-generating printing elements into a plurality of blocks, and starts energizing with a slight delay for each block.
When the current value exceeds a predetermined value, the start of energization of the subsequent blocks is temporarily stopped, and the energization of the remaining blocks is started after waiting for the block that started energizing first to finish energizing. So,
Even in cases where many print heads are given an on-data signal, which would otherwise require a very large drive current, the energization is divided, so
The power supply can be of small capacity and is economical, and since the current is not divided and supplied unconditionally but only when necessary, the recording speed is hardly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は記録計による測定データの記録の一例
を示す平面図、第２図は本発明の一実施例を示す
ブロツク図、第３図は同実施例の動作を説明する
ためのタイムチヤートである。 １……電源、２……電流値検出抵抗、３……パ
ラレルヘツド、５……コンパレータ、８……シフ
トレジスタ、９１〜９２……ワンシヨツト回路、
１０……クロツクパルス発振器。 Fig. 1 is a plan view showing an example of recording measurement data by a recorder, Fig. 2 is a block diagram showing an embodiment of the present invention, and Fig. 3 is a time chart for explaining the operation of the embodiment. be. 1... Power supply, 2... Current value detection resistor, 3... Parallel head, 5... Comparator, 8... Shift register, 91 to 92... One shot circuit,
10...Clock pulse oscillator.

Claims (1)

【特許請求の範囲】[Claims] １ 多数の発熱印字素子を一列に並べたパラレル
ヘツドと、このパラレルヘツドを複数ブロツクに
区分して、各区分毎にストローブ信号を印加する
ストローブ信号発生手段と、同手段を順次作動さ
せる手段と、上記パラレルヘツドに入力される電
流値を検出する手段と、この検出された電流値を
基準値と比較する手段と、同手段によつてパラレ
ルヘツドに供給している電流値が基準値を超えた
とき、ストローブ信号発生手段を順次作動させる
手段の動作を中止させる手段とを有するパラレル
ヘツド記録装置。1. A parallel head in which a large number of heat-generating printing elements are arranged in a line, a strobe signal generating means for dividing the parallel head into a plurality of blocks and applying a strobe signal to each division, and means for sequentially operating the means; A means for detecting the current value input to the parallel head, a means for comparing the detected current value with a reference value, and a means for detecting the current value supplied to the parallel head by the means exceeding the reference value. and means for stopping the operation of the means for sequentially operating the strobe signal generating means.