JPH0247980A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH0247980A JPH0247980A JP63198279A JP19827988A JPH0247980A JP H0247980 A JPH0247980 A JP H0247980A JP 63198279 A JP63198279 A JP 63198279A JP 19827988 A JP19827988 A JP 19827988A JP H0247980 A JPH0247980 A JP H0247980A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- amplifier
- terminal
- signal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 description 6
- 206010052804 Drug tolerance Diseases 0.000 description 4
- 230000026781 habituation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ファクシミリやスキャナー等に使用
【従来の
技術1 大面積の画像読取装置として、原稿をそのままの大きさ
(1対1)で投影して読み取る密着型イメージセンサが
ある。 第3図に、画像読取装置の概要を示す、Dは画像読取装
置であり、これは、光電変換素子アレイAと複数個の信
号処理ICチップB、〜B7で構成される。 光電変換素子アレイAには、数多くの光′を変換素子l
が配列されており、ここで原稿からの光を受光する。光
電変換素子群は、n個のグループに分けられ、各グルー
プは、それぞれ各信号処理ICチップに対応させられる
。 信号処理ICチン1B、〜B、は、受光の結果光電変換
素子1で得られた信号を読み出す、この信号が即ち、画
像を読み取った信号である。 A3版用の画像読取装置の場合、信号処理ICチップと
しては、64個の光電変換素子から信号を読み出し得る
もの(このようなものを、64ビツト用の信号処理IC
Cスンプいう)が用いられる。そして、そのようなチッ
プが、全部で74個用いられる。この場合の光電変換素
子アレイA中の光電変換素子1の数は、64X74で4
736個である。 第4図に、本発明をなす基礎となった画像読取装置を示
す。第4図において、1は光電変換素子、2は光電変換
素子lの等価容量、3はリセットスイッチ、4はバッフ
ァアンプ、5は続出信号切換スイッチ、6は負電源、7
はリセット線、8は共通出力線、9は走査回路、10は
アース線、11は出力端子、12はダミー用スイッチ、
13はダミー用キャパシター、14は差動増幅器、15
1.15−nはアンプ電源オンオフ回路、16は走査回
路スタート信号入力端子、17はアース端子、1日は次
チンプスタート信号、B、は第1番目信号処理ICチン
プ、B2は第2番目信号処理ICチップである。 光電変換素子1は、逆バイアスがかけられて使用される
。負電源6は、そのためのものである。 等価容量2は、光電変換素子1の電極間容量とか光電変
換素子1の配線に付随して生ずる浮遊容量等の合計を等
測的に表した容量である。 リセットスイッチ3は、等価容量2の電位を所定の値に
するためのものであり、バッファアンプ4は、インピー
ダンス変換用である。 続出信号切換スイッチ5は、検出値即ち、等価容量2の
電位を読み出すためのスイッチである。 等価容I2の電位は、次に述べるように、光電変換素子
1に入射する光に応じて変化する。 次に、動作を説明する。 リセットスイッチ3をオンすると、アース→リセットス
イッチ3→等価容量2→負電源(−■)という経路で電
流が流れ、等価容量2は図示の極性に充電される。 光電変換素子1に光が入射していると、その入射光に応
じた強さの光電流が、光電変換素子(フォトダイオード
)■の逆方向に流れ、等価容量2は放電する。 所定の時点で続出信号切換スイッチ5をオンすると、そ
の時点の等価容量2の電位がバッファアンプ4を経て読
み出される。これにより、入射光の強さを知ることが出
来る。各続出信号切換スイッチ5は、−斉にオン、オフ
するのではなく、走査回路9からの信号によって、順次
切り換えられる。走査回路9は、例えば、シフトレジス
タで構成される。 なお、リセットスイッチ3としては、通常、MO3型ト
ランジスタが用いられるが、これがスイッチングする際
にはノイズが発生し、画像信号に混入する。そこで、リ
セットスイッチ3と同種の素子で作られたダミー用スイ
ッチ12と、容量が等価容I2と略等しいダミー用キャ
パシター13とにより、ノイズに相当するダミー用電位
を発生する。そして、差動増幅器14においてノイズ電
位をダミー電位で相殺し、出力端子11からはノイズの
含まれていない信号を取り出す。 バッファアンプ4としては、ローアクティブのものが示
されている。従って、バッファアンプ4の丸印(状態表
示記号)のところにロー(low「0」)の信号が入っ
た時に、動作状態となる。 つまり、その時、バッファアンプ4に電源が印加(オン
)される。 各信号処理ICチップの先頭2つのバッファアンプ4は
、アースによるロー信号が常時与えられ、動作状態とさ
れている。それ以降のバッファアンプ4は、幾つかのグ
ループに分けられ、各グループは、それぞれに対応して
設けられたアンプ電源オンオフ回路15−1〜15−n
信号によって電源が印加されたり、されなかったりする
。 第5図は、第4図におけるバッファアンプのオンオフを
説明する図である。 信号処理ICチップの最初の2つのバッファアンプ4−
1.4−2が常時動作状態にされている理由は、次の通
りである。 先ず、バッファアンプ4−1について述べる。 前段の信号処理ICチップでの動作が終わって自己のチ
ップの番になった時(即ち、対応して設けられた続出信
号切換スイッチ5−1がオンされた時)、バッファアン
プ4−1をオンしたとしても、バッファアンプ4−1は
直ちには正常動作しない。 正常に動作するまでには、暫く時間を要する(セトラリ
ングタイム; settling time)。 そのため、続出信号切換スイッチ5−1がオンされた時
に正常動作できる状態にしておくには、続出信号切換ス
イッチ5−1がオンされた時点よりセトラリングタイム
以上前の時点にオンしておいてやる必要がある。そこで
、前もってオンする一方法として、アースによって常時
ローの信号を与えるという方法をとっている。 セトラリングタイムが長いバッファアンプであれば、2
番目あるいは3番目のバッファアンプにも常時ローの信
号を与えておく必要がある。何番目までのバッファアン
プを常時オンにしておくかは、七トウリングタイムや続
出信号切換スイッチ5の切り換え速度等を考慮して決め
る。第5図では、2番目までのバッファアンプ4−2ま
でローの信号を与えている。 バッファアンプ4−3ないし4−5は、アースされてい
る先頭電流の後に続くバッファアンプのグループの1つ
である。これらは、そのグループに対応して設けられて
いるアンプ電源オンオフ回路15−1からの信号により
、まとめて動作状態にされる。 アンプIsオンオフ回路としては、例えば、フリップフ
ロップが用いられる。S端子にハイ(high;1)の
信号が入れられると、フリップフロップからはローの信
号が出て、バッファアンプ4−3ないし4−5は動作状
態にされる(つまり電源が印加される)、R端子にハイ
の信号が入れられると、非動作状態にされる(つまり電
源の印加が停止される)、。 バッファアンプを幾つかまとめて同じアンプ電源オンオ
フ回路からの信号でオンオフするようにしている理由は
、次の通りである。 続出信号切換スイッチ5は順次オンオフされるから、本
来ならバッファアンプ4もそれに同期してオンオフする
のがよい、消費電流が必要最小限で済むからである。そ
うするためには、個々のバッファアンプに対して個別に
アンプ電源オンオフ回路を設ける必要がある。 しかし、それでは回路構成が煩雑となる。そこで、近接
するバッファアンプ4を幾つかひとまとめにし、1つの
アンプ電源オンオフ回路でオンオフするのである。 差動増幅器14にローアクティブのものを用いた時は、
アースllAl0からの信号により、常に動作状態にし
ておく。信号処理ICチップ中の先頭の2つのバッファ
アンプを常に動作状態にしているから、そこからの信号
を処理する差動増幅器14も、それに対応して常に動作
状態にしておく必要があるからである。 以上第1番目信号処理ICチップB、について述べたが
、第2番目以降の信号処理ICチップについても同様で
ある。 即ち、第2番目体号処理ICチシブB2の先頭ノハンフ
ァアンブ4が動作状態にされるのは、第1番口慣号処理
ICチップB1による読み出しが終わりそうになった頃
(つまり、第2番目信号処理ICチップBzの番が廻っ
て来るちょっと前項)でよいが、そのような時点で動作
状態にするためには、そのための制?11回路が必要で
ある。すると、第2番口慣号処理ICチップB!の構成
は、第1番口慣号処理ICチップB1の構成と一部異な
ることになる。第3番目以降についても同様なことが言
える。 しかし、一般にICチップは、製作面がら見た場合、そ
の回路パターンはどれも同じであることが望まれる。そ
のため、画像読取装置にあっても、すべての信号処理I
Cチップは、第1番自信号処理ICチップB、と同じ回
路パターンとされている。 そして、第1番目信号処理ICチップB、と同様に、例
えば、先頭の2つのバッファアンプおよび差動増幅器が
、常時動作状態になるよう給電されている。 なお、差動増幅器は、前述したように、ノイズ消去用に
設けられたものであり、ノイズ消去の必要がない場合に
は設けられない。 【発明が解決しようとする課題】 (問題点) 前記した画像読取装置には、消費電流が大であるという
問題点があった。 (問題点の説明) 前記したように、従来の画像読取装置においては、第1
番自信号処理ICチップB、のみならず、全ての信号処
理ICチップの例えば、先頭の2つのバッファアンプ(
第5図で言えば、バッファアンプ4−1.バッファアン
プ4−2)は、常に動作状態にされている。ノイズ消去
用の差動増幅器がある場合は、これも常に動作状態にさ
れている。 A3用の画像読取装置に例をとれば、信号処理ICチッ
プが74個搭載されるから、全体では2×74個のバッ
ファアンプと74個の差動増幅器とが、常時動作状態に
されていることになる。 しかし、ある1時点において画像の読み出しをする際、
動作状態とされることが必要なのは、光の強さを検出し
ようとしている成る特定の光電変換素子lに対応させら
れている1個のバッファアンプ4と、それが接続されて
いる差動増幅器14の合計2個である。バッファアンプ
4に電源が印加されてから、正常動作状態になるまでに
多少時間がかかる(セトラリングタイム)ことを考慮し
、次のバッファアンプ4をも動作状態にしておくとして
も、合計3個である。 従って、従来は、本来動作状態にしておがなければなら
ない数より遥かに多い数のバッファアンプ等を動作状態
にしていたから、消費電流が不必要に多くなってしまっ
ていた。 本発明は、以上のような問題点を解決することを課題と
するものである。
技術1 大面積の画像読取装置として、原稿をそのままの大きさ
(1対1)で投影して読み取る密着型イメージセンサが
ある。 第3図に、画像読取装置の概要を示す、Dは画像読取装
置であり、これは、光電変換素子アレイAと複数個の信
号処理ICチップB、〜B7で構成される。 光電変換素子アレイAには、数多くの光′を変換素子l
が配列されており、ここで原稿からの光を受光する。光
電変換素子群は、n個のグループに分けられ、各グルー
プは、それぞれ各信号処理ICチップに対応させられる
。 信号処理ICチン1B、〜B、は、受光の結果光電変換
素子1で得られた信号を読み出す、この信号が即ち、画
像を読み取った信号である。 A3版用の画像読取装置の場合、信号処理ICチップと
しては、64個の光電変換素子から信号を読み出し得る
もの(このようなものを、64ビツト用の信号処理IC
Cスンプいう)が用いられる。そして、そのようなチッ
プが、全部で74個用いられる。この場合の光電変換素
子アレイA中の光電変換素子1の数は、64X74で4
736個である。 第4図に、本発明をなす基礎となった画像読取装置を示
す。第4図において、1は光電変換素子、2は光電変換
素子lの等価容量、3はリセットスイッチ、4はバッフ
ァアンプ、5は続出信号切換スイッチ、6は負電源、7
はリセット線、8は共通出力線、9は走査回路、10は
アース線、11は出力端子、12はダミー用スイッチ、
13はダミー用キャパシター、14は差動増幅器、15
1.15−nはアンプ電源オンオフ回路、16は走査回
路スタート信号入力端子、17はアース端子、1日は次
チンプスタート信号、B、は第1番目信号処理ICチン
プ、B2は第2番目信号処理ICチップである。 光電変換素子1は、逆バイアスがかけられて使用される
。負電源6は、そのためのものである。 等価容量2は、光電変換素子1の電極間容量とか光電変
換素子1の配線に付随して生ずる浮遊容量等の合計を等
測的に表した容量である。 リセットスイッチ3は、等価容量2の電位を所定の値に
するためのものであり、バッファアンプ4は、インピー
ダンス変換用である。 続出信号切換スイッチ5は、検出値即ち、等価容量2の
電位を読み出すためのスイッチである。 等価容I2の電位は、次に述べるように、光電変換素子
1に入射する光に応じて変化する。 次に、動作を説明する。 リセットスイッチ3をオンすると、アース→リセットス
イッチ3→等価容量2→負電源(−■)という経路で電
流が流れ、等価容量2は図示の極性に充電される。 光電変換素子1に光が入射していると、その入射光に応
じた強さの光電流が、光電変換素子(フォトダイオード
)■の逆方向に流れ、等価容量2は放電する。 所定の時点で続出信号切換スイッチ5をオンすると、そ
の時点の等価容量2の電位がバッファアンプ4を経て読
み出される。これにより、入射光の強さを知ることが出
来る。各続出信号切換スイッチ5は、−斉にオン、オフ
するのではなく、走査回路9からの信号によって、順次
切り換えられる。走査回路9は、例えば、シフトレジス
タで構成される。 なお、リセットスイッチ3としては、通常、MO3型ト
ランジスタが用いられるが、これがスイッチングする際
にはノイズが発生し、画像信号に混入する。そこで、リ
セットスイッチ3と同種の素子で作られたダミー用スイ
ッチ12と、容量が等価容I2と略等しいダミー用キャ
パシター13とにより、ノイズに相当するダミー用電位
を発生する。そして、差動増幅器14においてノイズ電
位をダミー電位で相殺し、出力端子11からはノイズの
含まれていない信号を取り出す。 バッファアンプ4としては、ローアクティブのものが示
されている。従って、バッファアンプ4の丸印(状態表
示記号)のところにロー(low「0」)の信号が入っ
た時に、動作状態となる。 つまり、その時、バッファアンプ4に電源が印加(オン
)される。 各信号処理ICチップの先頭2つのバッファアンプ4は
、アースによるロー信号が常時与えられ、動作状態とさ
れている。それ以降のバッファアンプ4は、幾つかのグ
ループに分けられ、各グループは、それぞれに対応して
設けられたアンプ電源オンオフ回路15−1〜15−n
信号によって電源が印加されたり、されなかったりする
。 第5図は、第4図におけるバッファアンプのオンオフを
説明する図である。 信号処理ICチップの最初の2つのバッファアンプ4−
1.4−2が常時動作状態にされている理由は、次の通
りである。 先ず、バッファアンプ4−1について述べる。 前段の信号処理ICチップでの動作が終わって自己のチ
ップの番になった時(即ち、対応して設けられた続出信
号切換スイッチ5−1がオンされた時)、バッファアン
プ4−1をオンしたとしても、バッファアンプ4−1は
直ちには正常動作しない。 正常に動作するまでには、暫く時間を要する(セトラリ
ングタイム; settling time)。 そのため、続出信号切換スイッチ5−1がオンされた時
に正常動作できる状態にしておくには、続出信号切換ス
イッチ5−1がオンされた時点よりセトラリングタイム
以上前の時点にオンしておいてやる必要がある。そこで
、前もってオンする一方法として、アースによって常時
ローの信号を与えるという方法をとっている。 セトラリングタイムが長いバッファアンプであれば、2
番目あるいは3番目のバッファアンプにも常時ローの信
号を与えておく必要がある。何番目までのバッファアン
プを常時オンにしておくかは、七トウリングタイムや続
出信号切換スイッチ5の切り換え速度等を考慮して決め
る。第5図では、2番目までのバッファアンプ4−2ま
でローの信号を与えている。 バッファアンプ4−3ないし4−5は、アースされてい
る先頭電流の後に続くバッファアンプのグループの1つ
である。これらは、そのグループに対応して設けられて
いるアンプ電源オンオフ回路15−1からの信号により
、まとめて動作状態にされる。 アンプIsオンオフ回路としては、例えば、フリップフ
ロップが用いられる。S端子にハイ(high;1)の
信号が入れられると、フリップフロップからはローの信
号が出て、バッファアンプ4−3ないし4−5は動作状
態にされる(つまり電源が印加される)、R端子にハイ
の信号が入れられると、非動作状態にされる(つまり電
源の印加が停止される)、。 バッファアンプを幾つかまとめて同じアンプ電源オンオ
フ回路からの信号でオンオフするようにしている理由は
、次の通りである。 続出信号切換スイッチ5は順次オンオフされるから、本
来ならバッファアンプ4もそれに同期してオンオフする
のがよい、消費電流が必要最小限で済むからである。そ
うするためには、個々のバッファアンプに対して個別に
アンプ電源オンオフ回路を設ける必要がある。 しかし、それでは回路構成が煩雑となる。そこで、近接
するバッファアンプ4を幾つかひとまとめにし、1つの
アンプ電源オンオフ回路でオンオフするのである。 差動増幅器14にローアクティブのものを用いた時は、
アースllAl0からの信号により、常に動作状態にし
ておく。信号処理ICチップ中の先頭の2つのバッファ
アンプを常に動作状態にしているから、そこからの信号
を処理する差動増幅器14も、それに対応して常に動作
状態にしておく必要があるからである。 以上第1番目信号処理ICチップB、について述べたが
、第2番目以降の信号処理ICチップについても同様で
ある。 即ち、第2番目体号処理ICチシブB2の先頭ノハンフ
ァアンブ4が動作状態にされるのは、第1番口慣号処理
ICチップB1による読み出しが終わりそうになった頃
(つまり、第2番目信号処理ICチップBzの番が廻っ
て来るちょっと前項)でよいが、そのような時点で動作
状態にするためには、そのための制?11回路が必要で
ある。すると、第2番口慣号処理ICチップB!の構成
は、第1番口慣号処理ICチップB1の構成と一部異な
ることになる。第3番目以降についても同様なことが言
える。 しかし、一般にICチップは、製作面がら見た場合、そ
の回路パターンはどれも同じであることが望まれる。そ
のため、画像読取装置にあっても、すべての信号処理I
Cチップは、第1番自信号処理ICチップB、と同じ回
路パターンとされている。 そして、第1番目信号処理ICチップB、と同様に、例
えば、先頭の2つのバッファアンプおよび差動増幅器が
、常時動作状態になるよう給電されている。 なお、差動増幅器は、前述したように、ノイズ消去用に
設けられたものであり、ノイズ消去の必要がない場合に
は設けられない。 【発明が解決しようとする課題】 (問題点) 前記した画像読取装置には、消費電流が大であるという
問題点があった。 (問題点の説明) 前記したように、従来の画像読取装置においては、第1
番自信号処理ICチップB、のみならず、全ての信号処
理ICチップの例えば、先頭の2つのバッファアンプ(
第5図で言えば、バッファアンプ4−1.バッファアン
プ4−2)は、常に動作状態にされている。ノイズ消去
用の差動増幅器がある場合は、これも常に動作状態にさ
れている。 A3用の画像読取装置に例をとれば、信号処理ICチッ
プが74個搭載されるから、全体では2×74個のバッ
ファアンプと74個の差動増幅器とが、常時動作状態に
されていることになる。 しかし、ある1時点において画像の読み出しをする際、
動作状態とされることが必要なのは、光の強さを検出し
ようとしている成る特定の光電変換素子lに対応させら
れている1個のバッファアンプ4と、それが接続されて
いる差動増幅器14の合計2個である。バッファアンプ
4に電源が印加されてから、正常動作状態になるまでに
多少時間がかかる(セトラリングタイム)ことを考慮し
、次のバッファアンプ4をも動作状態にしておくとして
も、合計3個である。 従って、従来は、本来動作状態にしておがなければなら
ない数より遥かに多い数のバッファアンプ等を動作状態
にしていたから、消費電流が不必要に多くなってしまっ
ていた。 本発明は、以上のような問題点を解決することを課題と
するものである。
前記課題を解決するため、本発明の画像読取装置では、
光電変換素子アレイと、光電変換素子の等儀容量の電位
を読み出すための複数個の信号処理ICチップとを具え
た画像読取装置において、該信号処理ICチップ内にあ
って光電変換素子の等儀容量の電位を読み出す各経路の
途中に接続されたバッファアンプの内、第1番目の信号
処理ICチップの少なくとも先頭のバッファアンプは常
時オンとし、それ以外のバッファアンプは、それに対応
する前記電位の読み出し時にオンしているよう順次オン
オフすることとした。
光電変換素子アレイと、光電変換素子の等儀容量の電位
を読み出すための複数個の信号処理ICチップとを具え
た画像読取装置において、該信号処理ICチップ内にあ
って光電変換素子の等儀容量の電位を読み出す各経路の
途中に接続されたバッファアンプの内、第1番目の信号
処理ICチップの少なくとも先頭のバッファアンプは常
時オンとし、それ以外のバッファアンプは、それに対応
する前記電位の読み出し時にオンしているよう順次オン
オフすることとした。
画像の読み取りは、光電変換素子アレイの先頭の充電変
換素子から開始される。その光電変換素子からのデータ
の読み出しは、画像読取装置の第1番目信号処理ICチ
ップの先頭のバッファアンプが接続されている経路を通
して行われる。その先頭のバッファアンプは常時オンと
されているから、読み取りが開始された時、バッファア
ンプは直ちに正常な動作をする。 第1番口慣号処理ICチップ内の常時オンとされている
バッファアンプおよび第2番目以降の信号処理ICチッ
プ内のバッファアンプは、読み出しの順番が来た時正常
動作し得る状態になっているようオンされ、読み出しが
終わればオフされる。 従って、画像読取装置に常時流しておかねばならない電
流は、従来に比べて大幅に減少する。
換素子から開始される。その光電変換素子からのデータ
の読み出しは、画像読取装置の第1番目信号処理ICチ
ップの先頭のバッファアンプが接続されている経路を通
して行われる。その先頭のバッファアンプは常時オンと
されているから、読み取りが開始された時、バッファア
ンプは直ちに正常な動作をする。 第1番口慣号処理ICチップ内の常時オンとされている
バッファアンプおよび第2番目以降の信号処理ICチッ
プ内のバッファアンプは、読み出しの順番が来た時正常
動作し得る状態になっているようオンされ、読み出しが
終わればオフされる。 従って、画像読取装置に常時流しておかねばならない電
流は、従来に比べて大幅に減少する。
以下、本発明の実施例を図面に基づいて詳細に説明する
。 第1図に、本発明の実施例にかかわる画像読取装置を示
す。第1図において、第4図と同じ符号のものは、第4
図のものに対応している。そして、19−1ないし19
−5はアンプ電源第2オンオフ回路である。 構成上、第4図の従来の画像読取装置と異なる主なる点
は、各信号処理ICチップの先頭2個のバッファアンプ
および差動増幅器を動作状態にする信号を、新設したア
ンプ電源第2オンオフ回路から与えるようにした点であ
る(従来は、アースによって該信号を与えていた)・。 即ち、第1図において、アンプ電源第2オンオフ回路1
9−1.19−2は、第1番目信号処理ICチップB1
の先頭および2番目のバッファアンプ4の電源をオンオ
フし、アンプ電源第2オンオフ回路19−3は、第1番
口慣号処理ICチップBtの差動増幅器14の電源をオ
ンオフする。 以下、アンプ電源第2オンオフ回路19−4゜19−5
は、それぞれ第2番口慣号処理ICチップB2の先頭の
バッファアンプ4および差動増幅器14の電源をオンオ
フするというように、各信号処理ICチップ内の構成は
第1番口慣号処理ICチップBt と同様な構成とされ
る。 第2図に、アンプ電源第2オンオフ回路の詳細例を示す
。 アンプ電源第2オンオフ回路19は、第5図のアンプ電
源オンオフ回路(フリップフロップ)15−1のセット
端子(S端子)に、論理素子20を接続した構成となっ
ている。 論理素子20の一方の入力端子はセット端子Sとして使
用される。他方の入力端子は、途中で分岐され、抵抗2
1を介して正電源に接続されると共に、第1番目チップ
指定端子Cに接続される。 なお、端子Cが「第1番目チップ指定」と名付けられて
いる理由は、第1番目のチップの場合には、先頭部のバ
ッファアンプを常時オンとしておくため、他のチップの
場合とは異なった入力をこの端子に与えるからである。 即ち、第1番自信号処理ICチップB1に搭載されてい
るアンプ電源第2オンオフ回路19においては、この端
子にローの入力を与え(具体的にはアースし)、第2番
目以降の信号処理ICチップに搭載されているものにお
いては、ローの人力を与えない(後述するように、ロー
の入力を与えないため、結果としてはハイが与えられる
)。 アンプ電源第2オンオフ回路19よりロー(0)の信号
が出力されると、バッファアンプ4はオンされ(動作状
態にされ)、ハイ(1)の信号が出力されるとオフ(非
動作状1M4)にされる。 次に、アンプ電源第2オンオフ回路19の動作を説明す
る。 バッファアンプ4がオンにされるのは、第1番目チップ
指定端子Cがローにされた時(例、アース等により)と
、第1番目チップ指定端子Cがハイで且つセット端子S
がハイの時とである。 第1番目チップ指定端子Cがローにされると、論理素子
20の出力はハイとなり、アンプ電源第2オンオフ回路
19の出力はローとなる。第1番目チップ指定端子Cが
ローにされないと(アースされないと)、正電源より抵
抗21を介してハイの信号が入る。この時セット端子S
よりハイが入力されると、論理素子20の出力はハイと
なる。 従って、アンプ電源第2オンオフ回路19の出力は、や
はりローとなる。 バッファアンプ4がオフにされるのは、リセット端子R
よりハイが入力された時である。この時、アンプ電源第
2オンオフ回路19の出力はハイとなるからである。 以上のような動作をするアンプ電源第2オンオフ回路を
、各信号処理ICチップの第1番目、第2番目のバッフ
ァアンプ4および差動増幅器14に対して設ける。 第1番目信号処理ICチップB、に搭載されるアンプ電
源第2オンオ7回路19−1〜19−3の第1番目チッ
プ指定端子Cは、アース線10およびアース端子17を
経てアースされる。それゆえ、第1番自信号処理ICチ
ップB1の先頭から2番目までのバッファアンプ4と差
動増幅器14は、常にオンされている。これにより、読
み出しがいつ開始されようと、正常動作し得る。 第2番自信号処理ICチップB2以降のアース端子17
は、開放されたままにされる(アースされない)。その
結果、第2図で説明したように、第1番目チップ指定端
子Cが接続されている論理素子20の入力端子には、正
電源より抵抗21を経てハイが入力される。従って、第
2番目以降の信号処理ICチップに搭載されているアン
プ電源第2オンオフ回路の出力は、セット端子S、リセ
ット端子Rへの入力によって左右されることになる。 各信号処理ICチップの先頭のアンプ電源第2オンオフ
回路(第1図では19−1.19−4)のセット端子S
は、走査回路スタート信号入力端子16に接続される。 第1番自信号処理ICチップB、の走査回路スタート信
号入力端子16よりスタート信号が入力されると、走査
回路9が動作を開始する。走査回路9は、例えば、シフ
トレジスタで構成されており、リセットスイッチ3.続
出信号切換スイッチ5、アンプ電源第2オンオフ回路1
9−1等に順次出力を出す。 スタート信号はアンプ電源第2オンオフ回路19−1の
セット端子Sにも入るが、第1番目チップ指定端子Cは
アースされているから、先頭のバッファアンプ4は既に
オンされている。 第1番目チップ指定端子、Cアースによりオンされてい
るバッファアンプの後に続くバッファアンプは、従来(
第4図)と同様、アンプ電源オンオフ回115−1〜1
5−nによりオンオフされる。 第1番口慣号処理ICチップB1による読み出しが完全
に終わる少し前の時点で、走査回路9より次チップスタ
ート信号端子18に信号が出される。この信号が、第2
番口慣号処理ICチップB。 の走査回路スタート信号入力端子16に入力される。 次チップスタート信号は、次チップの走査回路9に入力
されると共に、アンプ電源第2オンオフ回路19−4(
先頭のバッファアンプ用)のセット端子Sに入力され、
更にアンプ電源第2オンオフ回路19−5(差動増幅器
14用)のセット端子Sにも入力される。 アンプ電源第2オンオフ回路19−4の第1番目チップ
指定端子Cはアースされていないから(第2番目信号処
理ICチップB2のアース端子17は開放)、セット端
子Sへ前記入力が入った時初めて、対応するバッファア
ンプ4をオンとし、読み出しの順番が来るのを待つ。差
動増幅器14も、アンプ電源第2オンオフ回路19−5
によって、同様にオンとされる。 それ以後に連なるバッファアンプ4も、走査回路9から
の信号により、順次オンオフされて行く。 つまり、常時電流が流されているのは、第1番口慣号処
理ICチップB1内の先頭2つのバッファアンプ4と差
動増幅器14だけである。 以上の通りであるから、全ての信号処理ICチップの少
なくとも先頭のバッファアンプには常時電流が流されて
いた従来のものに比べ、消費電流は大幅に減少する。 なお、第1図では、第1番口慣号処理ICチップB1の
複数個のバッファアンプの内、先頭から2つ目までのバ
ッファアンプを常時オンとする例を示しているが、セト
ラリングタイムの短いバッファアンプであれば速やかに
正常動作し得る状態になってくれるから、先頭の1つの
バッファアンプだけを常時オンとしてもよい。 また、第1図では、リセットスイッチ3によるノイズを
打ち消すため、ダミー用スイッチ12゜ダミー用キャパ
シター13.差動増幅器14を設けているが、これらは
、本発明に関しては不可欠の構成ではない、読み出し出
力にノイズが多少混入していても構わないというのであ
れば、第1番自信号処理ICチップB、の少なくとも先
頭のバッファアンプだけを、常時オンしておけばよい。
。 第1図に、本発明の実施例にかかわる画像読取装置を示
す。第1図において、第4図と同じ符号のものは、第4
図のものに対応している。そして、19−1ないし19
−5はアンプ電源第2オンオフ回路である。 構成上、第4図の従来の画像読取装置と異なる主なる点
は、各信号処理ICチップの先頭2個のバッファアンプ
および差動増幅器を動作状態にする信号を、新設したア
ンプ電源第2オンオフ回路から与えるようにした点であ
る(従来は、アースによって該信号を与えていた)・。 即ち、第1図において、アンプ電源第2オンオフ回路1
9−1.19−2は、第1番目信号処理ICチップB1
の先頭および2番目のバッファアンプ4の電源をオンオ
フし、アンプ電源第2オンオフ回路19−3は、第1番
口慣号処理ICチップBtの差動増幅器14の電源をオ
ンオフする。 以下、アンプ電源第2オンオフ回路19−4゜19−5
は、それぞれ第2番口慣号処理ICチップB2の先頭の
バッファアンプ4および差動増幅器14の電源をオンオ
フするというように、各信号処理ICチップ内の構成は
第1番口慣号処理ICチップBt と同様な構成とされ
る。 第2図に、アンプ電源第2オンオフ回路の詳細例を示す
。 アンプ電源第2オンオフ回路19は、第5図のアンプ電
源オンオフ回路(フリップフロップ)15−1のセット
端子(S端子)に、論理素子20を接続した構成となっ
ている。 論理素子20の一方の入力端子はセット端子Sとして使
用される。他方の入力端子は、途中で分岐され、抵抗2
1を介して正電源に接続されると共に、第1番目チップ
指定端子Cに接続される。 なお、端子Cが「第1番目チップ指定」と名付けられて
いる理由は、第1番目のチップの場合には、先頭部のバ
ッファアンプを常時オンとしておくため、他のチップの
場合とは異なった入力をこの端子に与えるからである。 即ち、第1番自信号処理ICチップB1に搭載されてい
るアンプ電源第2オンオフ回路19においては、この端
子にローの入力を与え(具体的にはアースし)、第2番
目以降の信号処理ICチップに搭載されているものにお
いては、ローの人力を与えない(後述するように、ロー
の入力を与えないため、結果としてはハイが与えられる
)。 アンプ電源第2オンオフ回路19よりロー(0)の信号
が出力されると、バッファアンプ4はオンされ(動作状
態にされ)、ハイ(1)の信号が出力されるとオフ(非
動作状1M4)にされる。 次に、アンプ電源第2オンオフ回路19の動作を説明す
る。 バッファアンプ4がオンにされるのは、第1番目チップ
指定端子Cがローにされた時(例、アース等により)と
、第1番目チップ指定端子Cがハイで且つセット端子S
がハイの時とである。 第1番目チップ指定端子Cがローにされると、論理素子
20の出力はハイとなり、アンプ電源第2オンオフ回路
19の出力はローとなる。第1番目チップ指定端子Cが
ローにされないと(アースされないと)、正電源より抵
抗21を介してハイの信号が入る。この時セット端子S
よりハイが入力されると、論理素子20の出力はハイと
なる。 従って、アンプ電源第2オンオフ回路19の出力は、や
はりローとなる。 バッファアンプ4がオフにされるのは、リセット端子R
よりハイが入力された時である。この時、アンプ電源第
2オンオフ回路19の出力はハイとなるからである。 以上のような動作をするアンプ電源第2オンオフ回路を
、各信号処理ICチップの第1番目、第2番目のバッフ
ァアンプ4および差動増幅器14に対して設ける。 第1番目信号処理ICチップB、に搭載されるアンプ電
源第2オンオ7回路19−1〜19−3の第1番目チッ
プ指定端子Cは、アース線10およびアース端子17を
経てアースされる。それゆえ、第1番自信号処理ICチ
ップB1の先頭から2番目までのバッファアンプ4と差
動増幅器14は、常にオンされている。これにより、読
み出しがいつ開始されようと、正常動作し得る。 第2番自信号処理ICチップB2以降のアース端子17
は、開放されたままにされる(アースされない)。その
結果、第2図で説明したように、第1番目チップ指定端
子Cが接続されている論理素子20の入力端子には、正
電源より抵抗21を経てハイが入力される。従って、第
2番目以降の信号処理ICチップに搭載されているアン
プ電源第2オンオフ回路の出力は、セット端子S、リセ
ット端子Rへの入力によって左右されることになる。 各信号処理ICチップの先頭のアンプ電源第2オンオフ
回路(第1図では19−1.19−4)のセット端子S
は、走査回路スタート信号入力端子16に接続される。 第1番自信号処理ICチップB、の走査回路スタート信
号入力端子16よりスタート信号が入力されると、走査
回路9が動作を開始する。走査回路9は、例えば、シフ
トレジスタで構成されており、リセットスイッチ3.続
出信号切換スイッチ5、アンプ電源第2オンオフ回路1
9−1等に順次出力を出す。 スタート信号はアンプ電源第2オンオフ回路19−1の
セット端子Sにも入るが、第1番目チップ指定端子Cは
アースされているから、先頭のバッファアンプ4は既に
オンされている。 第1番目チップ指定端子、Cアースによりオンされてい
るバッファアンプの後に続くバッファアンプは、従来(
第4図)と同様、アンプ電源オンオフ回115−1〜1
5−nによりオンオフされる。 第1番口慣号処理ICチップB1による読み出しが完全
に終わる少し前の時点で、走査回路9より次チップスタ
ート信号端子18に信号が出される。この信号が、第2
番口慣号処理ICチップB。 の走査回路スタート信号入力端子16に入力される。 次チップスタート信号は、次チップの走査回路9に入力
されると共に、アンプ電源第2オンオフ回路19−4(
先頭のバッファアンプ用)のセット端子Sに入力され、
更にアンプ電源第2オンオフ回路19−5(差動増幅器
14用)のセット端子Sにも入力される。 アンプ電源第2オンオフ回路19−4の第1番目チップ
指定端子Cはアースされていないから(第2番目信号処
理ICチップB2のアース端子17は開放)、セット端
子Sへ前記入力が入った時初めて、対応するバッファア
ンプ4をオンとし、読み出しの順番が来るのを待つ。差
動増幅器14も、アンプ電源第2オンオフ回路19−5
によって、同様にオンとされる。 それ以後に連なるバッファアンプ4も、走査回路9から
の信号により、順次オンオフされて行く。 つまり、常時電流が流されているのは、第1番口慣号処
理ICチップB1内の先頭2つのバッファアンプ4と差
動増幅器14だけである。 以上の通りであるから、全ての信号処理ICチップの少
なくとも先頭のバッファアンプには常時電流が流されて
いた従来のものに比べ、消費電流は大幅に減少する。 なお、第1図では、第1番口慣号処理ICチップB1の
複数個のバッファアンプの内、先頭から2つ目までのバ
ッファアンプを常時オンとする例を示しているが、セト
ラリングタイムの短いバッファアンプであれば速やかに
正常動作し得る状態になってくれるから、先頭の1つの
バッファアンプだけを常時オンとしてもよい。 また、第1図では、リセットスイッチ3によるノイズを
打ち消すため、ダミー用スイッチ12゜ダミー用キャパ
シター13.差動増幅器14を設けているが、これらは
、本発明に関しては不可欠の構成ではない、読み出し出
力にノイズが多少混入していても構わないというのであ
れば、第1番自信号処理ICチップB、の少なくとも先
頭のバッファアンプだけを、常時オンしておけばよい。
以上述べた如く、本発明の画像読取装置によれば、複数
個の信号処理ICチップの内、第1番目の信号処理IC
チップの少なくとも先頭の読み出し経路中のバッファア
ンプだけは、常時動作状態にしておくが、それ以降の経
路中のバッファアンプは、読み出しの順番に従ってオン
、オフするようにしたので、画像読取装置に常時流して
おかねばならない電流は、従来に比べて大幅に減少した
。
個の信号処理ICチップの内、第1番目の信号処理IC
チップの少なくとも先頭の読み出し経路中のバッファア
ンプだけは、常時動作状態にしておくが、それ以降の経
路中のバッファアンプは、読み出しの順番に従ってオン
、オフするようにしたので、画像読取装置に常時流して
おかねばならない電流は、従来に比べて大幅に減少した
。
第1図・・・本発明の実施例にかかわる画像読取装置第
2図・・・アンプ電源第2オンオフ回路の詳細例第3図
・・・画像読取装置の概要を示す同第4図・・・本発明
をなす基礎となった画像読取装置第5図・・・第4図に
おけるバッファアンプのオンオフを説明する図 図において、1は充電変換素子、2は等価容量、3はリ
セットスイッチ、4はバッファアンプ、5は続出信号切
換スイッチ、6は負電源、7はリセット線、8は共通出
力線、9は走査回路、10はアース線、11は出力端子
、12はダミー用スイッチ、13はダミー用キャパシタ
ー、14は差動増幅器、15はアンプ電源オンオフ回路
、16は走査回路スタート信号入力端子、17はアース
端子、1日は次チップスタート信号端子、19はアンプ
電源第2オンオフ回路、20は論理素子、21は抵抗で
ある。
2図・・・アンプ電源第2オンオフ回路の詳細例第3図
・・・画像読取装置の概要を示す同第4図・・・本発明
をなす基礎となった画像読取装置第5図・・・第4図に
おけるバッファアンプのオンオフを説明する図 図において、1は充電変換素子、2は等価容量、3はリ
セットスイッチ、4はバッファアンプ、5は続出信号切
換スイッチ、6は負電源、7はリセット線、8は共通出
力線、9は走査回路、10はアース線、11は出力端子
、12はダミー用スイッチ、13はダミー用キャパシタ
ー、14は差動増幅器、15はアンプ電源オンオフ回路
、16は走査回路スタート信号入力端子、17はアース
端子、1日は次チップスタート信号端子、19はアンプ
電源第2オンオフ回路、20は論理素子、21は抵抗で
ある。
Claims (1)
- 光電変換素子アレイと、光電変換素子の等価容量の電位
を読み出すための複数個の信号処理ICチップとを具え
た画像読取装置において、該信号処理ICチップ内にあ
って光電変換素子の等価容量の電位を読み出す各経路の
途中に接続されたバッファアンプの内、第1番目の信号
処理ICチップの少なくとも先頭のバッファアンプは常
時オンとし、それ以外のバッファアンプは、それに対応
する前記電位の読み出し時にオンしているよう順次オン
オフすることを特徴とする画像読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63198279A JP2803098B2 (ja) | 1988-08-09 | 1988-08-09 | 画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63198279A JP2803098B2 (ja) | 1988-08-09 | 1988-08-09 | 画像読取装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0247980A true JPH0247980A (ja) | 1990-02-16 |
JP2803098B2 JP2803098B2 (ja) | 1998-09-24 |
Family
ID=16388483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63198279A Expired - Lifetime JP2803098B2 (ja) | 1988-08-09 | 1988-08-09 | 画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2803098B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056382A (ja) * | 1999-06-07 | 2001-02-27 | Toshiba Corp | 放射線検出器及び放射線診断装置 |
JP2005117281A (ja) * | 2003-10-06 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | 画像読み取り装置 |
CN104980668A (zh) * | 2014-04-08 | 2015-10-14 | 佳能株式会社 | 芯片、多芯片模块和具有其的装置 |
-
1988
- 1988-08-09 JP JP63198279A patent/JP2803098B2/ja not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001056382A (ja) * | 1999-06-07 | 2001-02-27 | Toshiba Corp | 放射線検出器及び放射線診断装置 |
JP2005117281A (ja) * | 2003-10-06 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | 画像読み取り装置 |
CN104980668A (zh) * | 2014-04-08 | 2015-10-14 | 佳能株式会社 | 芯片、多芯片模块和具有其的装置 |
GB2527402A (en) * | 2014-04-08 | 2015-12-23 | Canon Kk | Chip, multichip module, and apparatus provided with the same |
US9362896B2 (en) | 2014-04-08 | 2016-06-07 | Canon Kabushiki Kaisha | Chip, multichip module, and apparatus provided with the same |
GB2527402B (en) * | 2014-04-08 | 2017-08-02 | Canon Kk | Chip, multichip module, and apparatus provided with the same |
CN104980668B (zh) * | 2014-04-08 | 2018-01-19 | 佳能株式会社 | 芯片、多芯片模块和具有其的装置 |
DE102015105205B4 (de) | 2014-04-08 | 2022-01-13 | Canon Kabushiki Kaisha | Chip, multichipmodul und vorrichtung, die damit versehen ist |
Also Published As
Publication number | Publication date |
---|---|
JP2803098B2 (ja) | 1998-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6721008B2 (en) | Integrated CMOS active pixel digital camera | |
US6570615B1 (en) | Pixel readout scheme for image sensors | |
JP2000196807A (ja) | センサ解像度をスイッチングする方法及び回路ア―キテクチャ― | |
US5027226A (en) | Contact type image sensor | |
KR100886034B1 (ko) | 이미지 센서 | |
JPH0247980A (ja) | 画像読取装置 | |
CA2249977A1 (en) | Image sensor chip and image sensor | |
JP4047028B2 (ja) | イメージセンサー | |
US4992653A (en) | Linear image sensor | |
JPS6320952A (ja) | ライン・タイプのイメ−ジ・センサ | |
US20030067635A1 (en) | Image reader | |
JPS6320951A (ja) | イメ−ジ・センサ | |
JPH0556213A (ja) | 固体撮像装置 | |
US4845567A (en) | Image sensor | |
JP2002142078A (ja) | 固体撮像装置 | |
JPH08139851A (ja) | イメージセンサ | |
JPS6364467A (ja) | 画像読み取り装置 | |
JPH01183257A (ja) | 密着イメージセンサー | |
JPH01276887A (ja) | 画像読取装置 | |
JPH0422387B2 (ja) | ||
JPH0247979A (ja) | 画像読取装置 | |
JP2808114B2 (ja) | カラー入力装置 | |
JPS60244062A (ja) | 光センサ | |
JPS61214657A (ja) | イメ−ジセンサ | |
JPH05115078A (ja) | テスト信号挿入方式 |