JPH0241931B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高電圧高周波信号の開閉を行う電子
スイツチ回路およびマルチプレクサ回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to electronic switch circuits and multiplexer circuits that switch on and off high-voltage, high-frequency signals.

従来例の構成とその問題点 第１図は本出願人が提案した高耐圧電子スイツ
チ回路を示す図である。第１図において、PNP
トランジスタ１とNPNトランジスタ２のエミツ
タ同志を互いに接続し、コレクタにそれぞれダイ
オード５及びダイオード６を接続する。さらに、
これとは逆方向に接続した、トランジスタ３，４
とダイオード７，８からなる直列回路を上記の回
路と並列に接続する。さらにトランジスタ２，３
のベースより抵抗器９，１０とスイツチ１３を介
して、電源１４に接続する。電源１４からの電流
を、スイツチ１３でオン、オフすることによつ
て、入力端子１５からの信号の導通を開閉する。
抵抗器９，１０から供給された電流はトランジス
タ１，４のベースより抵抗器１１，１２を介し接
地する。開閉された信号は負荷１６に供給する。1. Configuration of conventional example and its problems FIG. 1 is a diagram showing a high-voltage electronic switch circuit proposed by the applicant. In Figure 1, PNP
The emitters of the transistor 1 and the NPN transistor 2 are connected to each other, and the collectors are connected to a diode 5 and a diode 6, respectively. moreover,
Transistors 3 and 4 connected in the opposite direction
A series circuit consisting of diodes 7 and 8 is connected in parallel with the above circuit. Furthermore, transistors 2 and 3
The base is connected to a power supply 14 via resistors 9 and 10 and a switch 13. By turning on and off the current from the power supply 14 with the switch 13, conduction of the signal from the input terminal 15 is opened and closed.
Currents supplied from resistors 9 and 10 are grounded from the bases of transistors 1 and 4 via resistors 11 and 12. The open/close signals are supplied to the load 16.

第２図は第１図に示す回路の要部波形図であつ
て、ａはスイツチ１３のオン、オフの状態を示
し、ｂは入力信号を、ｃは負荷１６に供給される
信号をそれぞれ示す。ａに示すようにスイツチ１
３がオンし回路が閉じている場合は、ｃに示すよ
うに入力信号ｂはそのまま負荷１６に伝達され
る。しかし、スイツチ１３がオフし、回路が開い
ている間は、入力パルスに比べ小さく細いパルス
が負荷１６に加わる。さらに、回路をオンからオ
フに切り換えた後の最初の入力パルスにおいて
は、大きな振幅の細いパルスが負荷１６に加わ
る。なお、説明は正方向のパルスについて行なつ
たが、負方向も同じ特性を示す。 FIG. 2 is a waveform diagram of the main part of the circuit shown in FIG. 1, where a shows the on/off state of the switch 13, b shows the input signal, and c shows the signal supplied to the load 16. . Switch 1 as shown in a
3 is on and the circuit is closed, the input signal b is transmitted as is to the load 16 as shown in c. However, while the switch 13 is off and the circuit is open, a pulse smaller and narrower than the input pulse is applied to the load 16. Furthermore, during the first input pulse after switching the circuit from on to off, a narrow pulse of large amplitude is applied to the load 16. Although the explanation has been given for pulses in the positive direction, the same characteristics are exhibited for pulses in the negative direction as well.

このように、第１図に示す電子スイツチ回路は
回路を開いた場合に信号の漏洩が多い。 As described above, the electronic switch circuit shown in FIG. 1 suffers from a lot of signal leakage when the circuit is opened.

また、回路を開く場合、トランジスタ２，３の
ベースが高インピーダンスになるため、応答速度
が遅く高い周波数信号を扱うのには不適である。
さらに、電子スイツチ回路を構成するトランジス
タの数が多く、製品の歩留りも悪くコスト高であ
つた。 Further, when the circuit is opened, the bases of the transistors 2 and 3 become high impedance, so the response speed is slow and it is unsuitable for handling high frequency signals.
Furthermore, the number of transistors constituting the electronic switch circuit is large, resulting in poor product yield and high cost.

ところで、従来のマルチプレクサ回路は、第１
図に示す電子スイツチ回路を複数個単に並列に接
続したものであり、したがつて、このような従来
のマルチプレクサ回路は、信号の漏洩が多く、応
答速度が遅く、さらに使用するトランジスタの個
数が膨大になるという欠点を有していた。 By the way, in the conventional multiplexer circuit, the first
It simply connects multiple electronic switch circuits in parallel, as shown in the figure. Therefore, such conventional multiplexer circuits have a lot of signal leakage, slow response speed, and use a huge number of transistors. It had the disadvantage of becoming

発明の目的 本発明は回路を開いた場合の信号の漏洩が少な
く、切換の応答速度が速く、使用トランジスタ数
の少ない電子スイツチ回路およびマルチプレクサ
回路を提供することを目的とするものである。OBJECTS OF THE INVENTION It is an object of the present invention to provide an electronic switch circuit and a multiplexer circuit that have less signal leakage when the circuit is open, have a faster switching response speed, and use fewer transistors.

発明の構成 本発明は、この目的を達成するため、トランジ
スタとダイオードからなる互いに逆極性の２個の
直列接続体と、この直列接続体を接続するダイオ
ードと容量素子との並列接続体と、各直列接続体
のトランジスタとダイオードとの接続点に接続さ
れた電圧源と、並列接続体に接続された電流源
と、各直列接続体のトランジスタのベースに印加
される順方向バイアスと逆方向バイアスを切り換
えるスイツチ手段として電子スイツチ回路を構成
し、この電子スイツチ回路を複数個並列接続する
際に、同一の極性同士の上記直列接続体を並列接
続し、他は共通にしてマルチプレクサ回路を構成
するものである。Composition of the Invention In order to achieve this object, the present invention includes two series-connected bodies of opposite polarity each other consisting of a transistor and a diode, a parallel-connected body of a diode and a capacitive element that connect the series-connected bodies, and a parallel-connected body of a diode and a capacitive element. A voltage source connected to the connection point between the transistor and diode in the series connection, a current source connected to the parallel connection, and a forward bias and a reverse bias applied to the base of the transistor in each series connection. An electronic switch circuit is configured as a switching means, and when a plurality of electronic switch circuits are connected in parallel, the above-mentioned series connected bodies of the same polarity are connected in parallel, and the others are made common to configure a multiplexer circuit. be.

実施例の説明 第３図は本発明の電子スイツチ回路の一実施例
を示す回路図であつて、PNPトランジスタ１７
のエミツタとNPNトランジスタ１８のエミツタ
の共通接続点を交流結合用のコンデンサ１９を介
して負荷２０に接続する。ただし、負荷２０が容
量性のものであればコンデンサ１９は不要であ
る。トランジスタ１８のコレクタにはダイオード
２１のカソードを接続するとともに、トランジス
タ１７のコレクタにはダイオード２２のアノード
を接続し、ダイオード２１のアノードとダイオー
ド２２のカソードとの間には、ダイオード２３と
コンデンサ２４の並列接続体を接続する。また、
ダイオード２１のアノードには交流結合用のコン
デンサ２５を介して入力端子２６を接続するが、
入力端子２６に容量性の回路が接続される場合に
はコンデンサ２５は不要である。さらに、ダイオ
ード２１のアノードは比較的小さな（数KΩ）抵
抗２７を介して10Vの電圧源２８の正極に接続す
る。ダイオード２２のカソードは比較的小さな
（数KΩ）抵抗２９を介して接地する。トランジ
スタ１７とダイオード２２との接続点は抵抗２９
よりはるかに大きな（100KΩ以上）抵抗３０を
介して、入力端子２６に入力される入力信号の負
極性電圧のほぼ最小値以下の負極性電圧源（約−
100V）３１に接続する。トランジスタ１８とダ
イオード２１の接続点は同じく抵抗２９よりはる
かに大きな（100KΩ以上）抵抗３２を介して、
入力端子２６に入力される入力信号の正極性電圧
のほぼ最大値以上の正極性電圧源（約100V）３
３に接続する。トランジスタ１７のベースは十数
KΩ程度の抵抗３４を介して接地し、トランジス
タ１８のベースはやはり十数KΩ程度の抵抗３５
を介してスイツチ３６の固定接点に接続する。ス
イツチ３６の一方の可動接続点は電圧源２８の正
極に接続し、他方の可動接点は接地する。DESCRIPTION OF EMBODIMENTS FIG. 3 is a circuit diagram showing an embodiment of the electronic switch circuit of the present invention, in which a PNP transistor 17
A common connection point between the emitter of the NPN transistor 18 and the emitter of the NPN transistor 18 is connected to a load 20 via an AC coupling capacitor 19. However, if the load 20 is capacitive, the capacitor 19 is not necessary. A cathode of a diode 21 is connected to the collector of the transistor 18, an anode of a diode 22 is connected to the collector of the transistor 17, and a diode 23 and a capacitor 24 are connected between the anode of the diode 21 and the cathode of the diode 22. Connect parallel connections. Also,
An input terminal 26 is connected to the anode of the diode 21 via a capacitor 25 for AC coupling.
When a capacitive circuit is connected to the input terminal 26, the capacitor 25 is not necessary. Further, the anode of the diode 21 is connected to the positive terminal of a 10V voltage source 28 via a relatively small (several kilohms) resistor 27. The cathode of the diode 22 is grounded via a relatively small (several kilohms) resistor 29. The connection point between the transistor 17 and the diode 22 is a resistor 29
A negative polarity voltage source (approximately -
100V) Connect to 31. The connection point between the transistor 18 and the diode 21 is also connected via a resistor 32 which is much larger than the resistor 29 (more than 100KΩ).
A positive polarity voltage source (approximately 100V) 3 that is approximately the maximum value of the positive polarity voltage of the input signal input to the input terminal 26
Connect to 3. The base of transistor 17 is over ten
It is grounded through a resistor 34 of about KΩ, and the base of the transistor 18 is also connected to a resistor 35 of about 10 KΩ.
It is connected to the fixed contact of the switch 36 via. One movable contact of switch 36 is connected to the positive pole of voltage source 28, and the other movable contact is grounded.

以上のような回路構成において、スイツチ３６
を切換えて電圧源２８と抵抗２９と抵抗３５を接
続すると、トランジスタ１８のベース電流が流れ
始めてトランジスタ１８がオンすると同時に、ト
ランジスタ１７のエミツタ電位も上昇し、トラン
ジスタ１７のベース電流も流れ、トランジスタ１
７もオンする。さらに、電圧源３３より、抵抗３
２、トランジスタ１８，１７、抵抗器３０、電圧
源３１の経路で電流が流れ、ダイオード２１のカ
ソード電位が低下し、ダイオード２２のアノード
電位が上昇する。これに伴つて、電圧源２８よ
り、抵抗２７、ダイオード２１、トランジスタ１
８，１７、ダイオード２２、抵抗２９を介して電
流が流れ、ダイオード２１，２２もオンとなる。
したがつて、コンデンサ２４，２５によつて入力
端子２６と負荷２０とは交流的に接続された閉の
状態となる。 In the above circuit configuration, the switch 36
When the voltage source 28, the resistor 29, and the resistor 35 are connected, the base current of the transistor 18 starts to flow and turns on the transistor 18. At the same time, the emitter potential of the transistor 17 also rises, the base current of the transistor 17 also flows, and the transistor 1
7 is also turned on. Furthermore, from the voltage source 33, the resistor 3
2. A current flows through the path of the transistors 18 and 17, the resistor 30, and the voltage source 31, the cathode potential of the diode 21 decreases, and the anode potential of the diode 22 increases. Along with this, from the voltage source 28, the resistor 27, diode 21, transistor 1
Current flows through 8, 17, diode 22, and resistor 29, and diodes 21, 22 are also turned on.
Therefore, the input terminal 26 and the load 20 are connected in an alternating current manner by the capacitors 24 and 25, and are in a closed state.

次に、スイツチ３６を切換えて抵抗３５を接地
点に接続すると、トランジスタ１７，１８のベー
スが同電位となつて両者共オフとなり、両トラン
ジスタ１７，１８のコレクタ電位はそれぞれ電圧
源３１，３３の電位となり、ダイオード２１，２
２はそれぞれ逆バイアス状態となつて同時にオフ
する。したがつて、入力端子２６と負荷２０とは
開の状態に切り換わる。 Next, when the switch 36 is switched and the resistor 35 is connected to the ground point, the bases of the transistors 17 and 18 are brought to the same potential and both are turned off. potential, and the diodes 21, 2
2 are in a reverse bias state and turned off at the same time. Therefore, input terminal 26 and load 20 are switched to an open state.

ここで、ダイオード２３は、この電子スイツチ
回路が閉じている状態において、入力端子２６か
らの入力電流が抵抗２７から供給されるバイアス
電流より大きくなつた場合に、コンデンサ２４に
蓄積される電荷を放電し、大きな入力信号に対し
て振幅が減衰することを防止する働きをする。 Here, the diode 23 discharges the charge accumulated in the capacitor 24 when the input current from the input terminal 26 becomes larger than the bias current supplied from the resistor 27 while this electronic switch circuit is closed. It works to prevent amplitude attenuation for large input signals.

第４図は第３図に示す電子スイツチ回路の応答
特性を示す図で、ａはスイツチ３６の接続状態を
示し、ｂは入力信号を、ｃは負荷２０に加わる信
号を、ｄ，ｅはトランジスタ１７，１８のコレク
タ電圧をそれぞれ示す。同図より、負荷２０に加
わる信号ｃは回路が閉の部分は入力信号がそのま
ま伝達され、回路が開の部分は信号は伝達されて
おらず、信号の漏洩がない。トランジスタ１７と
トランジスタ１８のコレクタに加わる電圧ｄ，ｅ
は回路が閉の場合は負荷に加わる電位とほぼ等し
く、回路が開の場合は、電圧源３１，３３より抵
抗３０，３２を介して、トランジスタのコレクタ
容量とダイオードの接合容量が充填され、電源３
１，３３の電位となる。 FIG. 4 is a diagram showing the response characteristic of the electronic switch circuit shown in FIG. 17 and 18 are shown, respectively. As shown in the figure, the input signal c applied to the load 20 is transmitted as is when the circuit is closed, and no signal is transmitted when the circuit is open, so there is no signal leakage. Voltages d and e applied to the collectors of transistors 17 and 18
is approximately equal to the potential applied to the load when the circuit is closed, and when the circuit is open, the collector capacitance of the transistor and the junction capacitance of the diode are charged from the voltage sources 31 and 33 via the resistors 30 and 32, and the power supply 3
The potential becomes 1,33.

以上のように本実施例によれば、回路が開いて
いる場合には、ダイオード２１，２２に抵抗３
２，３０を介して逆バイアスが加えられるので、
信号の漏れが非常に少なくなり、回路が閉じてい
る場合は、信号が通過する半導体素子は、トラン
ジスタ１８（１７）とダイオード２１（２２）が
それぞれ１個のみなので、入出力間のインピーダ
ンスを低くすることができる。また、回路を開い
た場合、トランジスタ１７，１８のベースは高イ
ンピーダンスとはならないので、回路の開閉の応
答速度が速くなる。さらに、トランジスタ２個と
ダイオードが３個で構成できるので、第１図に示
す従来の回路より、トランジスタが２個とダイオ
ード１個を低減させることができ、安価に製造で
きる。 As described above, according to this embodiment, when the circuit is open, the resistor 3 is connected to the diodes 21 and 22.
Since reverse bias is applied via 2,30,
When signal leakage is extremely reduced and the circuit is closed, the only semiconductor elements through which the signal passes are transistor 18 (17) and diode 21 (22), so the impedance between input and output is kept low. can do. Furthermore, when the circuit is opened, the bases of the transistors 17 and 18 do not have a high impedance, so the response speed for opening and closing the circuit becomes faster. Furthermore, since it can be constructed with two transistors and three diodes, the number of transistors and one diode can be reduced by two compared to the conventional circuit shown in FIG. 1, and it can be manufactured at low cost.

第５図は本発明のマルチプレクサ回路の一実施
例を示す回路図である。同図において、NPNト
ランジスタ３７−１とPNPトランジスタ３８−
１のエミツタ同志は負荷３９−１に接続されてお
り、NPNトランジスタ３７−２とPNPトランジ
スタ３８−２のエミツタ同志は負荷３９−２に接
続されている。トランジスタ３７−１，３７−２
のコレクタはダイオード４０−１，４０−２のカ
ソードにそれぞれ接続されており、トランジスタ
３８−１，３８−２のコレクタはダイオード４１
−１，４１−２のアノードにそれぞれ接続されて
いる。トランジスタ３７−１，３７−２のベース
はそれぞれ抵抗４２−１，４２−２（十数KΩ）
を介してスイツチ４３−１，４３−２の可動接点
にそれぞれ接続されている。トランジスタ３８−
１，３８−２はそれぞれ抵抗４４−１，４４−２
を介して接地されている。また、トランジスタ３
７−１，３７−２のコレクタはそれぞれ抵抗器４
５−１，４５−２（100KΩ以上）を介して入力
信号の正極性電圧の最大値以上の正極性電源（約
100V）４６に共通接続されており、トランジス
タ３８−１，３８−２のコレクタはそれぞれ抵抗
４７−１，４７−２（100KΩ以上）を介して入
力信号の負極性電圧の最小値以下の負極性電源
（約−100V）４８に共通接続されている。ダイオ
ード４０−１，４０−２，４０−３のアノード
は、コンデンサ４９とダイオード５０とからなる
並列接続体の一端に共通接続されるとともに、数
KΩの抵抗５１（数KΩ）を介して10Vの電圧源５
２に接続され、また交流結合用のコンデンサ５３
を介して入力端子５４に接続される。ダイオード
４１−１，４１−２のカソードは上記の並列接続
体の他端に接続されるとともに、数KΩの抵抗器
５５を介して接地される。スイツチ４３−１，４
３−２の一方の固定接点は電圧源５２に共通接続
され、他方の固定接点はそれぞれ接地される。 FIG. 5 is a circuit diagram showing an embodiment of the multiplexer circuit of the present invention. In the same figure, an NPN transistor 37-1 and a PNP transistor 38-
The emitters of NPN transistor 37-2 and PNP transistor 38-2 are connected to load 39-2. Transistors 37-1, 37-2
The collectors of transistors 38-1 and 38-2 are connected to the cathodes of diodes 40-1 and 40-2, respectively, and the collectors of transistors 38-1 and 38-2 are connected to diode 41
-1 and 41-2, respectively. The bases of transistors 37-1 and 37-2 are resistors 42-1 and 42-2 (10-odd KΩ), respectively.
are connected to the movable contacts of switches 43-1 and 43-2, respectively. Transistor 38-
1 and 38-2 are resistors 44-1 and 44-2, respectively.
is grounded through. Also, transistor 3
The collectors of 7-1 and 37-2 are each resistor 4.
Connect the positive polarity power supply (approx.
100V) 46, and the collectors of transistors 38-1 and 38-2 are connected through resistors 47-1 and 47-2 (100KΩ or more), respectively, to a negative polarity lower than the minimum value of the negative polarity voltage of the input signal. Commonly connected to the power supply (approximately -100V) 48. The anodes of the diodes 40-1, 40-2, and 40-3 are commonly connected to one end of a parallel connection body consisting of a capacitor 49 and a diode 50, and
10V voltage source 5 through KΩ resistor 51 (several KΩ)
2, and a capacitor 53 for AC coupling.
It is connected to the input terminal 54 via. The cathodes of the diodes 41-1 and 41-2 are connected to the other end of the above-mentioned parallel connection body, and are grounded via a resistor 55 of several kilohms. switch 43-1,4
One fixed contact of 3-2 is commonly connected to the voltage source 52, and the other fixed contact is grounded.

すなわち、本実施例の回路は、第３図に示す電
子スイツチ回路の、トランジスタ１７，１８、ダ
イオード２１，２２、抵抗器３４，３５，３０，
３２と、スイツチ３６によつて構成される回路を
多数並列接続し、ダイオード２３、コンデンサ２
４、抵抗２７，２９を共通に使用し、それぞれの
回路に負荷を接続したものである。なお、本実施
例では、負荷３９−１，３９−２，３９−３は容
量性の負荷としたため、第３図におけるコンデン
サ１９は省略してある。 That is, the circuit of this embodiment includes transistors 17, 18, diodes 21, 22, resistors 34, 35, 30, and the electronic switch circuit shown in FIG.
32 and a switch 36 are connected in parallel, and a diode 23 and a capacitor 2 are connected in parallel.
4. Resistors 27 and 29 are used in common, and a load is connected to each circuit. In this embodiment, the loads 39-1, 39-2, and 39-3 are capacitive loads, so the capacitor 19 in FIG. 3 is omitted.

本実施例において、複数のスイツチ４３−１，
４３−２は、全ての信号チヤンネルを開にしたい
場合には全てを接地側に切換えて、特定の信号チ
ヤンネルのみ閉にしたい場合は、その信号チヤン
ネルに対応したスイツチ、例えば４３−１のみを
電圧源５２側に切換える。このようにして、負荷
３９−１，３９−２，３９−３の内の１個を選択
的に入力端子５４に接続することができる。この
時の動作は第３図の電子スイツチ回路で説明した
動作と同じである。なお、複数のチヤンネルを同
時に選択する場合には、コンデンサ４９、ダイオ
ード５０、抵抗５５は共用できないので、それぞ
れに設ける必要がある。 In this embodiment, a plurality of switches 43-1,
43-2, if you want to open all signal channels, switch them all to the ground side, and if you want to close only a specific signal channel, switch the switch corresponding to that signal channel, for example, only 43-1, to the ground side. switch to the source 52 side. In this way, one of the loads 39-1, 39-2, and 39-3 can be selectively connected to the input terminal 54. The operation at this time is the same as that described for the electronic switch circuit in FIG. Note that when selecting a plurality of channels at the same time, the capacitor 49, diode 50, and resistor 55 cannot be shared, so they must be provided for each.

以上のように本実施例によれば、第３図に示す
電子スイツチ回路と同様に、回路が開いている信
号チヤンネルは、ダイオード４０−１，４１−
１、あるいは４０−２，４１−２に逆バイアスが
加えられるので、信号の漏れが非常に少なくな
り、路が閉じている信号チヤンネルにおいて、信
号が通過する半導体素子は、トランジスタ３７−
１（３８−１）とダイオード４０−１（４１−
１）、あるいはトランジスタ３７−２（３８−２）
とダイオード４０−２（４１−２）がそれぞれ１
個のみなので、入出力間のインピーダンスを低く
することができる。また、回路を開いた場合、ト
ランジスタ３７−１，３８−１、あるいは同３７
−２，３８−２のベースは高インピーダンスとは
ならないので、回路の開閉の応答速度が速くな
る。さらに、信号チヤンネル数が増加しても、信
号チヤンネル数の増加に対する部品点数の増加
は、トランジスタとダイオードがそれぞれ２個づ
つの増加のみとなり、第１図に示す従来の回路よ
り増加の割合が低減でき、安価に製造できる。ま
たさらに、スイツチ４３−１，４３−２を用いず
ロジツク信号で直接制御することもできる。 As described above, according to this embodiment, similarly to the electronic switch circuit shown in FIG.
1, or 40-2, 41-2, the leakage of the signal is very small, and in the signal channel where the path is closed, the semiconductor element through which the signal passes is the transistor 37-
1 (38-1) and diode 40-1 (41-
1) or transistor 37-2 (38-2)
and diode 40-2 (41-2) are each 1
Since there are only 1 pieces, the impedance between input and output can be lowered. Also, if the circuit is open, transistors 37-1, 38-1 or 37
Since the base of -2 and 38-2 does not have high impedance, the response speed of opening and closing of the circuit becomes faster. Furthermore, even if the number of signal channels increases, the number of components will only increase by two transistors and two diodes each, which is lower than the conventional circuit shown in Figure 1. It can be manufactured at low cost. Furthermore, it is also possible to directly control with logic signals without using the switches 43-1 and 43-2.

なお、以上説明した第３図及び第５図の回路に
おいて、各ダイオード２１，２２，２３，４０−
１，４０−２，４１−１，４１−２，５０の耐圧
は、電圧源３１（４８）と３３（４６）の間の電
位差よりも大きなものを用い、トランジスタ１
７，１８，３７−１，３７−２，３８−１，３８
−２の耐圧はそれぞれ電圧源３１，３３，４６，
４８より大きなものを用いれば良い。また、開閉
可能な入力信号レベルは電圧源３１と３３，４６
と４８の電位差程度である。 In addition, in the circuits of FIGS. 3 and 5 explained above, each diode 21, 22, 23, 40-
The breakdown voltage of transistors 1, 40-2, 41-1, 41-2, and 50 is larger than the potential difference between voltage sources 31 (48) and 33 (46).
7, 18, 37-1, 37-2, 38-1, 38
-2 voltage sources 31, 33, 46, and
It is sufficient to use one larger than 48. In addition, the input signal levels that can be opened and closed are the voltage sources 31, 33, and 46.
The potential difference is about 48.

さらに、スイツチ３６，４３−１，４３−２は
メカニカルなスイツチで説明したが、入力信号の
うち高電圧となる部分の時間が十分短かければ低
電圧のロジツク信号を直接抵抗３５，４２−１，
４２−２に加えることができる。またさらに、信
号は入力端子２６，５４から負荷２０，３９−
１，３９−２，３９−３に伝達する場合について
説明したが、開の状態において逆方向に大振幅の
信号がなければ双方向のスイツチとして作動す
る。また、コンデンサ２５はダイオード２１に接
続したが、ダイオード２２と抵抗２９の接続点に
接続することもできる。トランジスタ１７，１
８，３７−１，３７−２，３８−１，３８−２
は、これと等価な機能を有する他の半導体素子に
置き換えることもでき、かつ抵抗２７，５１もコ
イル等のインダクタンス素子で置き換えることも
できる。 Furthermore, although the switches 36, 43-1, and 43-2 have been explained as mechanical switches, if the time of the high voltage part of the input signal is sufficiently short, the low voltage logic signal can be directly transferred to the resistors 35, 42-1. ，
42-2. Furthermore, the signals are transmitted from the input terminals 26, 54 to the loads 20, 39-
1, 39-2, and 39-3, the switch operates as a bidirectional switch if there is no large amplitude signal in the opposite direction in the open state. Furthermore, although the capacitor 25 is connected to the diode 21, it can also be connected to the connection point between the diode 22 and the resistor 29. Transistor 17,1
8, 37-1, 37-2, 38-1, 38-2
can be replaced with another semiconductor element having an equivalent function, and the resistors 27 and 51 can also be replaced with inductance elements such as coils.

発明の効果 以上説明したように本発明は、トランジスタと
ダイオードからなる互いに逆極性の２個の直列接
続体と、この直列接続体を接続するダイオードと
容量素子との並列接続体と、各直列接続体のトラ
ンジスタとダイオードとの接続点に接続された電
圧源と、並列接続体に接続された電流源と、各直
列接続体のトランジスタのベースに印加される順
方向バイアスと逆方向バイアスを切り換えるスイ
ツチ手段とで電子スイツチ回路を構成し、この電
子スイツチ回路を複数個並列接続する際に、同一
極性同士の直列接続体を並列接続し、他は共通に
してマルチプレクサ回路を構成するものであり、
本発明によれば、回路が開いている時は直列接続
体を構成するダイオードに逆バイアスが加えられ
るので信号の漏れがほとんど無く、またこの時、
トランジスタのベースは高インピーダンスにはな
らないので、回路の開閉の応答速度が速くなり、
さらに使用するトランジスタ、ダイオードは従来
の回路より半減し、安価なものが得られる。Effects of the Invention As explained above, the present invention comprises two series-connected bodies of opposite polarity consisting of a transistor and a diode, a parallel-connected body of a diode and a capacitive element that connect the series-connected bodies, and each series-connected body. A voltage source connected to the connection point between the transistor and the diode in the body, a current source connected to the parallel connection body, and a switch that switches between forward bias and reverse bias applied to the base of the transistor in each series connection body. means to form an electronic switch circuit, and when connecting a plurality of electronic switch circuits in parallel, series connected bodies of the same polarity are connected in parallel, and the others are made common to form a multiplexer circuit,
According to the present invention, when the circuit is open, reverse bias is applied to the diodes forming the series connection, so there is almost no signal leakage, and at this time,
Since the base of the transistor does not have high impedance, the response speed of opening and closing the circuit is faster.
Furthermore, the number of transistors and diodes used is reduced by half compared to conventional circuits, making it cheaper.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の電子スイツチ回路を示す回路
図、第２図は同回路の動作を説明する波形図、第
３図は本発明の電子スイツチ回路の一実施例を示
す回路図、第４図は同実施例の動作を説明する波
形図、第５図は本発明のマルチプレクサ回路の一
実施例を示す回路図である。 １７，１８，３７−１，３７−２，３８−１，
３８−２……トランジスタ、１９，２４，２５，
４９，５３……コンデンサ、２０，３９−１，３
９−２……負荷、２１，２２，２３，４０−１，
４０−２，４１−１，４１−２，５０……ダイオ
ード、２６，５４……入力端子、２７，２９，３
０，３２，３４，３５，４２−１，４２−２，４
４−１，４４−２，４５−１，４５−２，４７−
１，４７−２，５１，５５……抵抗、３６，４３
−１，４３−２……スイツチ、２８，３１，３
３，４６，４８，５２……電源。 FIG. 1 is a circuit diagram showing a conventional electronic switch circuit, FIG. 2 is a waveform diagram explaining the operation of the circuit, FIG. 3 is a circuit diagram showing an embodiment of the electronic switch circuit of the present invention, and FIG. 5 is a waveform diagram illustrating the operation of the same embodiment, and FIG. 5 is a circuit diagram showing an embodiment of the multiplexer circuit of the present invention. 17, 18, 37-1, 37-2, 38-1,
38-2...transistor, 19, 24, 25,
49,53...Capacitor, 20,39-1,3
9-2...Load, 21, 22, 23, 40-1,
40-2, 41-1, 41-2, 50... Diode, 26, 54... Input terminal, 27, 29, 3
0, 32, 34, 35, 42-1, 42-2, 4
4-1, 44-2, 45-1, 45-2, 47-
1,47-2,51,55...Resistance, 36,43
-1,43-2...Switch, 28,31,3
3, 46, 48, 52...Power supply.

Claims (1)

【特許請求の範囲】 １ NPNトランジスタのコレクタと第１のダイ
オードのカソードとの接続点に通過信号の正極性
電圧の最高値以上の正極性電圧を印加する第１の
電圧源を接続し、PNPトランジスタのコレクタ
と第２のダイオードのアノードとの接続点に、前
記通過信号の負極性電圧の最低値以下の負極性電
圧を印加する第２の電圧源を接続し、前記NPN
トランジスタのエミツタと前記PNPトランジス
タのエミツタを共通接続して一方の入出力端子に
接続し、前記第１のダイオードのアノードと前記
第２のダイオードのカソードとの間に、第３のダ
イオードと容量素子からなる並列接続体を接続
し、前記並列接続体のいずれか一端を他方の入出
力端子に接続し、前記第１のダイオードのアノー
ドに電流源を接続し、前記NPNトランジスタの
ベースと前記PNPトランジスタのベースとの間
に、電位差の付与を切り換える手段を接続してな
る電子スイツチ回路。 ２ NPNトランジスタのコレクタと第１のダイ
オードのカソードとを接続し、PNPトランジス
タのコレクタと第２のダイオードのアノードとを
接続し、前記NPNトランジスタのエミツタと前
記PNPトランジスタのエミツタの共通接続点を
一方の入出力端子に接続し、前記NPNトランジ
スタのベースと前記PNPトランジスタのベース
との間に電位差の付与を切り換える手段を接続し
てなるスイツチ回路の複数個の、前記各第１のダ
イオードのアノードの共通接続点と前記各第２の
ダイオードのカソードの共通接続点との間に、第
３のダイオードと容量素子からなる並列接続体を
接続し、前記並列接続体のいずれか一端を他方の
入出力端子に接続し、前記各第１のダイオードの
アノードの共通接続点に電流源を接続し、前記第
１のダイオードのカソードと前記NPNトランジ
スタのコレクタとの各接続点に、通過信号の正極
性電圧の最高値以上の正極性電圧を印加する第１
の電圧源を接続し、前記第２のダイオードのアノ
ードと前記PNPトランジスタのコレクタとの各
接続点に、前記通過信号の負極性電圧の最低値以
下の負極性電圧を印加する第２の電圧源を接続し
てなるマルチプレクサ回路。[Claims] 1. A first voltage source that applies a positive polarity voltage higher than the highest value of the positive polarity voltage of the passing signal is connected to the connection point between the collector of the NPN transistor and the cathode of the first diode, A second voltage source that applies a negative polarity voltage that is lower than the lowest value of the negative polarity voltage of the passing signal is connected to the connection point between the collector of the transistor and the anode of the second diode, and the NPN
The emitter of the transistor and the emitter of the PNP transistor are commonly connected and connected to one input/output terminal, and a third diode and a capacitive element are connected between the anode of the first diode and the cathode of the second diode. one end of the parallel connection body is connected to the other input/output terminal, a current source is connected to the anode of the first diode, and the base of the NPN transistor and the PNP transistor are connected. An electronic switch circuit consisting of a means for switching the application of a potential difference is connected between the base of the circuit and the base of the circuit. 2 Connect the collector of the NPN transistor and the cathode of the first diode, connect the collector of the PNP transistor and the anode of the second diode, and connect the common connection point of the emitter of the NPN transistor and the emitter of the PNP transistor to one side. the anode of each of the first diodes of a plurality of switch circuits connected to the input/output terminals of the switch circuit and a means for switching application of a potential difference between the base of the NPN transistor and the base of the PNP transistor. A parallel connection body consisting of a third diode and a capacitive element is connected between the common connection point and the common connection point of the cathodes of each of the second diodes, and one end of the parallel connection body is connected to the input/output of the other. A current source is connected to the common connection point of the anode of each of the first diodes, and a positive polarity voltage of the passing signal is connected to each connection point of the cathode of the first diode and the collector of the NPN transistor. The first voltage is applied with a positive polarity voltage higher than the maximum value of
a second voltage source that is connected to a voltage source and applies a negative polarity voltage that is equal to or lower than the lowest value of the negative polarity voltage of the passing signal to each connection point between the anode of the second diode and the collector of the PNP transistor; A multiplexer circuit is formed by connecting the .