JPH0239559A - Integrated circuit - Google Patents

Abstract

PURPOSE:To decrease power consumption by a constitution wherein a control memory means which detects whether the operation of each logic circuit is required and stores the result and a switching means which blocks a clock signal for the logic circuit whose operation is not required by a command are provided. CONSTITUTION:In an integrated circuit 2, a plurality of logic circuits 4a-4e having independent functions are integrated. When, e.g., the operation of the logic circuit 4a is not required and the fact that the operation of the logic circuit 4a is not required is detected which control circuit 62 of a control memory means 6, the control circuit 62 sets a '0' in a register 61a. The numeral 0 is supplied into the logic circuit 4a from the register 61a. Therefore, the logic circuit 4a does not supply a clock from a clock supplying gate 10. Therefore, the clock signal is not supplied to a flip-flop 41 and the like in the logic circuit 4a. Switching operation is not carried out. Electric power which is consumed in the flip-flop 41 and the like becomes approximately zero and is not consumed. Thus low power consumption is implemented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路に係わり、特に低消費電力化を図った
集積回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an integrated circuit, and particularly to an integrated circuit with low power consumption.

〔従来の技術〕[Conventional technology]

従来、この種の集積回路は、独立した機能を持つ論理回
路が複数個集積されて構成されていた。Conventionally, this type of integrated circuit has been constructed by integrating a plurality of logic circuits with independent functions.

かかる集積回路は、独立した機能を持つ論理回路の全て
にクロック信号を供給している。そして、このような集
積回路は、このクロック信号に応じて動作をする。Such integrated circuits supply clock signals to all of the independently functional logic circuits. Such an integrated circuit operates according to this clock signal.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、上述した従来の集積回路において、複数の論
理回路は、クロック信号によってクロック同期部分がス
イッチング動作を行う。一般に、集積回路は、回路のス
イッチング頻度に比例して消費電力が増加する。従って
、大規模で高速のスイッチング動作を行う集積回路は、
発熱が多くなるという問題点がある。Incidentally, in the conventional integrated circuit described above, the clock synchronized portions of the plurality of logic circuits perform switching operations in response to clock signals. In general, power consumption of integrated circuits increases in proportion to the switching frequency of the circuit. Therefore, integrated circuits that perform large-scale, high-speed switching operations are
The problem is that it generates a lot of heat.

本発明は上述した問題点を解決するためになされたもの
で、消費電力の低減を図った集積回路を提供することを
目的とする。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide an integrated circuit with reduced power consumption.

〔課題を解決するための手段〕[Means to solve the problem]

上記の目的を達成するために、本発明の集積回路は、独
立した機能を持つ論理回路が複数個集積された集積回路
において、各論理回路が動作不要であるか否かを検出し
て記憶する制御記憶手段と、制御記憶手段からの指令に
より動作不要の論理回路にはクロック信号を遮断するス
イッチ手段とから構成したものである。In order to achieve the above object, the integrated circuit of the present invention detects and stores whether or not each logic circuit does not need to operate in an integrated circuit in which a plurality of logic circuits having independent functions are integrated. It is composed of a control storage means and a switch means for cutting off a clock signal to logic circuits that do not need to operate according to a command from the control storage means.

上述した本発明の集積回路は、各論理回路の動作の状態
を検出し、動作不要の論理回路にはタロツク信号を供給
しないでスイッチング動作を停止し、動作が必要な論理
回路にのみクロック信号を供給するようにして、消費電
力の低減を図ったものである。The integrated circuit of the present invention described above detects the operating state of each logic circuit, stops switching operation without supplying a tarlock signal to logic circuits that do not need to operate, and supplies clock signals only to logic circuits that need to operate. This is intended to reduce power consumption.

〔実施例〕〔Example〕

以下、本発明について図面を参照して説明する。 Hereinafter, the present invention will be explained with reference to the drawings.

第１図は、本発明の集積回路を示すブロック図である。FIG. 1 is a block diagram illustrating an integrated circuit of the present invention.

第１図において、集積回路２は、独立した機能を持つ論
理回路４ａ、４ｂ、４ｃ、４ｄ、４ｅが複数個集積され
ている。また、集積回路２は、各論理回路４ａ、４ｂ、
４ｃ、４ｄ、４ｅが動作不要であるか否かを検出して記
憶する制御記憶手段６と、制御記憶手段６からの指令に
より論理回路４ａ、４ｂ、４ｃ、４ｄ、４ｅのうちで動
作不要の論理回路４にはクロック信号を遮断するスイ・
ソチ手段８と、クロック信号を受は取りこれを増幅する
クロック供給ゲート１０とを含んでいる。In FIG. 1, an integrated circuit 2 includes a plurality of integrated logic circuits 4a, 4b, 4c, 4d, and 4e having independent functions. Further, the integrated circuit 2 includes each logic circuit 4a, 4b,
A control storage means 6 detects and stores whether or not logic circuits 4c, 4d, and 4e do not require operation; Logic circuit 4 has a switch that blocks the clock signal.
It includes means 8 and a clock supply gate 10 for receiving and amplifying the clock signal.

制御記憶手段６は、記憶装置としてのレジスタ６１ａ、
６１ｂ、６１ｃ、６１ｄ、６１ｅと、論理回路４ａ、４
ｂ、４ｃ、４ｄ、４ｅのうちの動作が必要なものと不必
要なものとを検出し、これらをレジスタ６１ａ、６１ｂ
、６１ｃ、６１ｄ。The control storage means 6 includes a register 61a as a storage device,
61b, 61c, 61d, 61e and logic circuits 4a, 4
b, 4c, 4d, and 4e, those that require operation and those that do not need to be operated are detected, and these are stored in registers 61a, 61b.
, 61c, 61d.

６１ｅに記憶させる制御回路６２とから構成されている
。スイッチ手段８は、ゲート回路８１．３８１ｂ、８１
ｃ、８１ｄ、８１ｅを有し、ゲート回路８１ａ、８１ｂ
、８１Ｃ，８１ｄ、８１ｅの各入力端子の一方には、制
御記憶手段６のレジスタ６１ａ、６１ｂ、６１ｃ、６１
ｄ、６１ｅからの信号がそれぞれ供給されるようにしで
ある。また、ゲート回路８１ａ、８１ｂ、８１ｃ、８１
ｄ。It is composed of a control circuit 62 that is stored in 61e. The switch means 8 includes gate circuits 81.381b, 81
c, 81d, 81e, and gate circuits 81a, 81b.
, 81C, 81d, and 81e have registers 61a, 61b, 61c, and 61 of the control storage means 6.
The signals from d and 61e are respectively supplied. In addition, gate circuits 81a, 81b, 81c, 81
d.

８１ｅの各入力端子の他方には、クロック供給ゲート１
０からのクロック信号が供給されるようにしである。な
お、論理回路４ａには、フリップフロップ４１等が設け
られており、これらがクロック信号で動作をする。The clock supply gate 1 is connected to the other input terminal of 81e.
The clock signal from 0 is supplied. Note that the logic circuit 4a is provided with a flip-flop 41 and the like, which operate based on a clock signal.

次に、上述のように構成された実施例の作用を説明する
。Next, the operation of the embodiment configured as described above will be explained.

ここで、仮に論理回路４ａが動作上不要であるとする。Here, it is assumed that the logic circuit 4a is not required for operation.

このとき、制御記憶手段６の制御回路６２は、論理回路
４ａが動作不要であることを検出すると、制御回路６２
はレジスタ６１ａに“０”をセントする。これにより、
レジスタ６１ａから論理回路４ａに“０”が供給される
ので、論理回路４ａはクロック供給ゲート１０からのク
ロック信号を供給しない。これにより、論理回路４ａ内
部のフリップフロップ４１等にはクロック信号が供給さ
れなくなり、フリップフロップ４１等はスイッチング動
作を行わなくなる。従って、このフ’Ｊ　ノブフロップ
４１等で消費されていた電力がほぼ零となって消費され
なくなるので、低消費電力化が図れる。At this time, when the control circuit 62 of the control storage means 6 detects that the logic circuit 4a does not need to operate, the control circuit 62
writes "0" to the register 61a. This results in
Since "0" is supplied from the register 61a to the logic circuit 4a, the logic circuit 4a does not supply the clock signal from the clock supply gate 10. As a result, the clock signal is no longer supplied to the flip-flop 41 and the like inside the logic circuit 4a, and the flip-flop 41 and the like no longer perform switching operations. Therefore, the power consumed by the F'J knob flop 41 and the like is reduced to almost zero and is no longer consumed, so that power consumption can be reduced.

また、別の論理回路４ａ、４ｂ、４ｃ、４ｄ。Further, other logic circuits 4a, 4b, 4c, and 4d.

４ｅが動作不要になると、制御記憶手段６の制御回路６
２により、これが検出されてレジスタ６１ａ、６１ｂ、
６１ｃ、６１ｄ、６１ｅが更新されることになり、クロ
ック信号が供給される論理回路４ａ、４ｂ、４ｃ、４４
，４ｅと、クロック信号が供給されない論理回路４ａ、
、４ｂ、４ｃ、４ｄ、４ｅとに分けられる。4e no longer needs to operate, the control circuit 6 of the control storage means 6
2, this is detected and the registers 61a, 61b,
61c, 61d, 61e are to be updated, and the logic circuits 4a, 4b, 4c, 44 to which clock signals are supplied
, 4e, and a logic circuit 4a to which no clock signal is supplied,
, 4b, 4c, 4d, and 4e.

このようにして動作が不要な論理回路４ａ、４ｂ　　４
ｃ、４ｄ、４ｅには、クロック信号を不供給にしてスイ
ッチング動作をさせないようにす、ることにより、消費
電力の低減を図ったものである。In this way, logic circuits 4a and 4b that do not require operation 4
C, 4d, and 4e are designed to reduce power consumption by not supplying clock signals to prevent switching operations.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、動作が不要な論理回路に
は、クロック信号を供給しないようにしてスイッチング
動作を停止したことにより、消費電力の低減を図れると
いう効果がある。As described above, the present invention has the effect of reducing power consumption by not supplying a clock signal to logic circuits that do not require operation and thereby stopping switching operations.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例を示すブロック図である。 ２・・・・・・集積回路、 ４　ａ、　　４　ｂ、　　４　ｃ、　　４　ｄ、　　４
　ｅ−・−・−・−論理回路、６・・・・・・制御記憶
手段、８・・・・・・・・・スイッチ手段、１０・・・
・・・クロック供給ゲート、６１ａ、６１ｂ、６１ｃ、
６１ｄ、６’１ｅ−−−−−−レジスタ（記憶装置）、 ２・・・・・・制御回路。 出 代 願 理 人 人 日本電気株式会社FIG. 1 is a block diagram showing an embodiment of the present invention. 2...Integrated circuit, 4 a, 4 b, 4 c, 4 d, 4
e--Logic circuit, 6... Control storage means, 8... Switch means, 10...
... Clock supply gate, 61a, 61b, 61c,
61d, 6'1e----Register (storage device), 2... Control circuit. Applicant: NEC Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 独立した機能を持つ論理回路が複数個集積された集積回
路において、前記各論理回路が動作不要であるか否かを
検出して記憶する制御記憶手段と、前記制御記憶手段か
らの指令により動作不要の論理回路にはクロック信号を
遮断するスイッチ手段とから構成したことを特徴とする
集積回路。In an integrated circuit in which a plurality of logic circuits having independent functions are integrated, a control storage means detects and stores whether or not each logic circuit does not need to operate, and a command from the control storage means makes the operation unnecessary. An integrated circuit characterized in that the logic circuit comprises switch means for cutting off a clock signal.