JPH0239462A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0239462A
JPH0239462A JP63189278A JP18927888A JPH0239462A JP H0239462 A JPH0239462 A JP H0239462A JP 63189278 A JP63189278 A JP 63189278A JP 18927888 A JP18927888 A JP 18927888A JP H0239462 A JPH0239462 A JP H0239462A
Authority
JP
Japan
Prior art keywords
frame
lead
mount
semiconductor
mount frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63189278A
Other languages
English (en)
Inventor
Hironori Takamura
高村　洋範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP63189278A priority Critical patent/JPH0239462A/ja
Publication of JPH0239462A publication Critical patent/JPH0239462A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の１ 本発明は半導体装置の製造方法に関し、特に製造上の種
々の問題を解決した半導体装置の製造に関する。
附釆血皮１ 半導体集積回路装置などの半導体装置は一般的に長尺の
金属平板をプレス成形あるいはエツチング処理して半導
体ペレットをマウントするマウント部とリードとを一体
形成したリードフレームを用いている。このリードフレ
ームの一例を第１θ図から説明する。図において１は長
尺の枠体（フレーム）で、等間隔に配置された橋絡片２
，２によって区画されている。３は枠体１と橋絡片２に
よって囲まれた区画窓の中央に配置されたアイランド部
で、吊ピン４，４によって枠体１に連結されている。５
は枠体１の両端部１ａ　、　ｌａ及び橋絡２゜２からア
イランド部３に延びるリード部を示す。
た　　の ところで、半導体ペレット６を固着する接着材９として
樹脂接着剤や銀ペーストを用いた場合、硬化を促進する
ためにリードフレーム全体を高温雰囲気中に通している
。
また接着材９として半田を用いる場合にはリードフレー
ムを加熱されたガイドレール上で移動させ、半田片を溶
融させている。
ところが、リードフレームを加熱するとリード部５のワ
イヤボンディング位置が酸化して接続が不完全となる問
題があり、ワイヤボンディング位置に酸化しにくい部材
をメツキするとコストが上昇するという問題があった。
また金属細線７が垂れ下がると金属細線７が半導体バレ
ント６上のエツジ部やマウント部３に近接したり接触し
て耐電圧の低下や短絡事故を生ずる虞かあるため、ワイ
ヤボンディング面がほぼ面一となるようにマウント部３
とリード部５との間に段差を設けている。
ところが吊ピン４，４の屈曲角がばらつくとマウント部
３とガイドレールとが密着せず、半田を用いた接着では
半田が溶けるのに時間がかかったり、半田がうまく拡か
らないなとの問題を生ずる他、ワイヤボンディング性も
ばらつくという問題があった。
また、樹脂接着剤を用いる場合には接着剤が糸を引くと
リード部５のボンディング部分に付着してボンディング
性を損なうなどの問題があった。
；　　　　　　　　　　　°　　　　　　　　　こ　　
　　の本発明は上記課題の解決を目的として提案され、
半導体ペレットをマウントするアイランド部を所定の間
隔で配列し第１の支持部材に連結したマウントフレーム
と、複数本一組のリード部の一端を前記マウントフレー
ムのアイランド部位置に対応して配列し第２の支持部材
に連結したリートフレームとを用意し、マウントフレー
ムのマウント部に半導体ペレットをマウントする工程と
、マウントフレームとリードフレームとを重合する工程
と、半導体ペレット上の電極とリード部とを電気的に接
続する工程と、半導体ペレットを含む主要部分を樹脂に
て被覆する工程と、樹脂から露出した各フレームの不要
部分を切断除去する工程とを存することを特徴とする半
導体装置の製造方法を提供する。
支１旌 以下に本発明の実施例を第１図乃至第６図から説明する
。第１図及び第２図は本発明による製造方法に用いられ
るフレームで、１１は短形枠状の第１の支持部材、１２
は第１の支持部材１．ｌ内で所定の間隔で配列されたア
イランド部で吊ピン１３．１３によって第１の支持部材
１１に連結され、マウントフレーム１４を構成している
。
また１５は短形枠状の第２の支持部材、１６は第２の支
持部材１５の長手方向の枠部１５ａ　、　１５ａを橋絡
する連結片、１７，１７．・・・は支持部材１５の短軸
方向の枠部１５ｂ、＋５ｂ及び連結片１６から支持部材
１５と連結片１６によって囲まれた窓内に延びるリード
部、＋８は互いに隣接するリード部１７．１７．・・・
の中間部を橋絡したタイバを示す。このリードフレーム
１９はマウントフレーム１４と重合したときにリード部
１７，１７゜・・・の遊端がアイランド部Ｉ２の近傍に
位置するように形成されている。
これらのフレーム１４．１９を用い、先ず第３図に不す
ように、マウントフレーム１４を適宜の搬送装置によっ
て移動させ、所定位置で位置決めされたアイランド１２
上に接着材２０を介して半導体ペレ、・ト２Ｉをマウン
トする。
接着材２０は半導体ペレット２１の電力容量に応じて選
択され、小電力用のものではエポキシ樹脂系接着剤や接
着剤に金属を分散させ導電性や熱伝導性を持たせた金属
ペーストが用いられ、大電力用のものでは半田が用いら
れる。
このとき、樹脂系接着剤や金属ペーストは硬化促進のた
め、半田の場合には溶融のためマウントフレーム■４は
加熱され表面に酸化被膜が形成される。
次に、第４図に示すようにマウントフレーム１４上にリ
ードフレーム１９を重合し、第５図に示すようにリード
部１７と半導体ペレット２１上の電極とを金属細線２２
にて接続する。
次いで第６図に示すように樹脂モールド金型２３．２４
の衝合面に形成したキセビティ２３ａ、２４ａ内に重合
したフレーム１４．１９を収容し得キャビティ２３ａ　
、２４ａ内に樹脂２５を注入し樹脂モールドする・。
この後、モールド金型から取り出したフレーム１４．１
９の不要部分を切断して個々の半導体装置を得る。
この半導体装置はマウント工程で表面が酸化されたマウ
ントフレーム１４上に、清浄なリード部１７を有するリ
ードフレーム１９を重合でワイヤホンティング工程に送
るようにしたから、良好なワイヤボンディングが可能と
なる。
尚、本発明は上記実施例にのみ限定されることなく、例
えば材質の異なる材料にて各フレーム１４．１９を構成
してもよい。
また各フレーム１４．１９は少なくとも一方を異形条に
形成してもよ（、この−例を第７図及び第８図に示す。
第７図はマウントフレームの変形例を示し、アイランド
１２の部分と支持部材Ｈの両側部１１ａの厚さを厚くし
たもので、第８図はリードフレームの変形例を示し、支
持部材１５の両側部１５ａを厚＜、リード部１７を薄く
形成している。
第７図マウントフレームはアイランド１２が厚り、大電
力用半導体装置に適する。
また第８図リードフレームは両側部１５ａによってマウ
ントフレーム１４に対するリード部１７の高さを調整す
ることができ、第７図マウントフレームの支持部材１１
に嵌合させるこにより、マウントフレームに重合した時
の位置決めができる。
またリードフレームは第９図に示すように絶縁シート２
５の要部に穴あけし、このシート２５に金属箔２６を貼
り付け、エツチングにより、第２の支持部材１５．　　
リード部１７．　　タイバ１８を形成したものでもよい
。
ここでリード部１７は絶縁シート２５に貼り付けられて
いるか、樹脂モールド時に樹脂もれを防ぐために、タイ
バＩ８や支持部材■５としての金属箔は必要である。
また、リードフレーム１９が耐酸化性金属又は耐酸化性
金属をメツキして形成されている場合にはペノトマウン
ト工程に先だってマウントフレームとリードフレームと
を重合させてもよい。
また２枚のフレーム１４．１９は互いに相対的に可動に
重合するようにしてもよいし、リードフレームＩ９上に
マウントフレーム１４を重合してもよい。
例えばリードフレームｌｓ上にペレットヲマウントした
マウントフレーム１４を重合し、ワイヤボンディング時
に吊ピン１３を押圧してアイランド部１２をリード部１
７間に位置させるようにして、リード部１７をガイドレ
ール（図示せず）との接触を良好にしてボンディング性
を良好にすることもできる。
また第９図リードフレームを用いる場合にはり−ドｉ１
７を直接半導体ペレット２１を接続してもよい。
光Ｕ文ピし 以上のように本発明によれば、ワイヤボンディング時に
リード部の酸化が防止され良好なボンディングができる
。
また、マウントフレームは吊ピンを屈曲していないため
ガイドレールに対して密着し、半田を用いた接着では短
時間で半田を溶融でき、半田の拡がりを良好にできる他
、ワイヤボンディング性も良好にできる。
また樹脂を用いた接着ではマウントフレームとリードフ
レームとが別設されているため、ペレ。
トマウント時に接着剤がフレームのボンディング予定部
に付着することも防止できる。
【図面の簡単な説明】
第１図及び第２図は本発明に用いられるフレームの部分
平面図、第３図乃至第６図は本発明を説明する要部側断
面図、第７図はマウントフレームの変形例を示す要部斜
視図、第８及び第９はリードフレームの変形例を示す要
部斜視図を示す。 １１・・・第１の支持部材、１２・・・アイランド部、
１４・・・マウントフレーム、１５・・・第２の支持部
材、１７・・・リード部、１３・・・リードフレーム、
２１・・・半導体ペレット、２５・・・樹脂。 第 図 第 図 第 図 第 図 第 廁 篇 ］コ 図 第 図 第 ］２ 図 手続補正書（方式） 昭和６３年１１月１、 発明の名称 半導体装置の製造方法 並びに「図面の簡単な説明」の欄 ６、補正の内容 （１）第２頁第１７行の「橋絡」を「橋絡片」に訂正す
る。 （２）第２頁第１８行の「〜を示す。」の後に改行して
「このリードフレームを用い、第１ｆ図に示すようにア
イランド部３に接着材９を介して半導体ペレット６をマ
ウントし、第１２図に示すように半導体ペレット６上の
電極とリード部５とを金属細線７にてワイアボンディン
グし、第１３図に示すように半導体ペレ、トロを含む主
要部分を樹脂８にて被覆して、枠体１や橋絡片２などの
不要部分を切断除去し、個々の半導体装置を得ている。 」を挿入する。 （３）第９頁第１Ｉ行乃至第１２行の「リート部１７を
直接」を「直接リード部１７と」に訂正する。 （４）第１０頁第１２の「第８及び第９は」を「第８図
は」に訂正する。 （５）第１０頁第１２行の「〜を示す。」の後に「第９
図はフレームの他の変形例を示す要部斜視図、第１０図
は従来のリードフレームの要部平面図、第１Ｉ図乃至第
１３図は第１０図リードフレームを用いた半導体装置の
製造方法を示す要部断面図である。」を挿入する。

Claims (1)

    【特許請求の範囲】
  1. 半導体ペレットをマウントするアイランド部を所定の間
    隔で配列し第１の支持部材に連結したマウントフレーム
    と、複数本一組のリード部の一端を前記マウントフレー
    ムのアイランド部位置に対応して配列し第２の支持部材
    に連結したリードフレームとを用意し、マウントフレー
    ムのマウント部に半導体ペレットをマウントする工程と
    、マウントフレームとリードフレームとを重合する工程
    と、半導体ペレット上の電極とリード部とを電気的に接
    続する工程と、半導体ペレットを含む主要部分を樹脂に
    て被覆する工程と、樹脂から露出した各フレームの不要
    部分を切断除去する工程とを有することを特徴とする半
    導体装置の製造方法。
JP63189278A 1988-07-28 1988-07-28 半導体装置の製造方法 Pending JPH0239462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63189278A JPH0239462A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63189278A JPH0239462A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0239462A true JPH0239462A (ja) 1990-02-08

Family

ID=16238641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63189278A Pending JPH0239462A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0239462A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435057A (ja) * 1990-05-31 1992-02-05 Mitsui High Tec Inc リードフレームの製造方法
JP2006049694A (ja) * 2004-08-06 2006-02-16 Freescale Semiconductor Inc 二重ゲージ・リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435057A (ja) * 1990-05-31 1992-02-05 Mitsui High Tec Inc リードフレームの製造方法
JP2006049694A (ja) * 2004-08-06 2006-02-16 Freescale Semiconductor Inc 二重ゲージ・リードフレーム

Similar Documents

Publication Publication Date Title
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JPH0629147U (ja) リード露出型半導体パッケージ
JPH0239462A (ja) 半導体装置の製造方法
JPS63258050A (ja) 半導体装置
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JPH0332048A (ja) 半導体装置
JP2697743B2 (ja) 樹脂封止型半導体装置
JPH0864743A (ja) リードフレームとこれを用いた半導体装置の製造方法
JP4201060B2 (ja) 半導体装置、およびその製造方法
JPS63209152A (ja) リ−ドフレ−ム
JP2513872Y2 (ja) 半導体装置
JPS63181358A (ja) 半導体装置及びその製造方法
JP3230318B2 (ja) 半導体装置用リードフレーム
JP2561415Y2 (ja) 半導体装置
JPS61263248A (ja) 樹脂封止型半導体装置の製造方法及びそれに使用するリ−ドフレ−ム
JPH08186217A (ja) 半導体装置
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JP2595908B2 (ja) 半導体装置
JPH0543477Y2 (ja)
JPH01312859A (ja) Ｄｉｐ型電子部品の製造方法
JPH05243070A (ja) 樹脂モールド電子部品及びその基板への装着方法
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム