JPH0239462A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0239462A JPH0239462A JP63189278A JP18927888A JPH0239462A JP H0239462 A JPH0239462 A JP H0239462A JP 63189278 A JP63189278 A JP 63189278A JP 18927888 A JP18927888 A JP 18927888A JP H0239462 A JPH0239462 A JP H0239462A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- mount
- semiconductor
- mount frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000008188 pellet Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000853 adhesive Substances 0.000 abstract description 13
- 230000001070 adhesive effect Effects 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
の1
本発明は半導体装置の製造方法に関し、特に製造上の種
々の問題を解決した半導体装置の製造に関する。
々の問題を解決した半導体装置の製造に関する。
附釆血皮1
半導体集積回路装置などの半導体装置は一般的に長尺の
金属平板をプレス成形あるいはエツチング処理して半導
体ペレットをマウントするマウント部とリードとを一体
形成したリードフレームを用いている。このリードフレ
ームの一例を第1θ図から説明する。図において1は長
尺の枠体(フレーム)で、等間隔に配置された橋絡片2
,2によって区画されている。3は枠体1と橋絡片2に
よって囲まれた区画窓の中央に配置されたアイランド部
で、吊ピン4,4によって枠体1に連結されている。5
は枠体1の両端部1a 、 la及び橋絡2゜2からア
イランド部3に延びるリード部を示す。
金属平板をプレス成形あるいはエツチング処理して半導
体ペレットをマウントするマウント部とリードとを一体
形成したリードフレームを用いている。このリードフレ
ームの一例を第1θ図から説明する。図において1は長
尺の枠体(フレーム)で、等間隔に配置された橋絡片2
,2によって区画されている。3は枠体1と橋絡片2に
よって囲まれた区画窓の中央に配置されたアイランド部
で、吊ピン4,4によって枠体1に連結されている。5
は枠体1の両端部1a 、 la及び橋絡2゜2からア
イランド部3に延びるリード部を示す。
た の
ところで、半導体ペレット6を固着する接着材9として
樹脂接着剤や銀ペーストを用いた場合、硬化を促進する
ためにリードフレーム全体を高温雰囲気中に通している
。
樹脂接着剤や銀ペーストを用いた場合、硬化を促進する
ためにリードフレーム全体を高温雰囲気中に通している
。
また接着材9として半田を用いる場合にはリードフレー
ムを加熱されたガイドレール上で移動させ、半田片を溶
融させている。
ムを加熱されたガイドレール上で移動させ、半田片を溶
融させている。
ところが、リードフレームを加熱するとリード部5のワ
イヤボンディング位置が酸化して接続が不完全となる問
題があり、ワイヤボンディング位置に酸化しにくい部材
をメツキするとコストが上昇するという問題があった。
イヤボンディング位置が酸化して接続が不完全となる問
題があり、ワイヤボンディング位置に酸化しにくい部材
をメツキするとコストが上昇するという問題があった。
また金属細線7が垂れ下がると金属細線7が半導体バレ
ント6上のエツジ部やマウント部3に近接したり接触し
て耐電圧の低下や短絡事故を生ずる虞かあるため、ワイ
ヤボンディング面がほぼ面一となるようにマウント部3
とリード部5との間に段差を設けている。
ント6上のエツジ部やマウント部3に近接したり接触し
て耐電圧の低下や短絡事故を生ずる虞かあるため、ワイ
ヤボンディング面がほぼ面一となるようにマウント部3
とリード部5との間に段差を設けている。
ところが吊ピン4,4の屈曲角がばらつくとマウント部
3とガイドレールとが密着せず、半田を用いた接着では
半田が溶けるのに時間がかかったり、半田がうまく拡か
らないなとの問題を生ずる他、ワイヤボンディング性も
ばらつくという問題があった。
3とガイドレールとが密着せず、半田を用いた接着では
半田が溶けるのに時間がかかったり、半田がうまく拡か
らないなとの問題を生ずる他、ワイヤボンディング性も
ばらつくという問題があった。
また、樹脂接着剤を用いる場合には接着剤が糸を引くと
リード部5のボンディング部分に付着してボンディング
性を損なうなどの問題があった。
リード部5のボンディング部分に付着してボンディング
性を損なうなどの問題があった。
; ° こ
の本発明は上記課題の解決を目的として提案され、
半導体ペレットをマウントするアイランド部を所定の間
隔で配列し第1の支持部材に連結したマウントフレーム
と、複数本一組のリード部の一端を前記マウントフレー
ムのアイランド部位置に対応して配列し第2の支持部材
に連結したリートフレームとを用意し、マウントフレー
ムのマウント部に半導体ペレットをマウントする工程と
、マウントフレームとリードフレームとを重合する工程
と、半導体ペレット上の電極とリード部とを電気的に接
続する工程と、半導体ペレットを含む主要部分を樹脂に
て被覆する工程と、樹脂から露出した各フレームの不要
部分を切断除去する工程とを存することを特徴とする半
導体装置の製造方法を提供する。
の本発明は上記課題の解決を目的として提案され、
半導体ペレットをマウントするアイランド部を所定の間
隔で配列し第1の支持部材に連結したマウントフレーム
と、複数本一組のリード部の一端を前記マウントフレー
ムのアイランド部位置に対応して配列し第2の支持部材
に連結したリートフレームとを用意し、マウントフレー
ムのマウント部に半導体ペレットをマウントする工程と
、マウントフレームとリードフレームとを重合する工程
と、半導体ペレット上の電極とリード部とを電気的に接
続する工程と、半導体ペレットを含む主要部分を樹脂に
て被覆する工程と、樹脂から露出した各フレームの不要
部分を切断除去する工程とを存することを特徴とする半
導体装置の製造方法を提供する。
支1旌
以下に本発明の実施例を第1図乃至第6図から説明する
。第1図及び第2図は本発明による製造方法に用いられ
るフレームで、11は短形枠状の第1の支持部材、12
は第1の支持部材1.l内で所定の間隔で配列されたア
イランド部で吊ピン13.13によって第1の支持部材
11に連結され、マウントフレーム14を構成している
。
。第1図及び第2図は本発明による製造方法に用いられ
るフレームで、11は短形枠状の第1の支持部材、12
は第1の支持部材1.l内で所定の間隔で配列されたア
イランド部で吊ピン13.13によって第1の支持部材
11に連結され、マウントフレーム14を構成している
。
また15は短形枠状の第2の支持部材、16は第2の支
持部材15の長手方向の枠部15a 、 15aを橋絡
する連結片、17,17.・・・は支持部材15の短軸
方向の枠部15b、+5b及び連結片16から支持部材
15と連結片16によって囲まれた窓内に延びるリード
部、+8は互いに隣接するリード部17.17.・・・
の中間部を橋絡したタイバを示す。このリードフレーム
19はマウントフレーム14と重合したときにリード部
17,17゜・・・の遊端がアイランド部I2の近傍に
位置するように形成されている。
持部材15の長手方向の枠部15a 、 15aを橋絡
する連結片、17,17.・・・は支持部材15の短軸
方向の枠部15b、+5b及び連結片16から支持部材
15と連結片16によって囲まれた窓内に延びるリード
部、+8は互いに隣接するリード部17.17.・・・
の中間部を橋絡したタイバを示す。このリードフレーム
19はマウントフレーム14と重合したときにリード部
17,17゜・・・の遊端がアイランド部I2の近傍に
位置するように形成されている。
これらのフレーム14.19を用い、先ず第3図に不す
ように、マウントフレーム14を適宜の搬送装置によっ
て移動させ、所定位置で位置決めされたアイランド12
上に接着材20を介して半導体ペレ、・ト2Iをマウン
トする。
ように、マウントフレーム14を適宜の搬送装置によっ
て移動させ、所定位置で位置決めされたアイランド12
上に接着材20を介して半導体ペレ、・ト2Iをマウン
トする。
接着材20は半導体ペレット21の電力容量に応じて選
択され、小電力用のものではエポキシ樹脂系接着剤や接
着剤に金属を分散させ導電性や熱伝導性を持たせた金属
ペーストが用いられ、大電力用のものでは半田が用いら
れる。
択され、小電力用のものではエポキシ樹脂系接着剤や接
着剤に金属を分散させ導電性や熱伝導性を持たせた金属
ペーストが用いられ、大電力用のものでは半田が用いら
れる。
このとき、樹脂系接着剤や金属ペーストは硬化促進のた
め、半田の場合には溶融のためマウントフレーム■4は
加熱され表面に酸化被膜が形成される。
め、半田の場合には溶融のためマウントフレーム■4は
加熱され表面に酸化被膜が形成される。
次に、第4図に示すようにマウントフレーム14上にリ
ードフレーム19を重合し、第5図に示すようにリード
部17と半導体ペレット21上の電極とを金属細線22
にて接続する。
ードフレーム19を重合し、第5図に示すようにリード
部17と半導体ペレット21上の電極とを金属細線22
にて接続する。
次いで第6図に示すように樹脂モールド金型23.24
の衝合面に形成したキセビティ23a、24a内に重合
したフレーム14.19を収容し得キャビティ23a
、24a内に樹脂25を注入し樹脂モールドする・。
の衝合面に形成したキセビティ23a、24a内に重合
したフレーム14.19を収容し得キャビティ23a
、24a内に樹脂25を注入し樹脂モールドする・。
この後、モールド金型から取り出したフレーム14.1
9の不要部分を切断して個々の半導体装置を得る。
9の不要部分を切断して個々の半導体装置を得る。
この半導体装置はマウント工程で表面が酸化されたマウ
ントフレーム14上に、清浄なリード部17を有するリ
ードフレーム19を重合でワイヤホンティング工程に送
るようにしたから、良好なワイヤボンディングが可能と
なる。
ントフレーム14上に、清浄なリード部17を有するリ
ードフレーム19を重合でワイヤホンティング工程に送
るようにしたから、良好なワイヤボンディングが可能と
なる。
尚、本発明は上記実施例にのみ限定されることなく、例
えば材質の異なる材料にて各フレーム14.19を構成
してもよい。
えば材質の異なる材料にて各フレーム14.19を構成
してもよい。
また各フレーム14.19は少なくとも一方を異形条に
形成してもよ(、この−例を第7図及び第8図に示す。
形成してもよ(、この−例を第7図及び第8図に示す。
第7図はマウントフレームの変形例を示し、アイランド
12の部分と支持部材Hの両側部11aの厚さを厚くし
たもので、第8図はリードフレームの変形例を示し、支
持部材15の両側部15aを厚<、リード部17を薄く
形成している。
12の部分と支持部材Hの両側部11aの厚さを厚くし
たもので、第8図はリードフレームの変形例を示し、支
持部材15の両側部15aを厚<、リード部17を薄く
形成している。
第7図マウントフレームはアイランド12が厚り、大電
力用半導体装置に適する。
力用半導体装置に適する。
また第8図リードフレームは両側部15aによってマウ
ントフレーム14に対するリード部17の高さを調整す
ることができ、第7図マウントフレームの支持部材11
に嵌合させるこにより、マウントフレームに重合した時
の位置決めができる。
ントフレーム14に対するリード部17の高さを調整す
ることができ、第7図マウントフレームの支持部材11
に嵌合させるこにより、マウントフレームに重合した時
の位置決めができる。
またリードフレームは第9図に示すように絶縁シート2
5の要部に穴あけし、このシート25に金属箔26を貼
り付け、エツチングにより、第2の支持部材15.
リード部17. タイバ18を形成したものでもよい
。
5の要部に穴あけし、このシート25に金属箔26を貼
り付け、エツチングにより、第2の支持部材15.
リード部17. タイバ18を形成したものでもよい
。
ここでリード部17は絶縁シート25に貼り付けられて
いるか、樹脂モールド時に樹脂もれを防ぐために、タイ
バI8や支持部材■5としての金属箔は必要である。
いるか、樹脂モールド時に樹脂もれを防ぐために、タイ
バI8や支持部材■5としての金属箔は必要である。
また、リードフレーム19が耐酸化性金属又は耐酸化性
金属をメツキして形成されている場合にはペノトマウン
ト工程に先だってマウントフレームとリードフレームと
を重合させてもよい。
金属をメツキして形成されている場合にはペノトマウン
ト工程に先だってマウントフレームとリードフレームと
を重合させてもよい。
また2枚のフレーム14.19は互いに相対的に可動に
重合するようにしてもよいし、リードフレームI9上に
マウントフレーム14を重合してもよい。
重合するようにしてもよいし、リードフレームI9上に
マウントフレーム14を重合してもよい。
例えばリードフレームls上にペレットヲマウントした
マウントフレーム14を重合し、ワイヤボンディング時
に吊ピン13を押圧してアイランド部12をリード部1
7間に位置させるようにして、リード部17をガイドレ
ール(図示せず)との接触を良好にしてボンディング性
を良好にすることもできる。
マウントフレーム14を重合し、ワイヤボンディング時
に吊ピン13を押圧してアイランド部12をリード部1
7間に位置させるようにして、リード部17をガイドレ
ール(図示せず)との接触を良好にしてボンディング性
を良好にすることもできる。
また第9図リードフレームを用いる場合にはり−ドi1
7を直接半導体ペレット21を接続してもよい。
7を直接半導体ペレット21を接続してもよい。
光U文ピし
以上のように本発明によれば、ワイヤボンディング時に
リード部の酸化が防止され良好なボンディングができる
。
リード部の酸化が防止され良好なボンディングができる
。
また、マウントフレームは吊ピンを屈曲していないため
ガイドレールに対して密着し、半田を用いた接着では短
時間で半田を溶融でき、半田の拡がりを良好にできる他
、ワイヤボンディング性も良好にできる。
ガイドレールに対して密着し、半田を用いた接着では短
時間で半田を溶融でき、半田の拡がりを良好にできる他
、ワイヤボンディング性も良好にできる。
また樹脂を用いた接着ではマウントフレームとリードフ
レームとが別設されているため、ペレ。
レームとが別設されているため、ペレ。
トマウント時に接着剤がフレームのボンディング予定部
に付着することも防止できる。
に付着することも防止できる。
第1図及び第2図は本発明に用いられるフレームの部分
平面図、第3図乃至第6図は本発明を説明する要部側断
面図、第7図はマウントフレームの変形例を示す要部斜
視図、第8及び第9はリードフレームの変形例を示す要
部斜視図を示す。 11・・・第1の支持部材、12・・・アイランド部、
14・・・マウントフレーム、15・・・第2の支持部
材、17・・・リード部、13・・・リードフレーム、
21・・・半導体ペレット、25・・・樹脂。 第 図 第 図 第 図 第 図 第 廁 篇 ]コ 図 第 図 第 ]2 図 手続補正書(方式) 昭和63年11月1、 発明の名称 半導体装置の製造方法 並びに「図面の簡単な説明」の欄 6、補正の内容 (1)第2頁第17行の「橋絡」を「橋絡片」に訂正す
る。 (2)第2頁第18行の「〜を示す。」の後に改行して
「このリードフレームを用い、第1f図に示すようにア
イランド部3に接着材9を介して半導体ペレット6をマ
ウントし、第12図に示すように半導体ペレット6上の
電極とリード部5とを金属細線7にてワイアボンディン
グし、第13図に示すように半導体ペレ、トロを含む主
要部分を樹脂8にて被覆して、枠体1や橋絡片2などの
不要部分を切断除去し、個々の半導体装置を得ている。 」を挿入する。 (3)第9頁第1I行乃至第12行の「リート部17を
直接」を「直接リード部17と」に訂正する。 (4)第10頁第12の「第8及び第9は」を「第8図
は」に訂正する。 (5)第10頁第12行の「〜を示す。」の後に「第9
図はフレームの他の変形例を示す要部斜視図、第10図
は従来のリードフレームの要部平面図、第1I図乃至第
13図は第10図リードフレームを用いた半導体装置の
製造方法を示す要部断面図である。」を挿入する。
平面図、第3図乃至第6図は本発明を説明する要部側断
面図、第7図はマウントフレームの変形例を示す要部斜
視図、第8及び第9はリードフレームの変形例を示す要
部斜視図を示す。 11・・・第1の支持部材、12・・・アイランド部、
14・・・マウントフレーム、15・・・第2の支持部
材、17・・・リード部、13・・・リードフレーム、
21・・・半導体ペレット、25・・・樹脂。 第 図 第 図 第 図 第 図 第 廁 篇 ]コ 図 第 図 第 ]2 図 手続補正書(方式) 昭和63年11月1、 発明の名称 半導体装置の製造方法 並びに「図面の簡単な説明」の欄 6、補正の内容 (1)第2頁第17行の「橋絡」を「橋絡片」に訂正す
る。 (2)第2頁第18行の「〜を示す。」の後に改行して
「このリードフレームを用い、第1f図に示すようにア
イランド部3に接着材9を介して半導体ペレット6をマ
ウントし、第12図に示すように半導体ペレット6上の
電極とリード部5とを金属細線7にてワイアボンディン
グし、第13図に示すように半導体ペレ、トロを含む主
要部分を樹脂8にて被覆して、枠体1や橋絡片2などの
不要部分を切断除去し、個々の半導体装置を得ている。 」を挿入する。 (3)第9頁第1I行乃至第12行の「リート部17を
直接」を「直接リード部17と」に訂正する。 (4)第10頁第12の「第8及び第9は」を「第8図
は」に訂正する。 (5)第10頁第12行の「〜を示す。」の後に「第9
図はフレームの他の変形例を示す要部斜視図、第10図
は従来のリードフレームの要部平面図、第1I図乃至第
13図は第10図リードフレームを用いた半導体装置の
製造方法を示す要部断面図である。」を挿入する。
Claims (1)
- 半導体ペレットをマウントするアイランド部を所定の間
隔で配列し第1の支持部材に連結したマウントフレーム
と、複数本一組のリード部の一端を前記マウントフレー
ムのアイランド部位置に対応して配列し第2の支持部材
に連結したリードフレームとを用意し、マウントフレー
ムのマウント部に半導体ペレットをマウントする工程と
、マウントフレームとリードフレームとを重合する工程
と、半導体ペレット上の電極とリード部とを電気的に接
続する工程と、半導体ペレットを含む主要部分を樹脂に
て被覆する工程と、樹脂から露出した各フレームの不要
部分を切断除去する工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63189278A JPH0239462A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63189278A JPH0239462A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0239462A true JPH0239462A (ja) | 1990-02-08 |
Family
ID=16238641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63189278A Pending JPH0239462A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0239462A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0435057A (ja) * | 1990-05-31 | 1992-02-05 | Mitsui High Tec Inc | リードフレームの製造方法 |
JP2006049694A (ja) * | 2004-08-06 | 2006-02-16 | Freescale Semiconductor Inc | 二重ゲージ・リードフレーム |
-
1988
- 1988-07-28 JP JP63189278A patent/JPH0239462A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0435057A (ja) * | 1990-05-31 | 1992-02-05 | Mitsui High Tec Inc | リードフレームの製造方法 |
JP2006049694A (ja) * | 2004-08-06 | 2006-02-16 | Freescale Semiconductor Inc | 二重ゲージ・リードフレーム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
JPH0629147U (ja) | リード露出型半導体パッケージ | |
JPH0239462A (ja) | 半導体装置の製造方法 | |
JPS63258050A (ja) | 半導体装置 | |
JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
JP2851791B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
JPS60136248A (ja) | リ−ドフレ−ムの製造方法 | |
JPH0332048A (ja) | 半導体装置 | |
JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
JPH0864743A (ja) | リードフレームとこれを用いた半導体装置の製造方法 | |
JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
JPS63209152A (ja) | リ−ドフレ−ム | |
JP2513872Y2 (ja) | 半導体装置 | |
JPS63181358A (ja) | 半導体装置及びその製造方法 | |
JP3230318B2 (ja) | 半導体装置用リードフレーム | |
JP2561415Y2 (ja) | 半導体装置 | |
JPS61263248A (ja) | 樹脂封止型半導体装置の製造方法及びそれに使用するリ−ドフレ−ム | |
JPH08186217A (ja) | 半導体装置 | |
JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
JP2595908B2 (ja) | 半導体装置 | |
JPH0543477Y2 (ja) | ||
JPH01312859A (ja) | Dip型電子部品の製造方法 | |
JPH05243070A (ja) | 樹脂モールド電子部品及びその基板への装着方法 | |
JPS61168947A (ja) | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム |