JPH0236534A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0236534A JPH0236534A JP18560188A JP18560188A JPH0236534A JP H0236534 A JPH0236534 A JP H0236534A JP 18560188 A JP18560188 A JP 18560188A JP 18560188 A JP18560188 A JP 18560188A JP H0236534 A JPH0236534 A JP H0236534A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- gas
- stress
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 19
- 238000005530 etching Methods 0.000 abstract description 12
- 239000000203 mixture Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 24
- 230000000694 effects Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005489 elastic deformation Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000017260 vegetative to reproductive phase transition of meristem Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高集積、高信頼度の半導体装置に係り、特にそ
の配線構造に関する。
の配線構造に関する。
従来、半導体集積回路のＡｌ配線の断面加工形状につい
ては余り制御されておらず、はぼ長方形の断面形状にす
るのがよいとされていた。近年の加工技術の進歩により
、断面形状の制御がある程度可能になっており、インタ
ーナショナル エレクトロン デバイス ミーティング
５４頁から５７頁（１９８６年） （Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅ
ｅｔｉｎｇ ＰＰ、５４−５７ （１９８６） ）に報
告されているような、台形の断面を持たせた加工例も報
告され始めた。
ては余り制御されておらず、はぼ長方形の断面形状にす
るのがよいとされていた。近年の加工技術の進歩により
、断面形状の制御がある程度可能になっており、インタ
ーナショナル エレクトロン デバイス ミーティング
５４頁から５７頁（１９８６年） （Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅ
ｅｔｉｎｇ ＰＰ、５４−５７ （１９８６） ）に報
告されているような、台形の断面を持たせた加工例も報
告され始めた。
６ｊｆ述の報告では、層間絶縁膜を配線間のスペースに
埋込む際の埋込性を向上し、絶縁膜上の平坦度を改善す
るために、Ａｌ配線の側面が水平から７０度程度の角度
を持つような台形の断面形状に加工している。これは索
子製造プロセスを容易にする上で、大きな効果があると
思われるが、配線の信頼度上は長方形の断面を持つＡｌ
配線と大差ない。特に近年問題とされている機械的な応
力に起因した断線に対する改善効果はない６本発明の目
的は上記の応力起因の断線を防止し、高信頼度の半導体
装置を実現することである。
埋込む際の埋込性を向上し、絶縁膜上の平坦度を改善す
るために、Ａｌ配線の側面が水平から７０度程度の角度
を持つような台形の断面形状に加工している。これは索
子製造プロセスを容易にする上で、大きな効果があると
思われるが、配線の信頼度上は長方形の断面を持つＡｌ
配線と大差ない。特に近年問題とされている機械的な応
力に起因した断線に対する改善効果はない６本発明の目
的は上記の応力起因の断線を防止し、高信頼度の半導体
装置を実現することである。
上記の目的は、Ａｌ配線の形状、特に断面形状を制御し
、さらにＡｌ配線を覆う絶縁膜の構成も従来と変えるこ
とでＡｌ配線に生じる応力を低減し、これによって断線
不良率の低下、素子の高信頼度化を達成できる。
、さらにＡｌ配線を覆う絶縁膜の構成も従来と変えるこ
とでＡｌ配線に生じる応力を低減し、これによって断線
不良率の低下、素子の高信頼度化を達成できる。
すなわち、本発明においては、八〇もしくはＡｌ合金配
線とこれに接する絶縁膜とを有する半導体装置において
、上記配線の断面形状の少くとも一部が凹型もしくは凸
型となるように配線を形成する。
線とこれに接する絶縁膜とを有する半導体装置において
、上記配線の断面形状の少くとも一部が凹型もしくは凸
型となるように配線を形成する。
また、上記目的は、ＡｌもしくはＡｌ合金配線とこれに
接する絶縁膜とを有する半導体装置において、絶縁膜層
の少くとも一部がＡｌ配線を圧縮する方向に変形するよ
うな内部応力分布を有するように構成することによって
も達成される。
接する絶縁膜とを有する半導体装置において、絶縁膜層
の少くとも一部がＡｌ配線を圧縮する方向に変形するよ
うな内部応力分布を有するように構成することによって
も達成される。
Ａｌ配線が断線するのは配線に引張り応力が印加される
場合で、この応力はＡｌと基板Ｓ ］−１Ｓｊ、Ｏｚ等
の絶縁膜との熱膨張率差および絶縁膜の内部応力が主因
となって発生する。本発明はこれら２つの効果が相殺し
、実効的に大きな引張り応力が発生しないような配線と
絶縁膜の構成を有している。
場合で、この応力はＡｌと基板Ｓ ］−１Ｓｊ、Ｏｚ等
の絶縁膜との熱膨張率差および絶縁膜の内部応力が主因
となって発生する。本発明はこれら２つの効果が相殺し
、実効的に大きな引張り応力が発生しないような配線と
絶縁膜の構成を有している。
配線を覆う絶縁膜に内部応力が残存するように形成し、
内部応力による絶縁膜の弾性変形がＡｌ配線を圧縮する
方向に作用するようにする。ただ重線な弾性変形では変
形量（歪≦０．２％）が小さく、熱膨張率差によるＡｌ
１の歪（≦１％）を補償するまでには到らない。それが
可能になるのはＡｌ配線の断面が直線だけでなく、凸ま
たは凹型の曲線で構成される場合である。凸型の場合は
引張り応力を、凹型の場合は圧縮応力を持つ絶縁膜を用
いれば、絶縁膜の弾性変形量の数倍以上のＡｌの歪を補
償できることが、簡単な計算かられかる。以上により、
Ａｌ配線の断線が抑制され、素子の信頼度を向上させる
ことができる。
内部応力による絶縁膜の弾性変形がＡｌ配線を圧縮する
方向に作用するようにする。ただ重線な弾性変形では変
形量（歪≦０．２％）が小さく、熱膨張率差によるＡｌ
１の歪（≦１％）を補償するまでには到らない。それが
可能になるのはＡｌ配線の断面が直線だけでなく、凸ま
たは凹型の曲線で構成される場合である。凸型の場合は
引張り応力を、凹型の場合は圧縮応力を持つ絶縁膜を用
いれば、絶縁膜の弾性変形量の数倍以上のＡｌの歪を補
償できることが、簡単な計算かられかる。以上により、
Ａｌ配線の断線が抑制され、素子の信頼度を向上させる
ことができる。
実施例１
第１図に本発明の一実施例を示す。これは表面酸化膜（
ＳｉＯ２）２を形成したＳｉ基板１上に、Ａ Ｑ配線パ
ターン３を形成し、引き続いて絶縁膜４でＡｌ配線を被
覆したものである。Ａｌ配線の加工は通常のフォトレジ
ストマスクを用いてＣＨＣＱ ｓガスとＣＱｚガスとの
混合ガス中でエツチングを行ない、ＣＩ（ＣＱａガスの
割合をエツチングの進行と共に増加する（今回は０％か
ら約４０％まで変えた）ことによって、形成される側面
の傾斜を次第にゆるやかにし、凹形の形状にしたもので
ある。ガス組成等のエツチング条件を変えずに、一定の
傾斜角を持つ加工については従来技術の項で述べたよう
な例が知られている。しかしこの方法では２本実施例で
述べる凸型または凹型の表面を持つ配線を形成すること
はできない。
ＳｉＯ２）２を形成したＳｉ基板１上に、Ａ Ｑ配線パ
ターン３を形成し、引き続いて絶縁膜４でＡｌ配線を被
覆したものである。Ａｌ配線の加工は通常のフォトレジ
ストマスクを用いてＣＨＣＱ ｓガスとＣＱｚガスとの
混合ガス中でエツチングを行ない、ＣＩ（ＣＱａガスの
割合をエツチングの進行と共に増加する（今回は０％か
ら約４０％まで変えた）ことによって、形成される側面
の傾斜を次第にゆるやかにし、凹形の形状にしたもので
ある。ガス組成等のエツチング条件を変えずに、一定の
傾斜角を持つ加工については従来技術の項で述べたよう
な例が知られている。しかしこの方法では２本実施例で
述べる凸型または凹型の表面を持つ配線を形成すること
はできない。
そこで本実施例においてはエツチングの進行に伴ってエ
ツチング条件を次第に変化させる方法を導入した。ここ
に示したガス組成、流量だけでなくエツチング時の基板
バイアス量等を制御して変化させることによっても同等
の加工形状を得ることができる。絶縁膜４は圧縮応力を
持つプラズマＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法による窒化シリコン膜（
ｐ−３ｉＮと略記）で、上記応力は約０．３ＧＰａ
である。
ツチング条件を次第に変化させる方法を導入した。ここ
に示したガス組成、流量だけでなくエツチング時の基板
バイアス量等を制御して変化させることによっても同等
の加工形状を得ることができる。絶縁膜４は圧縮応力を
持つプラズマＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法による窒化シリコン膜（
ｐ−３ｉＮと略記）で、上記応力は約０．３ＧＰａ
である。
実施例２
第２図は本発明の他の実施例を示しており、前記第１図
の実施例における配線と同様の方法で作製できる。ただ
しＡｌ配線１３の加工の際、エツチングの進行と共にエ
ツチングガスの組成をＣＨＣＱ ｓガスの割合が減少す
るように変化させ（約６０％から０％まで変えた）、凸
型の側面を持つＡｌ配線１３を形成した。絶縁膜１４は
引張り応力を持つリンドープ酸化シリコン膜（Ｐｈｏｓ
ｐ。
の実施例における配線と同様の方法で作製できる。ただ
しＡｌ配線１３の加工の際、エツチングの進行と共にエ
ツチングガスの組成をＣＨＣＱ ｓガスの割合が減少す
るように変化させ（約６０％から０％まで変えた）、凸
型の側面を持つＡｌ配線１３を形成した。絶縁膜１４は
引張り応力を持つリンドープ酸化シリコン膜（Ｐｈｏｓ
ｐ。
−８ｉｌｉｃａｔｅ Ｇｌａｓｓ ： Ｐ Ｓ Ｇと略
記）で応力値は約０、ＩＧＰａである。
記）で応力値は約０、ＩＧＰａである。
第１図、第２図に示す構造の配線の信頼度を評価するた
め第３図、第４図に示す構造の配線を従来型の標準とし
て作製し、不良率（断線の発生率）を測定した結果を第
１表に示す、ここで、第１表に示した配線は、いずれも
Ａｌ−１％Ｓｉをスパッタリングによって蒸着したもの
で、その厚さは０．５μｍ、長さを１ｍとしたものであ
る。
め第３図、第４図に示す構造の配線を従来型の標準とし
て作製し、不良率（断線の発生率）を測定した結果を第
１表に示す、ここで、第１表に示した配線は、いずれも
Ａｌ−１％Ｓｉをスパッタリングによって蒸着したもの
で、その厚さは０．５μｍ、長さを１ｍとしたものであ
る。
本発明の構造である第１図（実施例１）および第２図（
実施例２）に示された配線は従来型の第３図（比較例１
）および第４図（比較例２）に示す断面形状の配線もの
に比べて不良率が１〜２桁低く、信頼度上十分高められ
たものであることがわかる。第１図および第２図で示す
形状だけでなく、いわゆるつづみ型もしくはたる型の形
状でも同様の効果が得られることはいうまでもない。
実施例２）に示された配線は従来型の第３図（比較例１
）および第４図（比較例２）に示す断面形状の配線もの
に比べて不良率が１〜２桁低く、信頼度上十分高められ
たものであることがわかる。第１図および第２図で示す
形状だけでなく、いわゆるつづみ型もしくはたる型の形
状でも同様の効果が得られることはいうまでもない。
なお、従来の湿式エツチング法でも第１図もしくは第４
図に示すような断面形状の配線が形成されている。ただ
この湿式エツチング法で形成できる配線は数μｍ以上と
幅の広いものであり、また次の実施例２でも述べるよう
な絶縁膜との組合せについて全く配慮されていない。
図に示すような断面形状の配線が形成されている。ただ
この湿式エツチング法で形成できる配線は数μｍ以上と
幅の広いものであり、また次の実施例２でも述べるよう
な絶縁膜との組合せについて全く配慮されていない。
実施例３
Ａｌ配線を覆う絶縁膜内に厚さ方向の応力分布を与える
と実施例１で述べたような高信頼化の効果はさらに著し
いものとなる。応力分布は絶縁膜が内部のＡｌ配線を圧
縮する方向に湾曲するように与える。すなわち、絶縁膜
内部で内側のＡａに近い領域では相対的に圧縮−Ａｌか
ら遠い領域では相対的に引張りになるようにする。絶＃
ｌｌ！膜全体としての応力の絶対値は実施例１および２
で述べたように、配線側面が凹型形状の場合は圧縮、凸
型形状の場合は引張りとなっているのが望ましい。
と実施例１で述べたような高信頼化の効果はさらに著し
いものとなる。応力分布は絶縁膜が内部のＡｌ配線を圧
縮する方向に湾曲するように与える。すなわち、絶縁膜
内部で内側のＡａに近い領域では相対的に圧縮−Ａｌか
ら遠い領域では相対的に引張りになるようにする。絶＃
ｌｌ！膜全体としての応力の絶対値は実施例１および２
で述べたように、配線側面が凹型形状の場合は圧縮、凸
型形状の場合は引張りとなっているのが望ましい。
また配線側面が平面の場合は絶縁膜全体としての応力は
ほぼ零となるのが良い。
ほぼ零となるのが良い。
絶縁膜内の応力に分布を与えるには、次の２種類の方法
が特に有用である。すなわち、内部応力の異なる２種類
以上の膜を積層する方法と、１種類の膜内で成膜条件（
ガス圧力１組成、温度等）を成膜の進行と共に変化させ
る方法とである。第２表には、積層法によって形成した
絶縁膜の場合について信頼度の測定結果を示した。試料
の配線部所面構造は第５図乃至第８図に示すとおりであ
る。第１表と比較して、さらに高信頼度化されているこ
とが明らかである。
が特に有用である。すなわち、内部応力の異なる２種類
以上の膜を積層する方法と、１種類の膜内で成膜条件（
ガス圧力１組成、温度等）を成膜の進行と共に変化させ
る方法とである。第２表には、積層法によって形成した
絶縁膜の場合について信頼度の測定結果を示した。試料
の配線部所面構造は第５図乃至第８図に示すとおりであ
る。第１表と比較して、さらに高信頼度化されているこ
とが明らかである。
ここで、上記の表において配線層はＡｆｌ−１％Ｓｉの
スパッタデポジション膜であり、厚さ０．５μｍ、長さ
１ｍとしたものである。また、絶縁膜は２層の積層構造
で第２表内の絶縁膜材料名に付した数字は第５乃至第８
図における符号に対応し、括弧内の数値は各絶縁の厚さ
である。また１本実施例においては積層の順序が重要で
あることも、第５図の例、第７図の例で膜材料の被着順
序を変更したものについて比較すれば明瞭である。すな
わち内部のＡｌ配線を圧縮する方向の変形を生じるよう
な内部応力分布を持たせることが重要である。
スパッタデポジション膜であり、厚さ０．５μｍ、長さ
１ｍとしたものである。また、絶縁膜は２層の積層構造
で第２表内の絶縁膜材料名に付した数字は第５乃至第８
図における符号に対応し、括弧内の数値は各絶縁の厚さ
である。また１本実施例においては積層の順序が重要で
あることも、第５図の例、第７図の例で膜材料の被着順
序を変更したものについて比較すれば明瞭である。すな
わち内部のＡｌ配線を圧縮する方向の変形を生じるよう
な内部応力分布を持たせることが重要である。
実施例４
第９図はＡｌＱ層配腺を形成した例である。第５図に示
したのと同じ工程で下層のＡｌ配線８３．２層構造の絶
縁膜層８４，８５を形成する。この上にＡｌに比べて弾
性定数の小さいＰＩＱ層８層上６らに再びｐ −Ｓ ｉ
Ｎ層８７を設ける。こ才しら２つの層は下層８３と上
層８９のＡｌの変形が互いに影響しにくくするものであ
り、層８７は必ずしもなくてもよい、その後、開孔部を
形成し選択ＣＶＤ法でＷプラグ８８を開孔部のみに埋込
んだ後、上層のＡｌ配線層８９を形成する。このＡ Ｑ
。
したのと同じ工程で下層のＡｌ配線８３．２層構造の絶
縁膜層８４，８５を形成する。この上にＡｌに比べて弾
性定数の小さいＰＩＱ層８層上６らに再びｐ −Ｓ ｉ
Ｎ層８７を設ける。こ才しら２つの層は下層８３と上
層８９のＡｌの変形が互いに影響しにくくするものであ
り、層８７は必ずしもなくてもよい、その後、開孔部を
形成し選択ＣＶＤ法でＷプラグ８８を開孔部のみに埋込
んだ後、上層のＡｌ配線層８９を形成する。このＡ Ｑ
。
配線をパターンニングした後、同様の２層構造の絶縁膜
９０および９１でＡｌ配線８８を覆う。
９０および９１でＡｌ配線８８を覆う。
ここで、上記構造の選択ＣＶＤ法によるＷプラグ８８を
設けずに開孔部を第２層のＡｌ合金層で接続してもよい
。ただこの場合は開孔部の深さをできるだけ浅くしたり
開花部側面を傾斜させたり、またできるだけ被覆性の良
いスパッタ条件を見出すなどして段差部の被覆率をあげ
るようにする必要が生じる。
設けずに開孔部を第２層のＡｌ合金層で接続してもよい
。ただこの場合は開孔部の深さをできるだけ浅くしたり
開花部側面を傾斜させたり、またできるだけ被覆性の良
いスパッタ条件を見出すなどして段差部の被覆率をあげ
るようにする必要が生じる。
第９図に示した実施例の構造の特徴は弾性定数がＡｌ配
線に比べて小さいＰＩＱ層８層上６いて、このＰＩＱ層
８層上６上部に積層した膜（絶縁膜およびＡｌ膜）の影
響が下層に及ぶのを防ぎ、各層（上層、下層）のＡｌ配
線が実施例１や２に示した方法で高信頼度化される効果
を最大に引き出している。この場合、ＰＩＱ層８層上６
けないか、若しくはその代りに他の弾性率の高い材料を
用いた場合、第１，２図、第５，６図に示した構造で得
られるほどの低い不良率にはできず、第１表。
線に比べて小さいＰＩＱ層８層上６いて、このＰＩＱ層
８層上６上部に積層した膜（絶縁膜およびＡｌ膜）の影
響が下層に及ぶのを防ぎ、各層（上層、下層）のＡｌ配
線が実施例１や２に示した方法で高信頼度化される効果
を最大に引き出している。この場合、ＰＩＱ層８層上６
けないか、若しくはその代りに他の弾性率の高い材料を
用いた場合、第１，２図、第５，６図に示した構造で得
られるほどの低い不良率にはできず、第１表。
第２表と同条件下で数％程度の断線率であった。
ＰＩＱ層８６を設けると１層配線の場合と同様に。
不良は発生しない。
以上、説明してきたように１本発明によれば、微細Ａｌ
配線を用いた、高信頼度の半導体装置を実現することが
できる。
配線を用いた、高信頼度の半導体装置を実現することが
できる。
第１図および第２図は本発明の一実施例の配線構造を示
す索子断面図、第３図および第４図は従来の配線構造の
素子断面図、第５図乃至第９図は本発明の他の実施例の
配線構造を示す素子断面図不 ５ 図 電 ６ 図 第７図 不 ８ 図 ４１．５／、 、（／、 ７／ ４２．５２．６２，７２ ８、５３．６３．７３ ４４．５６． ｉｔ、 ７４ ４５、５５．１５．７５ ＪＪＬ ゑ６ｉ酸Ｉ乙屓帽 剛判！ＰＪ絃積 り１イ則達１ジ遁喝費ノー町 ｌＬｌ盾乙廖り 第４ ＰＳ（ｘＰＩｌ
す索子断面図、第３図および第４図は従来の配線構造の
素子断面図、第５図乃至第９図は本発明の他の実施例の
配線構造を示す素子断面図不 ５ 図 電 ６ 図 第７図 不 ８ 図 ４１．５／、 、（／、 ７／ ４２．５２．６２，７２ ８、５３．６３．７３ ４４．５６． ｉｔ、 ７４ ４５、５５．１５．７５ ＪＪＬ ゑ６ｉ酸Ｉ乙屓帽 剛判！ＰＪ絃積 り１イ則達１ジ遁喝費ノー町 ｌＬｌ盾乙廖り 第４ ＰＳ（ｘＰＩｌ
Claims (1)
- 【特許請求の範囲】 １、ＡｌもしくはＡｌ合金配線とこれに接する絶縁膜と
を有する半導体装置において、上記配線の断面外形の少
くとも一部が凹型若しくは凸型となつていることを特徴
とする半導体装置。 ２、ＡｌもしくはＡｌ合金配線とこれに接する絶縁膜と
を有する半導体装置において、絶縁膜層の少くとも一部
がＡｌ配線を圧縮する方向に変形するような内部応力分
布を有することを特徴とする半導体装置。 ３、絶縁膜が少くとも２層以上の層状構造を成し、内側
もしくは下層のＡｌ配線と接しない層を構成する絶縁膜
の弾性定数がＡｌ配線のそれと同程度以下であることを
特徴とする特許請求の範囲第２項記載の半導体装置。 ４、絶縁膜が少くとも３層以上の層状構造を成し、最外
（上）層を構成する絶縁膜の弾性定数がＡｌ配線のそれ
に比べて大きいことを特徴とする特許請求の範囲第３項
記載の半導体装置。 ５、ＡｌもしくはＡｌ合金配線とこれに接する絶縁膜と
を有する半導体装置において、上記配線の断面外形の少
くとも一部が凹型若しくは凸型となつていることを特徴
とする特許請求の範囲第２項乃至第４項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18560188A JPH0236534A (ja) | 1988-07-27 | 1988-07-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18560188A JPH0236534A (ja) | 1988-07-27 | 1988-07-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0236534A true JPH0236534A (ja) | 1990-02-06 |
Family
ID=16173656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18560188A Pending JPH0236534A (ja) | 1988-07-27 | 1988-07-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236534A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110183269A1 (en) * | 2010-01-25 | 2011-07-28 | Hongbin Zhu | Methods Of Forming Patterns, And Methods For Trimming Photoresist Features |
| JP2013131569A (ja) * | 2011-12-20 | 2013-07-04 | Toyota Motor Corp | 半導体装置 |
-
1988
- 1988-07-27 JP JP18560188A patent/JPH0236534A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110183269A1 (en) * | 2010-01-25 | 2011-07-28 | Hongbin Zhu | Methods Of Forming Patterns, And Methods For Trimming Photoresist Features |
| JP2013131569A (ja) * | 2011-12-20 | 2013-07-04 | Toyota Motor Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41980E1 (en) | Semiconductor interconnect formed over an insulation and having moisture resistant material | |
| JPS595629A (ja) | 二重層表面安定化方法 | |
| JPH084109B2 (ja) | 半導体装置およびその製造方法 | |
| US5795825A (en) | Connection layer forming method | |
| JPH0236534A (ja) | 半導体装置 | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| US6086947A (en) | Method of depositing materials on a wafer to eliminate the effect of cracks in the deposition | |
| US10297562B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPH07122635A (ja) | 半導体装置およびその製造方法 | |
| JPH05102326A (ja) | 半導体装置 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPS63164344A (ja) | 半導体装置 | |
| JPS5893254A (ja) | 半導体装置の製造方法 | |
| KR100420178B1 (ko) | 반도체 금속 박막 형성 방법 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| KR100953345B1 (ko) | 반도체 소자 제조 방법 | |
| KR0171990B1 (ko) | 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPH0122984B2 (ja) | ||
| JPH05175348A (ja) | 半導体装置の製造方法 | |
| KR20010029919A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05109909A (ja) | 半導体装置 | |
| JPH0423454A (ja) | 半導体装置の配線構造 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH05211142A (ja) | 半導体装置 |