JPH0235340B2 - - Google Patents
Info
- Publication number
- JPH0235340B2 JPH0235340B2 JP56012576A JP1257681A JPH0235340B2 JP H0235340 B2 JPH0235340 B2 JP H0235340B2 JP 56012576 A JP56012576 A JP 56012576A JP 1257681 A JP1257681 A JP 1257681A JP H0235340 B2 JPH0235340 B2 JP H0235340B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- storage device
- failure
- failure detection
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 68
- 238000012795 verification Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
本発明は、障害ユニツト切離し検出方式、特に
記憶領域が複数のメモリ・ユニツトに区分して構
成される記憶装置内で各メモリ・ユニツトに共通
にいわば単一のユニツト障害検出部をもうけると
共にアクセス側装置側に記憶装置障害検出部をも
うけ、各メモリ・ユニツトが時間的にシリヤルに
アクセスされる点に着目して、各メモリ・ユニツ
トの個別の障害を検出して切離しを行ない得るよ
うにした障害ユニツト切離し検出方式に関するも
のである。
記憶領域が複数のメモリ・ユニツトに区分して構
成される記憶装置内で各メモリ・ユニツトに共通
にいわば単一のユニツト障害検出部をもうけると
共にアクセス側装置側に記憶装置障害検出部をも
うけ、各メモリ・ユニツトが時間的にシリヤルに
アクセスされる点に着目して、各メモリ・ユニツ
トの個別の障害を検出して切離しを行ない得るよ
うにした障害ユニツト切離し検出方式に関するも
のである。
データ処理システムにおいては、(i)システムを
障害発生前の状態に戻すために必要な情報を抽出
しつつ処理を進め、障害発生時に上記情報をもと
にして再試行を行なうようにされ、(ii)当該障害が
固定障害であつてシステム内の特定の資源に起因
している場合には、当該資源をシステムから切離
して、代替手段を用いてあるいはシステム資源の
縮少をはかつて続行処理を行なうようにされる。
障害発生前の状態に戻すために必要な情報を抽出
しつつ処理を進め、障害発生時に上記情報をもと
にして再試行を行なうようにされ、(ii)当該障害が
固定障害であつてシステム内の特定の資源に起因
している場合には、当該資源をシステムから切離
して、代替手段を用いてあるいはシステム資源の
縮少をはかつて続行処理を行なうようにされる。
上記の如き処理特に後者の処理を行なうに当つ
ては、個々の資源に起因する障害を特定すること
が不可欠であるが、記憶装置についてみると、最
近１つの装置当りの記憶容量当りの記憶容量が
益々増大ししたがつて装置に搭載されるメモリ・
ユニツトの個数が増大していることから、個々の
メモリ・ユニツト対応に障害検出手段をもうける
ことは実用的でなくまた個々の障害検出手段によ
る検出結果を収集するインタフエースが大とな
る。
ては、個々の資源に起因する障害を特定すること
が不可欠であるが、記憶装置についてみると、最
近１つの装置当りの記憶容量当りの記憶容量が
益々増大ししたがつて装置に搭載されるメモリ・
ユニツトの個数が増大していることから、個々の
メモリ・ユニツト対応に障害検出手段をもうける
ことは実用的でなくまた個々の障害検出手段によ
る検出結果を収集するインタフエースが大とな
る。
本発明は、上記の点を解決することを目的とし
ており、上記メモリ・ユニツトに対するアクセス
がいわば時間的にシリヤルに行なわれる点に着目
して、少ないハードウエア構成によつて、個々の
メモリ・ユニツトにおける障害を抽出できるよう
にすることを目的としている。そしてそのため、
本発明の障害ユニツト切離し検出方式は、記憶領
域が複数のメモリ・ユニツトに区分して構成され
る記憶装置、および該記憶装置に対するアクセス
を行なうアクセス側装置をそなえ、上記記憶装置
と上記アクセス側装置とがバスを介して連繋され
るデータ処理システムにおいて、 上記複数のメモリ・ユニツトからの夫々の読出
しデータが上記記憶装置内で共通に乗るバス上に
各ユニツトに共通なユニツト障害検出部をもうけ
ると共に、 上記読出しデータが上記バスを介して転送され
てくる上記アクセス側装置内に記憶装置障害検出
部と、 上記ユニツト障害検出部からの障害検出結果と
上記記憶装置障害検出部からの障害検出結果とを
照合する照合回路とをもうけ、 上記ユニツト障害検出部による障害検出結果を
上記アクセス側装置側に転送した上で当該検出結
果と上記記憶装置障害検出部による障害検出結果
とを上記照合回路において照合するよう構成し
て、 上記各メモリ・ユニツト単位での障害を識別す
るようにした ことを特徴としている。以下図面を参照しつつ説
明する。
ており、上記メモリ・ユニツトに対するアクセス
がいわば時間的にシリヤルに行なわれる点に着目
して、少ないハードウエア構成によつて、個々の
メモリ・ユニツトにおける障害を抽出できるよう
にすることを目的としている。そしてそのため、
本発明の障害ユニツト切離し検出方式は、記憶領
域が複数のメモリ・ユニツトに区分して構成され
る記憶装置、および該記憶装置に対するアクセス
を行なうアクセス側装置をそなえ、上記記憶装置
と上記アクセス側装置とがバスを介して連繋され
るデータ処理システムにおいて、 上記複数のメモリ・ユニツトからの夫々の読出
しデータが上記記憶装置内で共通に乗るバス上に
各ユニツトに共通なユニツト障害検出部をもうけ
ると共に、 上記読出しデータが上記バスを介して転送され
てくる上記アクセス側装置内に記憶装置障害検出
部と、 上記ユニツト障害検出部からの障害検出結果と
上記記憶装置障害検出部からの障害検出結果とを
照合する照合回路とをもうけ、 上記ユニツト障害検出部による障害検出結果を
上記アクセス側装置側に転送した上で当該検出結
果と上記記憶装置障害検出部による障害検出結果
とを上記照合回路において照合するよう構成し
て、 上記各メモリ・ユニツト単位での障害を識別す
るようにした ことを特徴としている。以下図面を参照しつつ説
明する。
図は本発明の一実施例構成を示す。図中の符号
１はアクセス側装置、２Ａないし２Ｎは夫々記憶
装置、２Ａ０ないし２Anおよび２Ｎ０ないし
2Nnは夫々メモリ・ユニツト、３Ａないし３Ｎは
夫々レジスタ、４Ａないし４Ｎは夫々エラー検出
部、５Ａないし５Ｎは夫々２ビツト・エラー検出
部、６Ａないし６Ｎは夫々記憶装置内データ・バ
ス、７Ａないし７Ｎは夫々連繋バス、８Ａないし
８Ｎは夫々信号線、９はメモリ・アクセス・キユ
ーであつてアクセス側装置１においてメモリをア
クセスした順序をキユーの形で保持しているも
の、１０Ａないし１０Ｎは夫々レジスタ、１１Ａ
ないし１１Ｎは夫々障害結果情報受信レジスタ、
１２Ａないし１２Ｎは夫々２ビツト・エラー検出
情報受信レジスタ、１３はアクセス側装置内デー
タ・バス、１４はエラー検出部、１５は２ビツ
ト・エラー検出部、１６は１ビツト・エラー訂正
回路、１７は照合回路を夫々表わしている。
１はアクセス側装置、２Ａないし２Ｎは夫々記憶
装置、２Ａ０ないし２Anおよび２Ｎ０ないし
2Nnは夫々メモリ・ユニツト、３Ａないし３Ｎは
夫々レジスタ、４Ａないし４Ｎは夫々エラー検出
部、５Ａないし５Ｎは夫々２ビツト・エラー検出
部、６Ａないし６Ｎは夫々記憶装置内データ・バ
ス、７Ａないし７Ｎは夫々連繋バス、８Ａないし
８Ｎは夫々信号線、９はメモリ・アクセス・キユ
ーであつてアクセス側装置１においてメモリをア
クセスした順序をキユーの形で保持しているも
の、１０Ａないし１０Ｎは夫々レジスタ、１１Ａ
ないし１１Ｎは夫々障害結果情報受信レジスタ、
１２Ａないし１２Ｎは夫々２ビツト・エラー検出
情報受信レジスタ、１３はアクセス側装置内デー
タ・バス、１４はエラー検出部、１５は２ビツ
ト・エラー検出部、１６は１ビツト・エラー訂正
回路、１７は照合回路を夫々表わしている。
メモリ読出しアクセスに当つて、アクセス側装
置は、アドレス情報にもとづいて記憶装置２Ａな
いし２Ｎのいずれに対するものかによつて対応す
る記憶装置に対して読出しアクセス要求を発し、
アドレス情報を送出する。そして、このときアク
セスを行なつた旨をキユー９に格納する。このよ
うなアクセス要求はバス７や６において許される
範囲で時間的にシリヤルに行なつてゆく。
置は、アドレス情報にもとづいて記憶装置２Ａな
いし２Ｎのいずれに対するものかによつて対応す
る記憶装置に対して読出しアクセス要求を発し、
アドレス情報を送出する。そして、このときアク
セスを行なつた旨をキユー９に格納する。このよ
うなアクセス要求はバス７や６において許される
範囲で時間的にシリヤルに行なつてゆく。
例えば記憶装置２Ａに対するアクセスである場
合、当該記憶装置２Ａにおいては、アドレス情報
に対応したメモリ・ユニツト例えば＃０ユニツト
２Ａ０に対して読出しアクセスが行なわれて当該
＃０ユニツト２Ａ０からの読出しデータがレジス
タ３Ａにセツトされてアクセス側装置１に転送さ
れる。このときバス６Ａ上の当該読出しデータに
ついてエラー検出部４Ａにおいてエラー・チエツ
クが行なわれる。そしてエラー・チエツクの結果
は、信号線８Ａを介してアクセス側装置１に通知
される。言うまでもなく記憶装置２に格納されて
いる情報には例えば１ビツト訂正・２ビツト検出
用のエラー訂正コードが附与されており、２ビツ
ト・エラーが生じている場合には２ビツト・エラ
ー検出部５Ａにおいて検出し、この旨を特別にア
クセス側装置１に通知する。
合、当該記憶装置２Ａにおいては、アドレス情報
に対応したメモリ・ユニツト例えば＃０ユニツト
２Ａ０に対して読出しアクセスが行なわれて当該
＃０ユニツト２Ａ０からの読出しデータがレジス
タ３Ａにセツトされてアクセス側装置１に転送さ
れる。このときバス６Ａ上の当該読出しデータに
ついてエラー検出部４Ａにおいてエラー・チエツ
クが行なわれる。そしてエラー・チエツクの結果
は、信号線８Ａを介してアクセス側装置１に通知
される。言うまでもなく記憶装置２に格納されて
いる情報には例えば１ビツト訂正・２ビツト検出
用のエラー訂正コードが附与されており、２ビツ
ト・エラーが生じている場合には２ビツト・エラ
ー検出部５Ａにおいて検出し、この旨を特別にア
クセス側装置１に通知する。
アクセス側装置１においては、記憶装置２Ａか
らの読出しデータはレジスタ１０Ａにセツトさ
れ、エラー検出部１４および１５によつてチエツ
クされる。このとき周知の如く、メモリ・アクセ
ス・キユー９から対応する＃０ユニツト２Ａ０に
対するアクセスに関する情報が出力され、レジス
タ１０Ａの内容がユニツト２Ａ０に対するアクセ
スであることを知ることができる。
らの読出しデータはレジスタ１０Ａにセツトさ
れ、エラー検出部１４および１５によつてチエツ
クされる。このとき周知の如く、メモリ・アクセ
ス・キユー９から対応する＃０ユニツト２Ａ０に
対するアクセスに関する情報が出力され、レジス
タ１０Ａの内容がユニツト２Ａ０に対するアクセ
スであることを知ることができる。
エラー検出部１４および１５による検出結果
は、照合回路１７において、レジスタ１１Ａおよ
び１２Ａの内容を照合される。また仮に１ビツ
ト・エラーが生じていたとすると、１ビツト・エ
ラー訂正回路１６によつてエラー訂正が行なわれ
る。
は、照合回路１７において、レジスタ１１Ａおよ
び１２Ａの内容を照合される。また仮に１ビツ
ト・エラーが生じていたとすると、１ビツト・エ
ラー訂正回路１６によつてエラー訂正が行なわれ
る。
上記２ビツト・エラー検出部５Ａにおいて２ビ
ツト・エラーを検出した場合にはエラーとしての
処理がなされるべきであり、レジスタ１２Ａに２
ビツト・エラーが通知された場合、アクセス側装
置１においては、２ビツト・エラー検出部１５に
よる２ビツト・エラー検出を待つことなく、直ち
にエラー処理に入るようにされる。
ツト・エラーを検出した場合にはエラーとしての
処理がなされるべきであり、レジスタ１２Ａに２
ビツト・エラーが通知された場合、アクセス側装
置１においては、２ビツト・エラー検出部１５に
よる２ビツト・エラー検出を待つことなく、直ち
にエラー処理に入るようにされる。
上記の如く次々と読出しアクセスが行なわれる
が、照合回路１７による照合結果に応じて、装置
内単一障害を考えると次の事柄を判定することが
可能となる。即ち、 (A) 例えばメモリ・ユニツト２Ａ０に対する読出
しアクセス時に、検出部４Ａの検出結果が「エ
ラーなし」でありかつ検出部１４の検出結果が
「エラーなし」である場合、読出し処理結果に
エラーがなくかつ７Ａにエラーがなくかつ各検
出部にエラーがないとして処理する。
が、照合回路１７による照合結果に応じて、装置
内単一障害を考えると次の事柄を判定することが
可能となる。即ち、 (A) 例えばメモリ・ユニツト２Ａ０に対する読出
しアクセス時に、検出部４Ａの検出結果が「エ
ラーなし」でありかつ検出部１４の検出結果が
「エラーなし」である場合、読出し処理結果に
エラーがなくかつ７Ａにエラーがなくかつ各検
出部にエラーがないとして処理する。
(B) 例えばメモリ・ユニツト２Ａ０に対する読出
しアクセス時に、検出部４Ａの検出結果が「エ
ラーであり」でありかつ検出部１４の検出結果
が「エラーなし」である場合、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいても同じ結果であれば、
検出部４Ａまたは１４またはバス７Ａ、レジ
スタ３Ａ，１０Ａにおける障害であるとして
処理し、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
として処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
として処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて同じ結果であれば、検
出部４Ａまたは１４における障害であるとし
て処理する。
しアクセス時に、検出部４Ａの検出結果が「エ
ラーであり」でありかつ検出部１４の検出結果
が「エラーなし」である場合、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいても同じ結果であれば、
検出部４Ａまたは１４またはバス７Ａ、レジ
スタ３Ａ，１０Ａにおける障害であるとして
処理し、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
として処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
として処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて同じ結果であれば、検
出部４Ａまたは１４における障害であるとし
て処理する。
(C) 例えばメモリ・ユニツト２Ａ０に対する読出
しアクセス時に、検出部４Ａの検出結果が「エ
ラーなし」でありかつ検出部１４の検出結果が
「エラーあり」であつた場合、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいても同じ結果であれば、
検出部４Ａまたは１４またはバス７Ａ、レジ
スタ３Ａ，１０Ａにおける障害であるとして
処理し、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
として処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
かバス７Ａ、レジスタ３Ａ，１０Ａにおける
障害であつたとして処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて同じ結果であれば、検
出部４Ａ，５Ａまたは１４，１５における障
害であるとして処理する。
しアクセス時に、検出部４Ａの検出結果が「エ
ラーなし」でありかつ検出部１４の検出結果が
「エラーあり」であつた場合、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいても同じ結果であれば、
検出部４Ａまたは１４またはバス７Ａ、レジ
スタ３Ａ，１０Ａにおける障害であるとして
処理し、 ） 他のメモリ・ユニツト例えば２Anに対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
として処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて異なる結果であれば、
＃０メモリ・ユニツトにおける障害であつた
かバス７Ａ、レジスタ３Ａ，１０Ａにおける
障害であつたとして処理し、 ） 他のメモリ・ユニツト例えば２Ｎ０に対
するアクセスにおいて同じ結果であれば、検
出部４Ａ，５Ａまたは１４，１５における障
害であるとして処理する。
(D) 例えばメモリ・ユニツト２Ａ０に対する読出
しアクセス時に、検出部４Ａの検出結果が「エ
ラーあり」でありかつ検出部１４の検出結果が
「エラーあり」であつた場合、＃０メモリ・ユ
ニツト２Ａ０における障害であつたとして処理
する。
しアクセス時に、検出部４Ａの検出結果が「エ
ラーあり」でありかつ検出部１４の検出結果が
「エラーあり」であつた場合、＃０メモリ・ユ
ニツト２Ａ０における障害であつたとして処理
する。
以上説明した如く、本発明によれば、上記状態
(D)にとづいて、個々のユニツトにおける障害を抽
出することができ、当該ユニツトの切離しを簡単
な構成にもとづいて行なうことが可能となる。
(D)にとづいて、個々のユニツトにおける障害を抽
出することができ、当該ユニツトの切離しを簡単
な構成にもとづいて行なうことが可能となる。
図は本発明の一実施例構成を示す。
図中、１はアクセス側装置、２は記憶装置、２
Ａ０ないし２Nnは夫々メモリ・ユニツト、４，
５は夫々エラー検出部、７はバス、１４，１５は
夫々エラー検出部、１６は１ビツト・エラー訂正
回路、１７は照合回路を表わす。
Ａ０ないし２Nnは夫々メモリ・ユニツト、４，
５は夫々エラー検出部、７はバス、１４，１５は
夫々エラー検出部、１６は１ビツト・エラー訂正
回路、１７は照合回路を表わす。
Claims (1)
- 【特許請求の範囲】 １ 記憶領域が複数のメモリ・ユニツトに区分し
て構成される記憶装置、および該記憶装置に対す
るアクセスを行なうアクセス側装置をそなえ、上
記記憶装置と上記アクセス側装置とがバスを介し
て連繋されるデータ処理システムにおいて、 上記複数のメモリ・ユニツトからの夫々の読出
しデータが上記記憶装置内で共通に乗るバス上に
各ユニツトに共通なユニツト障害検出部をもうけ
ると共に、 上記読出しデータが上記バスを介して転送され
てくる上記アクセス側装置内に記憶装置障害検出
部と、 上記ユニツト障害検出部からの障害検出結果と
上記記憶装置障害検出部からの障害検出結果とを
照合する照合回路とをもうけ、 上記ユニツト障害検出部による障害検出結果を
上記アクセス側装置側に転送した上で当該検出結
果と上記記憶装置障害検出部による障害検出結果
とを上記照合回路において照合するよう構成し
て、 上記各メモリ・ユニツト単位での障害を識別す
るようにした ことを特徴とする障害ユニツト切離し検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012576A JPS57127998A (en) | 1981-01-30 | 1981-01-30 | Detection system for disconnection of failed unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56012576A JPS57127998A (en) | 1981-01-30 | 1981-01-30 | Detection system for disconnection of failed unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57127998A JPS57127998A (en) | 1982-08-09 |
| JPH0235340B2 true JPH0235340B2 (ja) | 1990-08-09 |
Family
ID=11809179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56012576A Granted JPS57127998A (en) | 1981-01-30 | 1981-01-30 | Detection system for disconnection of failed unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57127998A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432358A (en) * | 1987-07-29 | 1989-02-02 | Nec Corp | Fault processing system |
| JP4582078B2 (ja) * | 2006-10-18 | 2010-11-17 | Ｔｄｋ株式会社 | メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
-
1981
- 1981-01-30 JP JP56012576A patent/JPS57127998A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57127998A (en) | 1982-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6523140B1 (en) | Computer system error recovery and fault isolation | |
| US20240012775A1 (en) | Multi-chip interconnection system and method thereof | |
| CN1035573C (zh) | 微处理器总线接口协议分析器 | |
| US20060212749A1 (en) | Failure communication method | |
| JPH0235340B2 (ja) | ||
| US6795938B2 (en) | Memory access controller with response faking | |
| JPS6097450A (ja) | 不良メモリカ−ド検出方法 | |
| JPH022747A (ja) | 回収フレーム認識装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JP2645021B2 (ja) | バス異常検査システム | |
| JPS6089993A (ja) | プリント基板の異常検出方法 | |
| JPH04329461A (ja) | 障害処理方式 | |
| JPS6027054B2 (ja) | 入出力制御方式 | |
| JPS61100843A (ja) | バスデ−タ抽出診断方式 | |
| JP2513399B2 (ja) | 調停回路障害検出方式 | |
| JPS6156818B2 (ja) | ||
| JPH07152497A (ja) | ディスク制御装置 | |
| JPH02105235A (ja) | 障害情報収集装置 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JPH01224852A (ja) | バス障害検出方式 | |
| JPS61208134A (ja) | 情報処理装置におけるエラ−検出方式 | |
| JPH06266629A (ja) | バス変換装置 | |
| JPS63165930A (ja) | エラ−検査装置 | |
| JPH01277951A (ja) | データ転送装置 |