JPH0232834B2 - - Google Patents

Info

Publication number
JPH0232834B2
JPH0232834B2 JP53062700A JP6270078A JPH0232834B2 JP H0232834 B2 JPH0232834 B2 JP H0232834B2 JP 53062700 A JP53062700 A JP 53062700A JP 6270078 A JP6270078 A JP 6270078A JP H0232834 B2 JPH0232834 B2 JP H0232834B2
Authority
JP
Japan
Prior art keywords
signal
circuit
video signal
field
reproduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP53062700A
Other languages
English (en)
Other versions
JPS54153518A (en
Inventor
Mitsushige Tadami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6270078A priority Critical patent/JPS54153518A/ja
Priority to AU45587/79A priority patent/AU523619B2/en
Priority to GB7912121A priority patent/GB2019158B/en
Priority to FR7908847A priority patent/FR2422304B1/fr
Priority to DE19792914022 priority patent/DE2914022A1/de
Priority to CA325,081A priority patent/CA1128647A/en
Priority to MX10076579U priority patent/MX4613E/es
Priority to BR7902160A priority patent/BR7902160A/pt
Priority to IT21660/79A priority patent/IT1112326B/it
Priority to AT0264279A priority patent/AT379482B/de
Priority to NL7902787A priority patent/NL7902787A/xx
Priority to US06/028,597 priority patent/US4251830A/en
Publication of JPS54153518A publication Critical patent/JPS54153518A/ja
Publication of JPH0232834B2 publication Critical patent/JPH0232834B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は、VTRの如く飛び越し走査方式のカ
ラー映像信号、例えばNTSC方式のカラー映像信
号が1フイールドの信号につき1本の記録トラツ
クを形成する如く記録された記録媒体の任意の記
録トラツクを選択して、再生手段により任意回数
再生して再生映像信号を得るようにした映像信号
再生装置に適用して好適な時間軸誤差補正装置に
関する。
現行のVTRでは、回転磁気ヘツドを有する磁
気テープ案内ドラムに第1図に示す如き磁気テー
プTPを巻付ける如く案内走行せしめて、磁気テ
ープTPの長手方向に対し例えば斜めに記録トラ
ツクRTが形成される如く1フイールドの信号に
つき1本の記録トラツクを形成する如く記録する
を普通としている。この記録トラツクRTには図
示の如く第1〜第4フイールドF1〜F4のフイー
ルド信号を夫々順次記録する。Faは第1フレー
ムを、Fbは第2フレームを示し、夫々第1及び
第2フイールドF1,F2並びに第3及び第4フイ
ールドF3,F4から成つている。
このように映像信号が記録された磁気テープ
TPを再生して時間軸誤差補正装置に供給する場
合、ノーマル再生の場合は磁気テープTPを所定
の速度で走行せしめて回転磁気ヘツドによつて記
録トラツクRTを順次再生して行くので問題はな
いが、スロー再生、スチル再生、高速再生等の変
則モード再生の場合には、同じ記録トラツクが2
回以上繰り返し再生されたりあるいは各記録トラ
ツクRTが1つ置きとか2つ置きに走査されつつ
再生される場合がある。このような変則モード再
生の場合には、映像信号の1フイールドの再生に
於て回転磁気ヘツドが必ずしも同じ記録トラツク
RTのみを走査しないで隣りの記録トラツクRT
に跨つて走査する場合があり、その場合にはクロ
ストークやガードバンドノイズが生じる。
そこでこのような変則モード再生を行うVTR
では、種々の手段によつて、回転磁気ヘツドが隣
りの記録トラツクを走査せずに所望の記録トラツ
クのみを走査するようになされている。第2図は
その一手段を示す図であつて、1は例えば1対の
回転磁気ヘツドの一方の回転磁気ヘツドであり、
3はこの回転磁気ヘツド1の取付けられる回転基
体である。そしてこの回転磁気ヘツド1を電歪素
子例えばバイモルフ2に取付け、このバイモルフ
2を回転基体3に取付け、このバイモルフ2に制
御信号を供給して、変則モード再生の場合にはこ
のバイモルフ2を上下何れかの方向に彎曲させ
て、回転磁気ヘツド1の記録トラツクに対するト
ラツキングが確実に行われるようにしている。
ところで、NTSC方式のカラーテレビジヨン信
号(カラー映像信号)は第3図に示す如く奇数フ
イールドと偶数フイールドの間では、垂直同期信
号を基準として、水平同期信号が0.5H(Hは水平
周期を示す)ずれているので、上述の変則モード
再生の場合に奇数フイールドと偶数フイールドと
が交互に再生されない場合には、たとえ再生カラ
ー映像信号の合成同期信号を時間軸誤差補正装置
を通して基準合成同期信号に合せて置換したとし
ても、再生画面に於いては画像の上下移動が生じ
てしまう。映像信号が白黒映像信号の場合には、
このように奇数フイールド及び偶数フイールドに
於いて映像信号の垂直方向の振動のみが問題であ
るが、カラー映像信号の場合にはこの上に更に各
フイールドに於ける色副搬送波信号の位相が異な
り、これを考慮とするとカラー映像信号の場合は
4フイールド、即ち2フレームの周期をもつて映
像信号の性質が繰り返される。
即ち、色副搬送波信号を同じフイールドに於い
て考えると、ある信号及びその信号と1水平周期
位相を異にする信号間ではその位相が逆位相であ
る。又、第1フイールドF1と第2フイールドF2
とで比較すると、画面の垂直方向に於ける対応す
る位置に応じた色副搬送波信号の位相は互に逆位
相であり、第2フイールドF2と第3フイールド
F3とでは同位相であり、更に第3フイールドF3
と第4フイールドF4とでは逆位相である。従つ
てカラー映像信号の変則モード再生の場合には、
この第1〜第4フイールドF1〜F4の順序が狂う
と、画面の上下移動に加えて画面にカラー妨害が
顕著に生ずる虞がある。
斯くして本発明の目的は、入力映像信号のフイ
ールドの奇偶が基準同期信号のフイールドの奇偶
に一致していなくても、再生画面に於ける映像の
上下移動のない時間軸誤差補正装置を提案せんと
するものである。
以下に図面を参照して本発明の実施例を説明す
るが、先ず第4図を参照して全体の構成を説明す
る。第4図においてTKは時間軸誤差補正装置を
全体として示し、之に加えてヘリカルスキヤン形
のVTRの再生回路PKの一部が示されている。
VTRの記録方式としては、ダイレクトクロマ記
録の場合、ヘテロダインクロマ記録の場合及び白
黒信号記録の場合を考えることが出来、いずれの
場合でも磁気テープTPに形成された傾斜記録ト
ラツクを回転磁気ヘツド1が走査することによ
り、再生されたFM映像信号がプリアンプ4に供
給される。この場合回転磁気ヘツド1は先に述べ
たようにバイモルフ2に取り付けられオートトラ
ツキング動作が行なわれることになるが、ここで
はその詳細は省略する。更に、通常映像信号は
FM記録されているので、このFM映像信号が
FM復調回路5に供給されることによつて復調さ
れて再生映像信号が得られるのであるが、VTR
がヘテロダインクロマ記録方式を採用している場
合にはFM復調回路5は通常行なわれている複合
映像信号を再合成する回路を含む。更にVTRの
再生回路PKにはFM映像信号の段階でドロツプ
アウトを検出するドロツプアウト検出回路6が設
けられている。従つて本実施例においては、
VTRより本発明の時間軸誤差補正装置TKには、
少なく共再生映像信号とドロツプアウト検出信号
とが供給されている。
次に時間軸誤差補正装置TKの方について説明
する。さて、VTRよりの再生映像信号は最初に
入力回路7に供給される。入力回路7は入力映像
信号がヘテロダインクロマ記録方式のVTRの出
力の場合には、輝度信号と色度信号のインターリ
ーブ関係を合わせる色度信号処理回路を主として
含んでいる。入力回路7の出力は、A−D変換器
8及び同期分離回路12に供給される。A−D変
換器8では入力映像信号が例えば8ビツトのデジ
タルコードの信号に変換される。変換されたデジ
タル映像信号はドロツプアウト補償回路9を通じ
て主記憶装置20に供給されて記憶される。この
ドロツプアウト補償回路9では2ライン分(640
ビツト×2)のデジタルメモリーを具備してお
り、クロツクビツト単位又は1ライン単位のドロ
ツプアウト補償が行なわれる。主記憶装置20よ
りの出力はD−A変換器10−信号処理回路11
を通じて出力端子18に出力される。同期分離回
路12では入力映像信号より再生水平同期信号及
び再生バースト信号が取り出され、書き込みクロ
ツク信号及びベロシテイーエラー信号を発生する
書き込みクロツク信号発生回路13及びシステム
の制御命令を行なう制御回路17に供給される。
又、ベロシテイーエラー記憶回路14はベロシテ
イーエラーメモリーを有し、対応するラインの映
像信号(デジタル信号)の読み出し時に読み出し
クロツク信号を発生する読出しクロツク信号発生
回路15に変調信号を供給する。同期信号発生回
路16は入力端子19より外部の同期信号を受
け、所定の同期信号を読出しクロツク信号発生回
路15及び信号処理回路11に供給しており、こ
こでは、D−A変換器10より出力された映像信
号に所定の同期信号を付加する。之等各回路の具
体構成は先に提出した特願昭52−3313号(特開昭
53−88515)に記載されているが、ここでは本発
明に必要な部分のみを詳細に説明し他の部分は簡
略化した説明を行う。
先ず第5図は入力回路7を示し、入力端子10
1にはFM復調回路5よりの再生映像信号が供給
される。この再生映像信号はアンプ102で所定
のレベルに増幅されて、カラーモードスイツチ回
路103を通じ、更にローパスフイルタ104−
遅延回路105−バツフアアンプ106を通じて
出力端子107より次段のA−D変換器8に供給
されることとなる。尚、102aはアンプのゲイ
ン調整用可変抵抗器である。一方カラーモードス
イツチ回路103の出力の一部を出力端子108
を通じて同期分離回路12に供給する。ローパス
フイルタ104は不要帯域成分を除去するための
回路であり、遅延回路105は同期分離回路12
及び書込みクロツク信号発生回路13を通じて得
られる書込みクロツク信号と映像信号との時間関
係を合わせるための回路である。
カラーモードスイツチ回路103では入力映像
信号が、もし例えばNTSCカラーテレビジヨン信
号をそのまま記録する直接記録方式のVTRの出
力であれば、色度信号処理回路109を通さず
に、又ヘテロダイン記録方式のVTR(即ち、色度
信号を低域に変換して記録し、再生時元にもどす
時にAPC処理等を行い色度信号だけはジツター
成分を除去するようにしたVTR)の出力の場合
には、色度信号処理回路109を介して信号を出
力するように縦続接続されたスイツチ103a,
103bから構成されている。色度信号処理回路
は109はヘテロダイン記録方式の信号に輝度信
号と色度信号(搬送色信号)との間のインターリ
ーブ関係を持たせるために必要だから設けられて
いるのである。
ドロツプアウト補償回路9は先に述べた如く並
列8ビツトで2ライン分(640ビツト×2)のデ
ジタルメモリーを有し、画素単位及びライン単位
の補償が出来るように成されているが詳細は省略
する。
次に第6図を参照して主記憶装置20の具体構
成を説明する。入力端子201にはドロツプアウ
ト補償回路9よりのデジタル映像信号が又出力端
子202にはメモリー群より読み出されたデータ
が得られる。出力端子202よりのデジタル映像
信号は後段のD−A変換器10に供給される。さ
て、203と204は夫々書き込み及び読出しア
ドレスデコーダであり、夫々入力端子205,2
05′;206,206′に制御回路17よりの2
ビツトのアドレスコードを受ける。入力端子20
7及び208は夫々書込みクロツク信号と読出し
クロツク信号が与えられ、入力端子209,21
0には夫々書込み可能及び読出し可能信号が与え
られる。例えばアドレスデコーダ204の出力で
メモリーM0が選択されており、メモリーM0の入
出力側に夫々スイツチ回路228,229が設け
られており、このメモリーM0で読み出しが行な
われ、他のメモリーM1,M2,M3は夫々入出力
側に設けられたスイツチ回路230,231;2
32,233;234,235が書き込み側に切
換えられている。この場合、勿論メモリーM1
M2,M3のいずれかが書き込み状態であり、例え
ばアドレスデコーダ203によりメモリーM2
書き込み状態ならば、夫々メモリーM0には読み
出しクロツク信号が、又メモリーM2には書き込
みクロツク信号が与えられることになる。211
〜223は夫々アンド回路であり、224〜22
7はオア回路である。尚、メモリーM0〜M3はド
ロツプアウト補償回路9のドロツプアウトメモリ
ーと同じ構成で、夫々2ライン分640ビツト×2
の並列8ビツトのシフトレジスタよりなり、読み
出し時にはリサイクルループが形成される。
ここで、本発明装置に於ける記憶の仕方を第7
図を用いて説明すると、第7図Aは入力されるカ
ラー映像信号であり、之は水平同期信号部Sh、
バースト信号部Sb及び映像信号部Svより成るこ
とは周知の如くである。又、制御回路17で作ら
れる記憶可能信号は第7図Bに示されており、こ
の信号の高レベルの区間が実際に主記憶装置20
で記憶が行なわれる区間である。従つて、主記憶
装置20の出力側には第7図Cに示す部分のデジ
タル映像出力しか得られない。D−A変換器10
では水平ブランキング区間は読出しクロツク信号
で同期された第7図Dに示すブランキングパルス
を用いて、D−A変換器10の入力ペデスタルレ
ベルに相当する8ビツトのコード信号に強制的に
切換えている。従つてD−A変換器10の出力は
第7図Eに示すような波形となる。
さて、かくして得られたD−A変換器10の出
力は第8図に示す信号処理回路11に導かれる。
この信号処理回路11は、D−A変換器10の出
力のフイールドの奇偶と基準同期信号のフイール
ドの奇偶の比較結果に応じて、D−A変換器10
の出力の隣り合う2ラインの映像信号の相加平均
をとると共に、この映像信号に含まれる搬送色信
号を位相反転することにより、D−A変換器10
の出力からは得られない新たなフイールドの属性
(奇偶)を持つ映像信号を形成する回路である。
信号処理回路11の入力端子300に加えられ
たカラー映像信号は輝度・色度分離回路301に
導かれ、輝度信号及び色度信号が夫々独立に得ら
れる。
302は再生カラー映像信号中の再生輝度信号
を供給して、その信号及びその信号と1水平周期
位相を異にする信号の第1の相加平均信号を得る
第1の演算回路である。この第1の演算回路30
2は、輝度信号を直接合成器(加算器)303に
供給すると共に、遅延量が1H(Hは水平周期)の
遅延回路304を通じて合成器303に供給し
て、これら信号を加算する。そしてこの合成器3
03よりの加算出力を減衰比が1/2の減衰器3
05に供給し、この減衰器305より第1の相加
平均信号を得るようにして構成される。306は
再生輝度信号と第1の演算回路302よりの第1
の相加平均信号とを切換え選択する第1のスイツ
チ回路であつて、可動接点m及び固定接点a,b
を有する。そして、再生輝度信号がそのまま固定
接点aに供給され第1の演算回路302よりの第
1の相加平均信号が固定接点bに供給される。
307は再生映像信号中の再生搬送色信号を供
給して、その信号及びその信号と1水平周期位相
を異にする信号の位相反転したものとしないもの
との第2の相加平均信号を得る第2の演算回路で
ある。この第2の演算回路307は、搬送色信号
を直接合成器308に供給すると共に、遅延量が
1Hの遅延回路309及び位相反転回路310を
通じて合成器308に供給して、遅延されない信
号から遅延された信号を差し引くものである。そ
して、この合成器308よりの引算された信号を
減衰比1/2の減衰器311に供給して、この減
衰器311より第2の相加平均信号を得るように
して構成している。312は再生搬送色信号と第
2の演算回路307よりの第2の相加平均信号と
を切換選択する第2のスイツチ回路である。この
第2のスイツチ回路312は可動接点mと固定接
点a,bを有し、輝度・色度分離回路301より
の搬送色信号が直接固定接点aに供給され、第2
の演算回路307よりの第2の相加平均信号が固
定接点bに供給される。
そして、これら第1及び第2のスイツチ回路3
06,312は後述するフイールドの奇偶の一
致、不一致の制御信号によつて切換制御される。
そして、再生カラー映像信号と基準合成カラー同
期信号とのフイールドの奇偶が一致したときは各
可動接点mは固定接点aに切換えられ、一致しな
いときは固定接点bに切換えられるように制御さ
れる。
313は第2のスイツチ回賄312の出力の位
相反転したものとしないものとを切換え選択する
第3のスイツチ回路である。即ち、第2のスイツ
チ回路312可動接点mよりの出力をインバータ
回路314に供給する。第3のスイツチ回路31
3は可動接点mと固定接点c,dを有する。そし
て、インバータ回路314よりの出力を固定接点
cに供給し、第2のスイツチ回路312の可動接
点mよりの出力を直接固定接点dに供給する。そ
して、可動接点mより切換え出力が得られる。こ
の第3のスイツチ回路313は後述するように再
生カラー映像信号と基準合成カラー同期信号との
ラインの搬送色信号の位相が一致するしかないか
の制御信号によつて制御され、一致した場合には
可動接点mが固定接点dに切換えられ、一致しな
いときには固定接点cに切換えられるように成さ
れている。
上述の相加平均の制御信号及びカラー位相反転
制御信号は制御回路17で作られ夫々入力端子3
15,316を介して対応するスイツチ306,
312及び313に与えられる。尚、スイツチ3
06,312は連動して制御される。夫々のスイ
ツチ306,313の出力は加算回路317で加
算され、更に2つの加算回路318,319で
夫々バースト信号及び複合同期信号が付加されて
出力端子18に出力される。尚、同期信号発生回
路16から基準副搬送波、バーストフラグ及び基
準複合同期信号が夫々入力端子320,321,
322に与えられる。尚323はバーストゲート
回路である。
さて、上述の信号処理回路11においては、現
在入力されているラインの映像信号と1水平周期
前に入力されたラインの映像信号の相加平均をと
つて新たなフイールドの映像信号を形成している
わけであるが、この信号処理回路11の入力端子
300に加えられるカラー映像信号は、フイール
ドの奇偶の比較結果に応じて、後述するような、
主記憶装置20のリードアドレス制御による1水
平周期の位相シフトを受けているので、この結
果、信号処理回路11は、次のような動作をす
る。即ち、第1の演算回路302及び第1のスイ
ツチ回路306に於いては、基準合成カラー同期
信号のフイールドが例えば奇数であつて、再生カ
ラー映像信号のフイールドが偶数であるとする
と、再生カラー映像信号のn−1ライン目の輝度
信号Ye(n−1)とnライン目の輝度信号Ye
(n)との画面上に於いて垂直方向に一致する信
号を相加平均して、これを基準合成カラー同期信
号のnライン目に対応する輝度信号Yo(n)〔=
{Ye(n−1)+Ye(n)}÷2〕とする。逆に基準
合成カラー同期信号のフイールドが偶数で再生カ
ラー映像信号のフイールドが奇数である場合に
は、再生カラー映像信号のnライン目の輝度信号
Yo(n)とn+1ライン目の輝度信号Yo(n+
1)を同様に相加平均して、基準合成カラー同期
信号のnライン目に対応する輝度信号Ye(n)
〔={Yo(n)+Yo(n+1)}÷2〕とする。
又、第2の演算回路307及び第2のスイツチ
回路312に於いては、上述と略同様なことが行
われるが、この場合ある信号及びその信号と1水
平周期位相を異にする信号との色副搬送信号は位
相が反転しているので、一方の信号を反転してこ
れら両信号を相加平均するものである。
即ち、第2の演算回路307及び第2のスイツ
チ回路312に於いては、基準合成カラー同期信
号のフイールドが例えば奇数であつて、再生カラ
ー映像信号のフイールドが偶数であるとすると、
再生カラー映像信号のn−1ライン目の搬送色信
号Ce(n−1)の位相反転したものとnライン目
の搬送色信号Ce(n)との画面上に於いて垂直方
向に一致する信号を相加平均して、これを基準合
成カラー同期信号のnライン目に対応する搬送色
信号Co(n)〔={Ce(n)−Ce(n−1)}÷2〕と
する。逆に、基準合成ラー同期信号のフイールド
が偶数であつて、再生カラー映像信号のフイール
ドが奇数であるとすると、再生カラー映像信号の
nライン目の搬送色信号Co(n)の位相反転した
ものとn+1ライン目の搬送色信号Co(n+1)
との画面上に於いて垂直方向に一致する信号を相
加平均して、これを基準合成ラー同期信号のnラ
イン目に対応する搬送色信号Ce(n)〔={Co(n
+1)−Co(n)}÷2〕とする。
このようにして、フイールドの奇偶が一致しな
い場合に基準合成カラー同期信号のフイールドの
奇偶に合わせて、相加平均信号を作り、これで欠
落したフイールドを補うという、いわゆる信号の
補間処理を行なうが、冒頭に述べたように各フイ
ールドの色副搬送信号の位相は第3図に示す如く
異なるので、第1の演算回路302及び第2の演
算回路307にて演算をするか否かに拘わらず、
第3のスイツチ回路313を切換えて第2のスイ
ツチ回路313よりの出力たる搬送色信号の位相
が基準合成カラー同期信号の位相に一致するよう
にするものである。
この信号処理回路11の動作の全ての場合を第
9図に表として示す。この第9図は再生映像信号
のフイールドが第1フイールドF1〜第4フイー
ルドF4である場合に、夫々に対応して基準合成
カラー同期信号のフイールドが第4フイールド
F4〜第3フイールドF3又は第2フイールドF2
第1フイールドF1又は第3フイールドF3〜第2
フイールドF2である場合(夫々場合をX,Y,
Zにて示す)の補間信号処理の有無〔第1及び第
2のスイツチ回路306,312の可動接点mを
固定接点b,aのいずれに切り換えるかに対応す
る〕及び搬送色信号の色反転の有無〔第3のスイ
ツチ回路313の可動接点mを固定接点c,dの
いずれに切り換えるかに対応する〕を示したもの
である。
第10図には同期信号分離回路12及び書込み
クロツク信号発生回路13が示されている。即
ち、入力回路7より再生カラー映像信号が入力端
子400に印加され、同期分離回路401にて映
像信号部分が除去される。同期分離回路401の
出力は夫々垂直同期分離回路402、水平同期分
離回路403及びカラーバースト抜取り回路40
4に供給され、夫々再生垂直同期信号PB−V、
再生水平同期信号PB−H及び再生カラーバース
ト信号PB−BURSTが得られる。カラーバース
ト抜取り回路404の出力の再生カラーバースト
信号PB−BURSTは更にバツフア回路405に
与えられて、その出力側に再生カラーバースト信
号PB−BURSTが最終的に得られる。尚、前述
のカラーバースト抜取り回路404には、再生水
平同期信号PB−Hをバーストゲートパルス発生
回路406に与えることによつて得られるバース
トゲートパルスが印加される。書き込みクロツク
発生回路13はAFC回路407及びAPC回路4
08より成つている。詳細な構成及び動作は省略
するが、ACF回路407では再生水平同期信号
PB−Hを受け、この水平同期信号PB−Hと同じ
時間軸変動を有する12×fsc=12×3.58(MHz)の
信号を作りAPC回路408に供給する。この
APC回路408では12×fscの信号を更にバツフ
ア回路405よりの再生カラーバースト信号PB
−BURSTの時間軸変動に追従させ、最終的に、
入力される再生カラー映像信号に含まれる時間軸
変動に追従した3.58MHzの再生副搬送波信号PB
−FSC及び3.58(MHz)×3=10.74(MHz)の書き
込みクロツク信号が、夫々出力端子409及び4
10に得られる。尚、このAPC回路408には
後述する制御回路17からの書込み可能信号が入
力端子411より与えられており、信号
(入力カラー映像信号のバースト部分がドロツプ
アウトにより乱れていることを表示する信号)及
びベロシテイーエラー信号が得られ、夫々端子4
12及び413に出力されるように成されてい
る。尚この信号は、ドロツプアウト補償回
路9を制御するのに用いられ、信号の発生
した水平走査区間は全てドロツプアウト補償メモ
リーの出力と置き換えられるように構成される。
更に第10図の回路には、再生フイールド判別回
路414及び再生カラー位相判別回路415が設
けられている。
次に、特開昭52−113630号公報の第1図、第2
図及びその説明を利用して第10図の再生フイー
ルド判別回路414の公知の具体例を、回路を示
す第13図及びその波形を示す第14図を参照し
て説明する。
第13図において、12は第10図の同期信号
分離回路12の一部を示し、414が再生フイー
ルド判別回路を示している。第10図の垂直同期
分離回路402は、ここでは鋸歯状波信号形成回
路617、単安定マルチバイブレータ618,6
21から構成される。入力端子610に、第10
図の同期分離回路401からの複合同期パルスPc
(第14図A)が供給される。
入力端子610からの同期パルスPcが、鋸歯状
波信号形成回路617に供給されて第14図Bに
示すように、パルスPcが“0”のとき、レベルが
0から次第に上昇していく鋸歯状波信号Sa、従つ
てパルスPcに同期し、垂直同期パルスPvの期間
は、ピーク値が大きくなる鋸歯状波信号Saが形成
され、この信号Saが単安定マルチバイブレータ6
18に供給されて第14図Cに示すように、信号
Saのうち、複合同期パルスPc中の垂直同期パルス
Pvの期間における最初の信号Saの立ち下がりに
よりトリガされて立ち上がり、少なくとも、パル
スPvの終了後に立ち下がる矩形波信号Sdが形成
される。
単安定マルチバイブレータ618からの信号Sd
が単安定マルチバイブレータ621に供給されて
第14図Dに示すように、信号Sdの立ち上がりに
よりトリガされて立ち上がり、垂直同期パルス
Pvの期間の開始時点からほぼ1H後の時点に立ち
下がりるパルス、即ち、再生垂直同期信号PB−
Vが形成され、このパルスPB−Vが単安定マル
チバイブレータ622に供給されて第14図Eに
示すように、パルスPB−Vの立ち下がりにより
トリガされて立ち上がる幅の狭いパルスPpが形
成される。この場合、パルスPpは1フイールド
ごとに得られ、複合同期パルスPc中の垂直同期パ
ルスPvの期間の開始時点からほぼ1H後の時点に
位置するが、第1及び第3フイールドにおいて
は、複合同期パルスPc中の水平同期パルスPh
対して1Hの整数倍の位置付近に位置し、第2及
び第4フイールドにおいては、水平同期パルス
Phに対して1Hの整数倍の位置からさらに0.5H程
度ずれた位置に位置することになる。
そしてこのパルスPpは、アンド回路623に
供給される。
また入力端子610からの複合同期パルスPc
単安定マルチバイブレータから構成される水平同
期分離回路403に供給されて第14図Fに示す
ように、同期パルスPcの立ち下がりによりトリガ
されて立ち上がり、0.5H〜1Hの間で立ち下がる
矩形波信号PB−Hとされ、この信号PB−Hが単
安定マルチバイブレータ626に供給されて第1
4図Gに示すように、信号PB−Hの立ち上がり
によりトリガされて立ち上がり、水平同期パルス
Phに同期したパルスPrとされ、このパルスPr
アンド回路623に供給される。
従つてアンド回路623からは、パルスPp
Prとのアンド出力が取り出されるが、この場合、
上述のように、第2及び第4フイールドにおいて
は、パルスPpは水平同期パルスPhに対して位置
が0.5Hずれているので、アンド回路623から
は、第14図Hに示すように、第1及び第3フイ
ールドにはパルスPrに同期したパルスPsが得ら
れ、第2及び第4フイールドにはアンド出力は得
られない。すなわち、パルスPsは第1及び第3フ
イールドであることを示す。
そして単安定マルチバイブレータ622からの
フイールド周期のパルスPpがフリツプフロツプ
回路627に供給されると共に、アンド回路62
3からのパルスPsが、フリツプフロツプ回路62
7にそのステアリング制御信号として供給され、
フリツプフロツプ回路627からは、第14図I
に示すようにパルスPpごとに反転し、かつパル
スPsが供給されたときには立ち上がる矩形波信号
Sf、すなわち、第1及び第3フイールドでは
“1”となり、第2及び第4フイールドでは“0”
となる再生奇偶判別信号PB−FOEが取り出され
て、出力端子416に出力される。
次に、第10図の再生カラー位相判別回路41
5の機能を第15図の波形図を参照して説明す
る。第15図B,Dに示すように、第15図B,
Cに示す再生カラーバースト信号PB−BURST
(LINE n)、PB−BURST(LINE n+1)の位
相を1ラインおきに反転して、ライン相互で位相
のそろつた再生カラーバースト信号を形成する。
そして、第15図Aに示す再生水平同期信号PB
−Hに基づいて、第15図B,Dに示す同位置に
揃えられた再生カラーバースト信号PB−
BURST(LINE n)、PB−BURST(LINE n+
1)の例えば4番目の立下りエツジに後縁が常に
同期するパルスPSC(第15E)をPLL回路を用
いて発生する。このパルスPSEの後縁に基づい
て、パルスPSF(第15図F)を発生する。そし
て、このパルスPSFの後縁で位相反転を施してい
ない再生カラーバースト信号PB−BURST
(LINE n)及びBP−BURST(LINE n+1)
をラツチする。この結果、第15図G,Hに示す
ライン毎に極性が反転する信号PB−LOE(LINE
n)又はPB−LOE(LINE n+1)が得られる。
この信号またはPB−LOE(LINE n)又はPB−
LOE(LINE n+1)は再生映像信号のラインの
奇偶を示すところの再生ライン奇偶判別信号PB
−LOEで、出力端子417から出力される。
そして、出力端子416に得られる再生フイー
ルド奇偶判別信号PB−FOE及び出力端子417
に得られる再生ライン奇偶判別信号PB−LOE
は、出力端子418に得られる再生垂直同期信号
PB−V及び出力端子419に得られる再生水平
同期信号PB−Hと共に制御回路17に供給され
る。
次に制御回路17の具体構成について第11図
を参照して説明する。入力端子500,501よ
り夫々再生水平同期信号PB−H、再生色副搬送
波信号PB−FSC、入力端子502,503より
読出し色副搬送波信号REF−FSC、基準水平同
期信号REF−Hが供給される。再生水平同期信
号及び再生色副搬送波信号は夫々書込みクロツク
信号発生回路13で形成され、又基準水平同期信
号及び読出し色副搬送波信号は同期信号発生回路
16及び読出しクロツク信号発生回路15より与
えられる。504はスタートパルス発生回路を示
す。第12図Aに示す再生水平同期信号に対し、
第12図Bに示す位置に書込みスタート信号を出
力し、出力端子505より書込みスタートパルス
を出力する。カウンタ506は書込みスタートパ
ルスを受けて書込みクロツク信号を例えば640個
数えて第12図Cで示す書込可能信号を発生す
る。507は読み出し側のスタートパルス発生回
路を示し、同じく640個分の読出しクロツク信号
を数えるカウンタ508から読出し可能信号を出
力する。かくして、入力端子510及び511に
対して、夫々書込みクロツク信号、読出しクロツ
ク信号が与えられ、出力端子505,509より
夫々書込みスタート信号及び読出しスタート信号
が、又出力端子512及び513より夫々書込み
可能信号、読出し可能信号が得られることにな
る。又514及び515は夫々フリツプフロツプ
回路でこの出力が夫々アドレス信号の一部となり
偶数ラインか奇数ラインかを決定する。即ち、第
6図に示す主記憶装置20の2HメモリーM0
M3の前半か、後半かの区別を同時にカラー信号
の位相を表示することになる。フリツプフロツプ
回路514の出力は第12図Dに示されており、
又数100nsecのモノステーブルマルチバイブレー
タ516,517が夫々フリツプフロツプ回路5
14,515の立下り出力を受けてトリガーされ
る。モノステーブルマルチバイブレータ516の
出力波形は第12図Eに示されている。このモノ
ステーブルマルチバイブレータ516及び517
の出力は夫々アンド回路518,519を介して
カウンタ520,521に与えられ、これらの出
力に残りのアドレス信号が夫々得られる。即ち、
出力端子522,522′,522″にライトアド
レス信号が、又、出力端子523,523′,5
23″にリードアドレス信号が得られる。
この2ビツトのカウンタ520の出力が第12
図Fに示されている。更にデジタル比較器524
及び525が設けられ、アドレスの状態がR=W
+1(R及びWは夫々読出し時及び書き込み時の
メモリーM0〜M3の番号0〜3を示す)の場合、
比較器524の出力がインバータ526を介して
アンド回路518に供給されて之が閉じられ、又
W=R+1の時比較器525の出力がインバータ
527を介してアンド回路519に供給されて之
が閉じられる如くなし、読出しと書込みで同じメ
モリー(即ちR=Wの状態)が指定されるのを防
いでいる。
又、フリツプフロツプ回路514の状態は同期
信号分離回路12よりの再生ライン奇偶判別信号
PB−LOEが入力端子530を通じて与えられて
おり、誤りなく再生信号の水平走査区間のカラー
映像信号の位相と合わされる。更に、この時間軸
誤差補正装置TKの入出力間で垂直方向の画像位
置合せのために2つのメモリー531,532が
設けられており、再生垂直同期信号を基準として
特定位置の書込みアドレスを2つのメモリー53
1,532に記憶させ、読み出し時、基準垂直同
期信号からの特定位置(この時間間隔は再生垂直
同期信号に対する書込みアドレスの上記メモリー
531,532に記憶させるタイミング間隔と同
じ)において、フリツプフロツプ回路515及び
カウンタ521を強制的に合せ込むようにしてい
る。言うまでもなく、メモリー531は1ビツト
メモリーであり、メモリー532は2ビツトメモ
リーである。尚、端子533には再生垂直同期信
号PB−Vが与えられ、モノステーブルマルチバ
イブレータ534で特定タイミグに立下がるパル
スを作り、夫々メモリー531,532にロード
信号を与える。このタイミングは例えば第3図に
おけるAのタイミングである。一方読出し時に
は、端子535に与えられる基準垂直同期信号
REF−Vにトリガーされるノモステーブルマル
チバイブレータ536にて同じAのタイミングの
信号を作り、メモリー531及び532の内容を
このAのタイミグで夫々フリツプフロツプ回路5
15及びカウンタ521をロードするようにして
いる。これによつて、主記憶装置20から読み出
される再生映像信号の垂直同期位相は、基準同期
信号の垂直同期位相にロツクされる。このAの位
置は垂直ブランキング区間の任意の位置に選ぶこ
とが出来る。又、再生映像信号の奇偶と基準同期
信号の奇偶が一致しているが、カラー映像信号の
位相が反転している場合、即ち第9図の表におけ
る“Z”の関係にある時にはカラー信号に対する
反転指令信号が必要となる。
そのため、先に説明した基準同期信号における
Aのタイミングでメモリー531に記憶されてい
る再生ライン奇偶判別信号PB−LOEと端子53
8より入力される基準カラー位相判別信号(基準
ライン奇偶判別信号)REF−LOEとをエクスク
ルーシブオア回路539に与え、2つの位相状態
が異なる時にはフリツプフロツプ回路540をセ
ツトし、そのフイールドの再生区間は端子541
より信号処理回路11に対しカラー位相反転制御
信号を与える。勿論再生信号と基準信号のフイー
ルドが全く一致する場合にはフリツプフロツプ回
路540の出力は「0」となつて信号処理回路に
おける反転動作は行なわれない。更に端子543
及び542には夫々再生フイールド奇偶判別信号
PB−FOE及び基準フイールド判別信号REF−
FOEが供給されており、再生信号が不一致であ
る事をエクスクルーシブオア回路544で検出
し、端子545を通じて信号処理回路11に対し
補間処理制御信号を与える。即ち、第9図の表に
おける“X”と“Y”の関係に再生同期信号と、
基準同期信号との関係がある時補間処理が必要で
あり、端子545には「1」が出力される。
この補間処理は、再生映像信号が奇数フイール
ドで基準同期信号が偶数フイールドの場合は、再
生映像信号のnライン目とn+1ライン目との相
加平均信号を基準同期信号のnライン目に対応す
る映像信号とし、逆に再生映像信号が偶数フイー
ルドで基準同期信号が奇数フイールドの場合は、
再生映像信号のn−1ライン目とnライン目との
相加平均信号と基準同期信号のnライン目に対応
する映像信号とするものである。
この補間処理は、上述の制御回路17と、既に
述べた信号処理回路11によつて、次のように行
なわれる。
先ず、再生映像信号が奇数フイールドで基準同
期信号が偶数フイールドの場合を第16図の波形
図を用いて説明する。
第16図において、は再生映像信号(第1又
は第3フイールド)である。時間軸誤差補正装置
の原理は再生映像信号をあらかじめ一定量遅延さ
せると共に、この遅延量を時間軸誤差が打ちけさ
れるように加減することであるので、時間軸誤差
補正装置の出力は、必ず遅延を伴う。従つて、時
間軸誤差補正装置の出力の再生映像信号の位相が
基準同期信号と一致するためには、前もつて
VTRの再生映像信号を基準同期信号よりも進ん
だ位相にしておく必要がある。これは、VTRの
サーボ基準信号を基準同期信号よりも進んだ位相
にすることで達成される。このようなことから第
16図において、再生映像信号は基準同期信号
よりも4H進んだ位相となつている。は再生
垂直同期信号PB−Vであり、垂直同期パルスの
第1発目で発生されている。はライト・アドレ
スをメモリー531,532に記憶させるため
のロード信号である。は再生映像信号のフイー
ルドの奇偶を示す再生フイールド奇偶判別信号
PB−FOEであり、垂直同期パルス第2発目のタ
イミグで発生されている。は基準垂直同期信号
REF−Vであり、再生垂直同期信号PB−Vと同
様に、垂直同期パルスの第1発目で発生されてい
る。はメモリー531,532に記憶された書
込みアドレスを、リードアドレス発生用のフ
リツプフロツプ回路515及びカウンタ521に
転送するためのロード信号である。は基準同期
信号のフイールドの奇偶を示す基準フイールド奇
偶判別信号であり、第13図及び第14図で説明
した再生フイールド判別回路414と同様な構成
の回路によつて、垂直同期パルスの第2発目のタ
イミングで発生されている。
さて、再生垂直同期信号PB−Vに基づいて
モノステーブルマルチバイブレータ534によつ
て発生されたロード信号の後縁のAのタイミン
グで、10ライン目に相当するライトアドレス
[110]がメモリー531,532に記憶される記
憶されたライトアドレスはフリツプフロツプ回
路515及びカウタ521に転送されてリードア
ドレスとなるわけであるが、この転送前に、再生
フイールド奇偶判別信号PB−FOEと基準フイ
ールド奇偶判別信号REF−FOEとは、第11
図のインバータ546及びアンド回路547で構
成される論理回路よつて比較され、再生映像信号
が奇数フイールド、基準同期信号が偶数フイール
ドであると、アンド回路547の出力はLレベル
となり、これに応じてスイツチ537はモノステ
ーブルマルチバイブレータ536の出力を選択す
る。モノステーブルマルチバイブレータ536の
パルス幅は、モノステーブルマルチバイブレータ
534とほぼ等しくなつており、後縁がAのタイ
ミングにされている。従つて、メモリー531,
532に記憶されたライトアドレス[110]は、
ロード信号によつて、Aのタイミングでフリツ
プフロツプ515とカウンタ521に転送され、
リードアドレスとなる。
この結果、再生映像信号のの10ライン目が基
準同期信号の9ライン目に対応することとな
る。これは、基準同期信号がnラインのとき、主
記憶装置20から読み出される再生映像信号はn
+1ラインであることを意味する。このようなリ
ードアドレス制御によつて主記憶装置20から読
み出されたn+1ライン信号は、信号処理回路1
1の入力端子300に加えられる。信号処理回路
11内には、遅延量が1水平周期の遅延回路30
4及び309が設けられており、これらの遅延回
路出力には、入力端子300に加えられている信
号よりも1ライン前の信号、つまりnライン信号
が出力されているので、信号処理回路11は、再
生映像信号のnラインとn+1ラインの相加平均
信号を形成することになる。従つて、この相加平
均信号を基準同期信号のnライン目に対応する映
像信号とすることにより、再生画像に上下移動を
生じない補間処理が達成される。
次に、再生映像信号が偶数フイールドで、基準
同期信号が奇数フイールドの場合を第17図の波
形図によつて説明する。
第17図と、既に説明した第16図とは、再生
映像信号と基準同期信号とのフイールドの奇
偶が異なつてること以外はほぼ同様であるので、
各信号の説明は省略する。
この場合、は先に述べた再生映像信号が奇数フ
イールドで、基準同期信号が偶数フイールドの場
合のような、リードアドレスの制御および相加平
均の処理をしたのでは、正常な補間処理を行なう
ことができない。即ち、第17図のAのタイミグ
でメモリー531,532に読み込んだライトア
ドレス[101]は再生映像信号の9ライン目
に相当しているので、このライトアドレス
[101]を基準同期信号のAのタイミングをリー
ドアドレスにすると、再生映像信号の9ライン
目が基準同期信号の10ライン目に対応すること
になる。これは、基準同期信号がnラインのと
き、主記憶装置20から読み出される再生映像信
号はn−1ラインであることを意味する。従つ
て、このまま主記憶装置20から読み出された再
生映像信号を信号処理回路11に加えると、n−
1ラインとn−2ラインの信号が相加平均されて
しまう。本来、相加平均したいのは再生映像信号
のnラインとn−1ラインであるので、n−1ラ
インとn−2ラインの相加平均信号は、1水平周
期遅れていることになる。
このようなことから、再生映像信号が偶数フイ
ールドで、基準同期信号が奇数フイールドの場合
には、再生映像信号が奇数フイールドで基準同期
信号が偶数フイールドの場合よりも相加平均信号
を1水平周期進ませる処理、即ち、信号処理回路
11の入力端子300に加わる信号を1水平周期
進ませる処理が必要となる。
本発明の実施例においては、この1水平周期進
ませる処理を次のようなリードアドレス制御によ
つて行なつている。
第17図において、再生映像信号のAのタイ
ミングでメモリー531,532に読み込んだラ
イトアドレス[101]を、基準同期信号のA
よりも1水平周期進んだBのタイミングでフリツ
プフロツプ回路515及びカウンタ521に転送
し、リードアドレス[101]とする。これによ
つて、再生映像信号の9ライン目は基準同期信
号の9ライン目に対応するようになるので、基準
同期信号がnラインのとき主記憶装置20から読
み出される信号もnラインとなり、信号処理回路
11ではnラインとn−1ラインの信号が相加平
均されることになる。従つて、この相加平均信号
を基準同期信号のnライン目に対応する信号とす
ることにより、再生画像に上下移動を生じない補
間処理が達成される。
ところで、Bのタイミングを持つたロード信号
は、モノステーブルマルチバイブレータ548
で発生される信号をスイツチ537で選択するこ
とによつて得られる。このスイツチ537の制御
信号はアンド回路547から出力されるが、この
出力は、再生フイールド奇偶判別信号PB−FOE
がLレベル(偶数フイールド)、基準フイール
ド奇偶判別信号REF−FOEがHレベル(奇数
フイールド)の時のみ、Hレベルとなる。スイツ
チ537は、制御信号がHレベルのときのみモノ
ステーブルマルチバイブレータ548の出力を選
択する。第9図の矢印は、この信号関係にあると
きスイツチ537がBのタイミングを持つロード
信号を選択することを示している。
上述せる本発明によれば、入力映像信号のフイ
ールドの奇偶が基準同期信号のフイールドの奇偶
に一致していなくても、再生画面に於ける映像の
上下移動のない時間軸誤差補正装置を得ることが
できる。
更に、映像信号がカラー映像信号である場合に
於いて、フイールドの奇偶のみならずその色副搬
送波信号の位相、即ちラインの奇偶が夫々基準合
成同期信号のそれらと異なつていても再生画面に
於いて画像の上下移動がなくなると共にカラー妨
害の生じない時間軸差補正装置を得ることができ
る。
【図面の簡単な説明】
第1図は磁気テープのパターンを示す図、第2
図は回転磁気ヘツド及びその周辺部分を示す図、
第3図はNTSC方式のカラー映像信号の垂直ブラ
ンキング期間附近の波形図、第4図は本発明の一
実施例を示すブロツク線図、第5図は第4図の一
部の入力回路の具体構成を示すブロツク線図、第
6図は第4図の一部の主記憶装置の具体構成を示
すブロツク線図、第7図は波形図、第8図は第4
図の一部の信号処理回路の具体構成を示すブロツ
ク線図、第9図は動作の説明に供するチヤート、
第10図は第4図の一部の同期信号分離回路及び
書込みクロツク信号発生回路の具体構成を示すブ
ロツク線図、第11図は第4図の一部の制御回路
の具体構成を示すブロツク線図、第12図は波形
図、第13図は再生フイールド判別回路の具体構
成を示すブロツク線図、第14図はその説明のた
めの波形図、第15図は再生カラー位相判別回路
の機能を説明するための波形図、第16図及び第
17図は夫々補間処理の説明のための波形図であ
る。 TKは時間軸誤差補正装置、11は信号処理回
路、16は同期信号発生回路、17は制御回路、
20は主記憶装置、302,307は夫々第1及
び第2の演算回路である。

Claims (1)

    【特許請求の範囲】
  1. 1 入力映像信号に含まれる時間軸変動に応じて
    作られた書き込みクロツク信号によつて、上記入
    力映像信号を主記憶装置に書き込むと共に、基準
    同期信号より作られた読み出しクロツク信号によ
    つて上記主記憶装置の内容を読出して、時間軸変
    動の除去された出力映像信号を得るようにした時
    間軸誤差補正装置に於て、上記入力映像信号のフ
    イールド属性の奇偶と上記基準同期信号のフイー
    ルド属性の奇偶の一致、不一致を検出する手段
    と、該検出手段の出力信号が、上記入力映像信号
    のフイールドが偶数で、上記基準同期信号のフイ
    ールドが奇数であることを示す信号のときは、上
    記入力映像信号に対応する出力映像信号のnライ
    ン目の信号と(n−1)ライン目の信号とにより
    相加平均信号を形成してnライン目の新らたな出
    力映像信号を得るようになすと共に、上記検出手
    段の出力信号が上記入力映像信号のフイールドが
    奇数で、上記基準同期信号のフイールドが偶数で
    あることを示す信号のときは、上記入力映像信号
    に対応する出力映像信号のnライン目の信号と
    (n+1)ライン目の信号とにより相加平均信号
    を形成してnライン目の新たな出力映像信号を得
    るようにした演算回路とを設けたことを特徴とす
    る時間軸誤差補正装置。
JP6270078A 1978-04-07 1978-05-25 Corrector for time axis error Granted JPS54153518A (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP6270078A JPS54153518A (en) 1978-05-25 1978-05-25 Corrector for time axis error
AU45587/79A AU523619B2 (en) 1978-04-07 1979-03-29 Video signal processing system
GB7912121A GB2019158B (en) 1978-04-07 1979-04-06 Processing video signals reproduced from video recorder
FR7908847A FR2422304B1 (ja) 1978-04-07 1979-04-06
DE19792914022 DE2914022A1 (de) 1978-04-07 1979-04-06 Schaltungsanordnung zur verarbeitung von videosignalen
CA325,081A CA1128647A (en) 1978-04-07 1979-04-06 Video signal processing system
MX10076579U MX4613E (es) 1978-04-07 1979-04-06 Mejoras a disposicion de circuito de procesamiento de senales de video
BR7902160A BR7902160A (pt) 1978-04-07 1979-04-06 Sistema de processamento de sinais de video
IT21660/79A IT1112326B (it) 1978-04-07 1979-04-06 Sistema di elaborazione di segnali video
AT0264279A AT379482B (de) 1978-04-07 1979-04-09 Videosignalaufbereitungseinrichtung
NL7902787A NL7902787A (nl) 1978-04-07 1979-04-09 Videosignaalbewerkingsstelsel.
US06/028,597 US4251830A (en) 1978-04-07 1979-04-09 System for removing vertical vibrations from reproduced video

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6270078A JPS54153518A (en) 1978-05-25 1978-05-25 Corrector for time axis error

Publications (2)

Publication Number Publication Date
JPS54153518A JPS54153518A (en) 1979-12-03
JPH0232834B2 true JPH0232834B2 (ja) 1990-07-24

Family

ID=13207830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6270078A Granted JPS54153518A (en) 1978-04-07 1978-05-25 Corrector for time axis error

Country Status (1)

Country Link
JP (1) JPS54153518A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652987A (en) * 1979-10-05 1981-05-12 Nec Corp Time error correcting unit
WO1985005001A1 (en) * 1984-04-24 1985-11-07 Matsushita Electric Industrial Co., Ltd. Device for correcting time axis
JPS6153890A (ja) * 1984-08-24 1986-03-17 Sony Corp 時間軸誤差補正装置

Also Published As

Publication number Publication date
JPS54153518A (en) 1979-12-03

Similar Documents

Publication Publication Date Title
US4258384A (en) Color video signal processing system
JPS623637B2 (ja)
EP0432668B1 (en) Video signal processing apparatus and method for time base compensation
JPH0232834B2 (ja)
US4376954A (en) Slow down processor for video disc mastering having color phase error detector/corrector
JPH0127638B2 (ja)
JPH035712B2 (ja)
US4395737A (en) Video disc slow down processor with reverse color detector/corrector
KR900001450B1 (ko) 기록 재생 장치
JPH03792Y2 (ja)
JPS60160276A (ja) 映像信号処理装置
JPH0466150B2 (ja)
JPS6113436B2 (ja)
JPH0546756B2 (ja)
JP2568762B2 (ja) カラービデオ信号のエラー修整器
KR100236134B1 (ko) 시간축 보정장치
JP2832902B2 (ja) ビデオ信号再生装置
JPH03789Y2 (ja)
JP2616019B2 (ja) 記録再生装置
JP3082281B2 (ja) 映像信号再生装置の信号処理回路
EP0444699A2 (en) Video signal recording apparatus
JPS61174886A (ja) 時間軸補正装置
KR19980024600A (ko) 이미지 신호 재생 시간 변화 방법
JPS627758B2 (ja)
JPS6341477B2 (ja)