JPH0232645A - 交換装置 - Google Patents
交換装置Info
- Publication number
- JPH0232645A JPH0232645A JP1143920A JP14392089A JPH0232645A JP H0232645 A JPH0232645 A JP H0232645A JP 1143920 A JP1143920 A JP 1143920A JP 14392089 A JP14392089 A JP 14392089A JP H0232645 A JPH0232645 A JP H0232645A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- input terminal
- address
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 4
- 238000013500 data storage Methods 0.000 abstract 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は回線オリエンテッドデータのみならずパケット
オリエンテッドデータも交換する交換システムに関する
ものである。
オリエンテッドデータも交換する交換システムに関する
ものである。
〈従来の技術）
斯る交換装置は国際特許出願ｗｏ ８４１０１２４６号
から既知である。
から既知である。
これに記載されている通信用交換装置は回線オリエンテ
ッドデータ （例えば電話回線内のスピーチ信号）のみ
ならずパケットオリエンテッドデータ（例えば、コンビ
エータ間で転送されるデータ）も交換することができる
。この目的のために、この交換システムは回線交換機の
みならずパケット交換器も具えている。パケット交換器
はパケットオリエンテッドデータを交換するのに使われ
、回線交換器は回線オリエンテッドデータを交換するの
に使われる。パケット交換機はパケットオリエンテッド
データは通すが回線オリエンテッドデータは阻止する第
１回路くパケットアクセス回路）を具えている。回線交
換機はタイマ段（ＴＳ）と、回線オリエンテッドデータ
は通すがパケットオリエンテッドデータは阻止する第２
回路（ポートデータストア）とを具えている。両交換機
はパケットオリエンテッドデータも回線オリエンテッド
データも転送するデータバスに接続される。従って、パ
ケットオリエンテッドデータと回線オリエンテッドデー
タは完全に分離された２台の交換機で交換される。
ッドデータ （例えば電話回線内のスピーチ信号）のみ
ならずパケットオリエンテッドデータ（例えば、コンビ
エータ間で転送されるデータ）も交換することができる
。この目的のために、この交換システムは回線交換機の
みならずパケット交換器も具えている。パケット交換器
はパケットオリエンテッドデータを交換するのに使われ
、回線交換器は回線オリエンテッドデータを交換するの
に使われる。パケット交換機はパケットオリエンテッド
データは通すが回線オリエンテッドデータは阻止する第
１回路くパケットアクセス回路）を具えている。回線交
換機はタイマ段（ＴＳ）と、回線オリエンテッドデータ
は通すがパケットオリエンテッドデータは阻止する第２
回路（ポートデータストア）とを具えている。両交換機
はパケットオリエンテッドデータも回線オリエンテッド
データも転送するデータバスに接続される。従って、パ
ケットオリエンテッドデータと回線オリエンテッドデー
タは完全に分離された２台の交換機で交換される。
（発明が解決しようとする課題）
本発明の目的はパケット交換機能と回線交換機能の両機
能を統合した交換装置を提供することにある。
能を統合した交換装置を提供することにある。
（課題を解決するための手段）
この目的のために、回線オリエンテッドデータのみなら
ずパケットオリエンテッドデータも交換し得る本発明の
交換装置は、回線オリエンテッドデータを交換する少く
とも１個の人力タイマ段を具え、この入力タイマ段は、 ＊制御出力モードで動作するデータストアであって、 ・受信時にパケットを無遅延転送する転送手段を経て人
パケットバスに接続されたデータ入力端子と、 ・データ出力端子と、 ・アドレス入力端子とを具えたデータストアと；＊書込
アドレスを発生し該アドレスを前記データストア及び中
央制御装置に供給するアドレッシング手段であって、 ・前記データストアのアドレス入力端子に接続されると
共に中央制御装置に接続し得るデータ出力端子と、 ・パケットの検出に応答してパケット信号を受信し書込
アドレスを発生させる制御入力端子とを具えたアドレッ
シング手段と、 ＊パケットに関連するバーチャルサーキットアイデンテ
ィファイヤ（ＶＣＩ）を中央制御装置に供給するバッフ
ァであって、 ・人パケットバスに接続された入力端子と、・中央制御
装置に接続し得る出力端子とを具えたＶＣＩバッファと
； ＊読み出すべきパケットごとに該当するデータストアア
ドレスを発生するルーティングメモリであって、 ・前記データストアのアドレス入力端子に接続されたデ
ータ出力端子と、 ・中央制御装置に接続し得るデータ入力端子と、カウン
タ又は中央制御装置に選択的に接続し得るアドレス入力
端子とを具えたルーティングメモリと； を具え、前記データストアのアドレス入力端子を前記ア
ドレッシング手段のデータ出力端子又は前記ルーティン
グメモリのデータ出力端子に選択的に接続し得るように
してあることを特徴とする。
ずパケットオリエンテッドデータも交換し得る本発明の
交換装置は、回線オリエンテッドデータを交換する少く
とも１個の人力タイマ段を具え、この入力タイマ段は、 ＊制御出力モードで動作するデータストアであって、 ・受信時にパケットを無遅延転送する転送手段を経て人
パケットバスに接続されたデータ入力端子と、 ・データ出力端子と、 ・アドレス入力端子とを具えたデータストアと；＊書込
アドレスを発生し該アドレスを前記データストア及び中
央制御装置に供給するアドレッシング手段であって、 ・前記データストアのアドレス入力端子に接続されると
共に中央制御装置に接続し得るデータ出力端子と、 ・パケットの検出に応答してパケット信号を受信し書込
アドレスを発生させる制御入力端子とを具えたアドレッ
シング手段と、 ＊パケットに関連するバーチャルサーキットアイデンテ
ィファイヤ（ＶＣＩ）を中央制御装置に供給するバッフ
ァであって、 ・人パケットバスに接続された入力端子と、・中央制御
装置に接続し得る出力端子とを具えたＶＣＩバッファと
； ＊読み出すべきパケットごとに該当するデータストアア
ドレスを発生するルーティングメモリであって、 ・前記データストアのアドレス入力端子に接続されたデ
ータ出力端子と、 ・中央制御装置に接続し得るデータ入力端子と、カウン
タ又は中央制御装置に選択的に接続し得るアドレス入力
端子とを具えたルーティングメモリと； を具え、前記データストアのアドレス入力端子を前記ア
ドレッシング手段のデータ出力端子又は前記ルーティン
グメモリのデータ出力端子に選択的に接続し得るように
してあることを特徴とする。
データストアの１つのセクションは回線オリエンテッド
データの蓄積用とし、他のセクションはパケットオリエ
ンテッドデータの蓄積用とする。
データの蓄積用とし、他のセクションはパケットオリエ
ンテッドデータの蓄積用とする。
パケットはデータストアの後者のセクションに、アドレ
ッシング手段により供給されるデータストアアドレスの
位置に書き込まれる。このパケットに関連するデータス
トアアドレスとこのパケットのバーチャルサーキットア
イデンティファイヤ（ＶＣＩ） （ＶＣＩバッファに蓄
積される）とが中央制御装置に転送される。データスト
アからのデータパケットの読み出しはルーティングメモ
リの制御の下で行なわれ、続出タイムスロットの順序番
号はデータストアアドレスに一致させる。この一致は、
ルーティングメモリアドレスに対し所望のタイムスロッ
ト番号を選択し、当該メモリ位置にこのタイムスロット
に読み出すべきパケットのデータストアアドレスを与え
ることにより実現される。タイムスロット番号は中央制
御装置によってそれ自体既知であって本発明の一部を構
成しないルーティングアルゴリズムを用いてデータスト
アアドレスに加えられる。
ッシング手段により供給されるデータストアアドレスの
位置に書き込まれる。このパケットに関連するデータス
トアアドレスとこのパケットのバーチャルサーキットア
イデンティファイヤ（ＶＣＩ） （ＶＣＩバッファに蓄
積される）とが中央制御装置に転送される。データスト
アからのデータパケットの読み出しはルーティングメモ
リの制御の下で行なわれ、続出タイムスロットの順序番
号はデータストアアドレスに一致させる。この一致は、
ルーティングメモリアドレスに対し所望のタイムスロッ
ト番号を選択し、当該メモリ位置にこのタイムスロット
に読み出すべきパケットのデータストアアドレスを与え
ることにより実現される。タイムスロット番号は中央制
御装置によってそれ自体既知であって本発明の一部を構
成しないルーティングアルゴリズムを用いてデータスト
アアドレスに加えられる。
上述の交換装置は、データストア内のパケットオリエン
テッドデータと回線オリエンテッドテ゛−タとの間の境
界を可変にすることができるという追加の利点を有する
。従って、平均より多いパケットオリエンテッドデータ
が供給される場合には、データストアの大きなセクショ
ンをパケットオリエンテッドデータのために用意するこ
とができる。
テッドデータと回線オリエンテッドテ゛−タとの間の境
界を可変にすることができるという追加の利点を有する
。従って、平均より多いパケットオリエンテッドデータ
が供給される場合には、データストアの大きなセクショ
ンをパケットオリエンテッドデータのために用意するこ
とができる。
逆に、平均より多い回線オリエンテッドデータが供給さ
れる場合にはデータストアの大きなセクションを回線オ
リエンテッドデータのために用意することができる。
れる場合にはデータストアの大きなセクションを回線オ
リエンテッドデータのために用意することができる。
本発明交換装置の好適実施例においては、アドレス手段
は ・アドレス手段のデータ出力端子を構成するデータ出力
端子と、 ・アドレス手段の制御入力端子を構成する制御入力端子
と、 ・ルーティングメモリのデータ出力端子に接続されたデ
ータ入力端子と、 を有する先入れ先出し（ＦＩＦＯ）型メモリで構成する
。
は ・アドレス手段のデータ出力端子を構成するデータ出力
端子と、 ・アドレス手段の制御入力端子を構成する制御入力端子
と、 ・ルーティングメモリのデータ出力端子に接続されたデ
ータ入力端子と、 を有する先入れ先出し（ＦＩＦＯ）型メモリで構成する
。
交換装置が動作を開始するとき、ＦＩＦＯメモリにはあ
きデータストア位置のデータストアアドレス、従ってデ
ータストアのパケットセクションの全アドレスがロード
される。ＦＩＦＯメモリから成るアドレス手段は書き込
むべきパケットごとにあきメモリ位置のデータストアア
ドレスを発生する。人パケットに対しあきメモリ位置の
データストアアドレスがなくなるとＦＩＦＤメモリは空
になる。これがため、ＦＩＦＤメモリを用いることによ
りデータストアの飽和状態の監視が可能になる。これに
より、データストアが飽和しそうになるとＦＩＦＯメモ
リがアラーム信号を発生するようにできる。このアラー
ム信号に応答してトラヒック供給に制限又はパケットの
遅延のような適切な手段を講することができる。
きデータストア位置のデータストアアドレス、従ってデ
ータストアのパケットセクションの全アドレスがロード
される。ＦＩＦＯメモリから成るアドレス手段は書き込
むべきパケットごとにあきメモリ位置のデータストアア
ドレスを発生する。人パケットに対しあきメモリ位置の
データストアアドレスがなくなるとＦＩＦＤメモリは空
になる。これがため、ＦＩＦＤメモリを用いることによ
りデータストアの飽和状態の監視が可能になる。これに
より、データストアが飽和しそうになるとＦＩＦＯメモ
リがアラーム信号を発生するようにできる。このアラー
ム信号に応答してトラヒック供給に制限又はパケットの
遅延のような適切な手段を講することができる。
（実施例）
本発明を図示の実施例につき詳細に説明する。
第１図はＴＳＴ （時間スイッチ・空間スイッチ・時
間スイッチ）型の既知の交換装置を示す。この交換装置
はｎ個の入力タイマ段１−１〜１−ｎ（一般に１−１）
と、空間交換段２と、ｎ個の出力タイマ段３−１〜３−
ｎ（一般に３−ｊ）とを具えている。各人力タイマ＆１
−１の出力端子は空間交換段２０入力端子に接続される
。各出力タイマ段３−ｊ の入力端子は空間交換段２の
出力端子に接続される。
間スイッチ）型の既知の交換装置を示す。この交換装置
はｎ個の入力タイマ段１−１〜１−ｎ（一般に１−１）
と、空間交換段２と、ｎ個の出力タイマ段３−１〜３−
ｎ（一般に３−ｊ）とを具えている。各人力タイマ＆１
−１の出力端子は空間交換段２０入力端子に接続される
。各出力タイマ段３−ｊ の入力端子は空間交換段２の
出力端子に接続される。
人力タイマ段１−１ に入る情報は既にタイムスロット
に分配されており、人力段１−ｉ によりこれらタイム
スロットが並べ替えられて空間交換段２に転送される。
に分配されており、人力段１−ｉ によりこれらタイム
スロットが並べ替えられて空間交換段２に転送される。
空間交換段２はこの情報を受信する入力端子をその出力
端子の１つに接続する。次いで、この情報は関連する出
力タイマ段３−Ｊ に転送され、この出力タイマ段３−
ｊ により適正なタイムスロットにスイッチされる。
端子の１つに接続する。次いで、この情報は関連する出
力タイマ段３−Ｊ に転送され、この出力タイマ段３−
ｊ により適正なタイムスロットにスイッチされる。
第２図は本発明による入力タイマ段を示し、この人力タ
イマ段は回線トラヒック用の並列人バス１９を含み、こ
のバスをデータストア３３のデータ入力端子３６に接続
する。この人力タイマ段は、更に、直列人パケットバス
２０を含み、このバスを本例では直列−並列変換器２１
から成る転送装置に接続し、その並列出力端子をデータ
ストア３３のデータ入力端子３６及び入回線バス１９に
接続する。入パケットバス２０はＶＣＩバッファ２２の
入力端子にも接続し、このバッファはパケットパルス導
線２３及びビットクロック導線２４にも接続する。
イマ段は回線トラヒック用の並列人バス１９を含み、こ
のバスをデータストア３３のデータ入力端子３６に接続
する。この人力タイマ段は、更に、直列人パケットバス
２０を含み、このバスを本例では直列−並列変換器２１
から成る転送装置に接続し、その並列出力端子をデータ
ストア３３のデータ入力端子３６及び入回線バス１９に
接続する。入パケットバス２０はＶＣＩバッファ２２の
入力端子にも接続し、このバッファはパケットパルス導
線２３及びビットクロック導線２４にも接続する。
ＶＣＩバッファ２２の出力端子２５を比較器２６の入力
端子２７に接続すると共に禁止スイッチ２９を経て中央
制御装置に接続する。比較器２６の他方の入力端子２８
には１つのエンプティパケットコード（ＥＰＣ）を表わ
すコードワードを供給する。比較器２６の出力端子を禁
止スイッチ２９の制御入力端子及びアドレッシング装置
３１０制御入力端子に接続する。
端子２７に接続すると共に禁止スイッチ２９を経て中央
制御装置に接続する。比較器２６の他方の入力端子２８
には１つのエンプティパケットコード（ＥＰＣ）を表わ
すコードワードを供給する。比較器２６の出力端子を禁
止スイッチ２９の制御入力端子及びアドレッシング装置
３１０制御入力端子に接続する。
アドレッシング装置３１は本例では先入れ先出しくＦＩ
ＦＤ）型メモリとして構成する。ＦＩＦＯ３１のデータ
出力端子３２をデータストア３３のアドレス入力端子３
４と中央制御装置とに接続する。ＦＩＦＯ３１のデータ
入力端子４０をルーティングメモリ５０のデータ出力端
子５２に接続する。このデータ出力端子５２は、データ
出力端子３２と同様に、データストア３３のアドレス入
力端子３４に接続する。データストア３３のデータ出力
端子３７を並列−直列変換器３８の入力端子に接続し、
その出力端子３９をもって出バスを構成する。このバス
は第１図では人力タイマ段１−１ と空間交換段２とを
相互接続する導線で表わしである。
ＦＤ）型メモリとして構成する。ＦＩＦＯ３１のデータ
出力端子３２をデータストア３３のアドレス入力端子３
４と中央制御装置とに接続する。ＦＩＦＯ３１のデータ
入力端子４０をルーティングメモリ５０のデータ出力端
子５２に接続する。このデータ出力端子５２は、データ
出力端子３２と同様に、データストア３３のアドレス入
力端子３４に接続する。データストア３３のデータ出力
端子３７を並列−直列変換器３８の入力端子に接続し、
その出力端子３９をもって出バスを構成する。このバス
は第１図では人力タイマ段１−１ と空間交換段２とを
相互接続する導線で表わしである。
ルーティングメモリのデータ入力端子５１は中央制御装
置に接続し、アドレス入力端子５３は中央制御装置とサ
イクルカウンク５５の出力端子５６とに接続する。
置に接続し、アドレス入力端子５３は中央制御装置とサ
イクルカウンク５５の出力端子５６とに接続する。
データストア３３は２つのセクションに分けられる。一
方のセクションは回線オリエンテッドデータの蓄積用で
あり、他方のセクションはパケットオリエンテッドデー
タの蓄積用である。
方のセクションは回線オリエンテッドデータの蓄積用で
あり、他方のセクションはパケットオリエンテッドデー
タの蓄積用である。
データストア３３は制御出力モードで駆動される。
即ち、入パケットは順次の空き位置に書き込まれるが、
これらパケットは、中央制御装置により指定されたアド
レスに従って読み出され、アドレスの順序は関連するパ
ケットが位置すべき出タイムスロットの順序により決定
される。パケットバス２０を経て入るパケットは直列−
並列変換器２１に転送され、その出力端子に並列モード
で現われる。
これらパケットは、中央制御装置により指定されたアド
レスに従って読み出され、アドレスの順序は関連するパ
ケットが位置すべき出タイムスロットの順序により決定
される。パケットバス２０を経て入るパケットは直列−
並列変換器２１に転送され、その出力端子に並列モード
で現われる。
このパケットの直列−並列変換は単一動作で実行してパ
ケット全体が並列出力端子に現われるようにすることが
できる。長いパケット （例えば５１２ビツト長）に対
しては最初に入パケットを区分パケットに分割し、次い
でこれら区分パケットを順次直列−並列変換してデータ
ストア３３の順次のメモリ位置に書き込むことができる
。同時に、パケットがバーチャルサーキットアイデンテ
ィファイヤ（ＶＣＩ）がＶＣＩバッファ２２に供給され
、その出力端子２５にＶＣＩが並列モードで現われる。
ケット全体が並列出力端子に現われるようにすることが
できる。長いパケット （例えば５１２ビツト長）に対
しては最初に入パケットを区分パケットに分割し、次い
でこれら区分パケットを順次直列−並列変換してデータ
ストア３３の順次のメモリ位置に書き込むことができる
。同時に、パケットがバーチャルサーキットアイデンテ
ィファイヤ（ＶＣＩ）がＶＣＩバッファ２２に供給され
、その出力端子２５にＶＣＩが並列モードで現われる。
この出力端子２５からＭＣＩ が比較器２６の入力端子
２７に供給される。ここでＶＣＩが他方の入力端子２８
に存在するエンプティパケットコード（ＢＰＣ＞ と
比較される。
２７に供給される。ここでＶＣＩが他方の入力端子２８
に存在するエンプティパケットコード（ＢＰＣ＞ と
比較される。
ＶＣＩ とＢＰＣが一致する場合、このことはエンプテ
ィパケット（情報で満たされていない空のパケット）で
あることを示す。この場合には比較器２６は出力信号を
禁止スイッチ２９に供給し、これに応答して禁止スイッ
チ２９が禁止状態になり、ＶＣＩ は中央制御装置に供
給されない。
ィパケット（情報で満たされていない空のパケット）で
あることを示す。この場合には比較器２６は出力信号を
禁止スイッチ２９に供給し、これに応答して禁止スイッ
チ２９が禁止状態になり、ＶＣＩ は中央制御装置に供
給されない。
到着パケットがフルパケット （情報で満たされている
）の場合には、関連するＶＣＩが中央制御パケットに供
給される。更に、この場合には比較器２６からこの出力
信号の制御の下でＦＩＦＯ３１があきメモリ位置の書込
アドレスをデータストア３３のアドレス入力端子３４に
供給する。次いでパケットがデ−タストア内のこの位置
に書き込まれる。この位置のアドレスはＭＣＩ と−緒
に中央制御装置に供給される。
）の場合には、関連するＶＣＩが中央制御パケットに供
給される。更に、この場合には比較器２６からこの出力
信号の制御の下でＦＩＦＯ３１があきメモリ位置の書込
アドレスをデータストア３３のアドレス入力端子３４に
供給する。次いでパケットがデ−タストア内のこの位置
に書き込まれる。この位置のアドレスはＭＣＩ と−緒
に中央制御装置に供給される。
これがため、中央制御装置は大フルパケットのＶＣＩ
を受信すると共にそのパケットがデータストア３３に蓄
積されたアドレスも受信する。このように蓄積されたパ
ケットを選択したタイムスロットに読み出すことができ
るように、中央制御装置はそれ自体既知であって本発明
に含まれないルーティングアルゴリズムを用いてデータ
ストア３３の読取アドレスを発生する。このパケットに
対しあきルートが得られるとこの読取アドレスを表わす
コードワードがルーティングメモリ５０のデータ入力端
子５１に供給される。同時に中央制御装置はこのコード
ワードに関連するアドレス、即ち関連する読取アドレス
が蓄積されているルーティングメモリ内の位置を表わす
アドレスをルーティングメモリ５０のアドレス入力端子
５３に供給する。
を受信すると共にそのパケットがデータストア３３に蓄
積されたアドレスも受信する。このように蓄積されたパ
ケットを選択したタイムスロットに読み出すことができ
るように、中央制御装置はそれ自体既知であって本発明
に含まれないルーティングアルゴリズムを用いてデータ
ストア３３の読取アドレスを発生する。このパケットに
対しあきルートが得られるとこの読取アドレスを表わす
コードワードがルーティングメモリ５０のデータ入力端
子５１に供給される。同時に中央制御装置はこのコード
ワードに関連するアドレス、即ち関連する読取アドレス
が蓄積されているルーティングメモリ内の位置を表わす
アドレスをルーティングメモリ５０のアドレス入力端子
５３に供給する。
ルーティングメモリの読取サイクル中、サイクルカウン
タ５５がその出力端子にアドレスを発生し、このアドレ
スがルーティングメモリ５０のアドレス入力端子５３に
供給される。このときルートメモリ５０のこの位置にあ
るデータ（即ち、読み出すべきデータストア３３内のパ
ケットのアドレス）が、ルーティングメモリ５０のデー
タ出力端子５２に現われる。この読取アドレスがデータ
ストア３３のアドレス入力端子３４に供給され、この位
置にあるパケットがデータ出力端子３７に読み出され、
並列−直列変換器３８に供給される。次いでこのパケッ
トはバス３９を経て入力タイマ段から出てい（。
タ５５がその出力端子にアドレスを発生し、このアドレ
スがルーティングメモリ５０のアドレス入力端子５３に
供給される。このときルートメモリ５０のこの位置にあ
るデータ（即ち、読み出すべきデータストア３３内のパ
ケットのアドレス）が、ルーティングメモリ５０のデー
タ出力端子５２に現われる。この読取アドレスがデータ
ストア３３のアドレス入力端子３４に供給され、この位
置にあるパケットがデータ出力端子３７に読み出され、
並列−直列変換器３８に供給される。次いでこのパケッ
トはバス３９を経て入力タイマ段から出てい（。
ＦＩＦＯ３１のデータ出力端子３２とルーティングメモ
リ５０のデータ出力端子５２の双方をデータストア３３
のアドレス入力端子３４に接続する。これは、例えばア
ドレス入力端子３４をデータ出力端子３２又はデータ出
力端子５２に選択的に接続するそれ自体既知のスイッチ
ング手段（図示せず）により実行される。データストア
３３に書込アドレス入力端子と読取アドレス入力端子を
設けることもできる。この場合にはデータ出力端子３２
を書込アドレス入力端子に、データ出力端子５２を読取
アドレス入力端子に接続すればよい。
リ５０のデータ出力端子５２の双方をデータストア３３
のアドレス入力端子３４に接続する。これは、例えばア
ドレス入力端子３４をデータ出力端子３２又はデータ出
力端子５２に選択的に接続するそれ自体既知のスイッチ
ング手段（図示せず）により実行される。データストア
３３に書込アドレス入力端子と読取アドレス入力端子を
設けることもできる。この場合にはデータ出力端子３２
を書込アドレス入力端子に、データ出力端子５２を読取
アドレス入力端子に接続すればよい。
ルーティングメモリ５３のアドレス入力端子５３も同様
に実現することができる。
に実現することができる。
第１図はＴＳＴ型の既知の交換装置の構成図、第２図は
本発明による入力タイマ段の構成図である。 １−１〜ｌ−ｎ・・・人力タイマ役 ２・・・ 空間交換段 ３−１〜３−ｎ・・・出力タイマ役 １９・・・入回線バス ２０・・・入パケットバス ２１・・・直列−並列変
換器２２・・・ＶＣＩバッファ ２６・・・比較器
２９・・・禁止スイッチ ３１・・・アドレッシング装置（ＦＩＦＯメモリ）３３
・・・データストア ３８・・・並列−直列変換器
５０・・・ルーディングメモリ ５５・・・カウンタ
本発明による入力タイマ段の構成図である。 １−１〜ｌ−ｎ・・・人力タイマ役 ２・・・ 空間交換段 ３−１〜３−ｎ・・・出力タイマ役 １９・・・入回線バス ２０・・・入パケットバス ２１・・・直列−並列変
換器２２・・・ＶＣＩバッファ ２６・・・比較器
２９・・・禁止スイッチ ３１・・・アドレッシング装置（ＦＩＦＯメモリ）３３
・・・データストア ３８・・・並列−直列変換器
５０・・・ルーディングメモリ ５５・・・カウンタ
Claims (1)
- 【特許請求の範囲】 １、回線オリエンテッドデータのみならずパケットオリ
エンテッドデータも交換する交換装置において、当該交
換装置は、回線オリエンテッドデータを交換する少くと
も１個の入力タイマ段を具え、この入力タイマ段は、 ＊制御出力モードで動作するデータストアであって、 ・受信時にパケットを無遅延転送する転送手段を経て入
パケットバスに接続されたデータ入力端子と、 ・データ出力端子と、 ・アドレス入力端子とを具えたデータストアと； ＊書込アドレスを発生し該アドレスを前記データストア
及び中央制御装置に供給するアドレッシング手段であっ
て、 ・前記データストアのアドレス入力端子に接続されると
共に中央制御装置に接続し得るデータ出力端子と、 ・パケットの検出に応答してパケット信号を受信し書込
アドレスを発生させる制御入力端子とを具えたアドレッ
シング手段と、 ＊パケットに関連するバーチャルサーキットアイデンテ
ィファイヤ（ＶＣＩ）を中央制御装置に供給するバッフ
ァであって、 ・入パケットバスに接続された入力端子と、・中央制御
装置に接続し得る出力端子とを具えたＶＣＩバッファと
； ＊読み出すべきパケットごとに該当するデータストアア
ドレスを発生するルーティングメモリであって、 ・前記データストアのアドレス入力端子に接続されたデ
ータ出力端子と、 中央制御装置に接続し得るデータ入力端子 と、 カウンタ又は中央制御装置に選択的に接続 し得るアドレス入力端子とを具えたルーティングメモリ
と； を具え、前記データストアのアドレス入力端子を前記ア
ドレッシング手段のデータ出力端子又は前記ルーティン
グメモリのデータ出力端子に選択的に接続し得るように
してあることを特徴とする交換装置。 ２、前記アドレス手段は、 ・アドレス手段のデータ出力端子を構成するデータ出力
端子と、 ・アドレス手段の制御入力端子を構成する制御入力端子
と、 ・ルーティングメモリのデータ出力端子に接続されたデ
ータ入力端子と、 を有する先入れ先出し（ＦＩＦＯ）型メモリで構成した
ことを特徴とする請求項１記載の交換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8801481A NL8801481A (nl) | 1988-06-09 | 1988-06-09 | Schakelstelsel voor het doorschakelen van zowel pakket-georienteerde data als circuit-georienteerde data. |
| NL8801481 | 1988-06-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0232645A true JPH0232645A (ja) | 1990-02-02 |
Family
ID=19852437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143920A Pending JPH0232645A (ja) | 1988-06-09 | 1989-06-06 | 交換装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4962499A (ja) |
| EP (1) | EP0345891B1 (ja) |
| JP (1) | JPH0232645A (ja) |
| CA (1) | CA1314611C (ja) |
| DE (1) | DE68909117T2 (ja) |
| NL (1) | NL8801481A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475708A (en) * | 1989-09-25 | 1995-12-12 | Siemens Aktiengesellschaft | Circuit arrangement with at least one input and at least one output for forwarding an input signal that can be filtered, parallelized and digitized |
| US5144619A (en) * | 1991-01-11 | 1992-09-01 | Northern Telecom Limited | Common memory switch for routing data signals comprising ATM and STM cells |
| US5274642A (en) * | 1992-06-05 | 1993-12-28 | Indra Widjaja | Output buffered packet switch with a flexible buffer management scheme |
| CA2105268C (en) * | 1992-12-28 | 1999-07-13 | Shahrukh S. Merchant | Resynchronization of asynchronous transfer mode (atm) switch fabric |
| US6128282A (en) * | 1997-12-18 | 2000-10-03 | Sicom, Inc. | Network node controller and method for combining circuit and packet data |
| US6278706B1 (en) * | 1998-04-03 | 2001-08-21 | Opuswave Networks, Inc. | Wireless packet data communication apparatus and method |
| US6404735B1 (en) | 1998-04-30 | 2002-06-11 | Nortel Networks Limited | Methods and apparatus for distributed control of a multi-class network |
| US6667956B2 (en) | 1998-05-01 | 2003-12-23 | Nortel Networks Limited | Multi-class network |
| US6594238B1 (en) * | 1998-06-19 | 2003-07-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for dynamically adapting a connection state in a mobile communications system |
| US6580721B1 (en) * | 1998-08-11 | 2003-06-17 | Nortel Networks Limited | Routing and rate control in a universal transfer mode network |
| US6707825B1 (en) | 1998-12-08 | 2004-03-16 | Salix Technologies, Inc. | Signal processing system |
| US6931002B1 (en) | 1998-12-08 | 2005-08-16 | Daniel S. Simpkins | Hybrid switching |
| AU2353500A (en) * | 1998-12-08 | 2000-06-26 | Tellabs Operations, Inc. | Signal processing system and hybrid switching |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
| US4521880A (en) * | 1983-12-06 | 1985-06-04 | At&T Bell Laboratories | Time-slot interchanger for fast circuit switching |
| US5043979A (en) * | 1986-09-16 | 1991-08-27 | Hitachi, Ltd. | Time-division channel arrangement |
-
1988
- 1988-06-09 NL NL8801481A patent/NL8801481A/nl not_active Application Discontinuation
-
1989
- 1989-06-02 US US07/360,496 patent/US4962499A/en not_active Expired - Lifetime
- 1989-06-05 DE DE89201424T patent/DE68909117T2/de not_active Expired - Fee Related
- 1989-06-05 EP EP89201424A patent/EP0345891B1/en not_active Expired - Lifetime
- 1989-06-06 JP JP1143920A patent/JPH0232645A/ja active Pending
- 1989-06-06 CA CA000601889A patent/CA1314611C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL8801481A (nl) | 1990-01-02 |
| EP0345891A1 (en) | 1989-12-13 |
| EP0345891B1 (en) | 1993-09-15 |
| DE68909117T2 (de) | 1994-04-21 |
| US4962499A (en) | 1990-10-09 |
| DE68909117D1 (de) | 1993-10-21 |
| CA1314611C (en) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819228A (en) | Synchronous packet voice/data communication system | |
| US4903261A (en) | Synchronous packet voice/data communication system | |
| US4771425A (en) | Synchoronous packet voice/data communication system | |
| US4520477A (en) | Control information communication arrangement for a time division switching system | |
| CA1150805A (en) | Time division switching system control arrangement | |
| JPH0552118B2 (ja) | ||
| US4460994A (en) | Loop communication system | |
| JPH0232645A (ja) | 交換装置 | |
| HU180481B (en) | Digital switching network of distributed control | |
| US5146455A (en) | Wide range mixed rate TDM bus using a multiple of time slot interchange circuit switches | |
| JPH03182140A (ja) | 共通バッファ形交換装置 | |
| JPS598120B2 (ja) | デイジタルスイツチング装置 | |
| JPS6023557B2 (ja) | 時分割多重データワード転送装置 | |
| CA2015404C (en) | Packet cross connect switch system including improved throughput | |
| JPH08195757A (ja) | ディジタルデータ網用スイッチングデバイス | |
| US4500991A (en) | Circuit arrangement for the control of the transmission of digital signals, particularly PCM-signals, between stations of a time division multiplex telecommunication network particularly PCM-time division multiplex telecommunication network | |
| WO1999013680A1 (en) | Sub-rate switching telecommunications switch | |
| US6160807A (en) | Timeslot interchange network | |
| CA1083696A (en) | Time division switching network | |
| US5754544A (en) | Switching network for the pick-up and forwarding of data streams | |
| US6522669B1 (en) | Devices and methods relating to telecommunications equipment | |
| KR20000076140A (ko) | 타임 스위치 스테이지 및 스위치 | |
| US5953539A (en) | Service switching point having a direct memory access controller | |
| CA1230402A (en) | Multiple channel depacketizer | |
| JPS6219120B2 (ja) |