JPH0232391A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0232391A JPH0232391A JP63182428A JP18242888A JPH0232391A JP H0232391 A JPH0232391 A JP H0232391A JP 63182428 A JP63182428 A JP 63182428A JP 18242888 A JP18242888 A JP 18242888A JP H0232391 A JPH0232391 A JP H0232391A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- modulation
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、容量性フラット・マトリクスディスグレイパ
ネル(以下、薄膜EL表示装置と呼ぶ)やプラズマデイ
スプレィパネルなどの表示装置に関する。
ネル(以下、薄膜EL表示装置と呼ぶ)やプラズマデイ
スプレィパネルなどの表示装置に関する。
従来の技術
第3図は、一般的な薄膜EL表示装置の構成を概略的に
示すブロック図である。[21において表示パネル1は
薄膜EL素子からなっている。この薄膜EL素子は、ガ
ラス基板上に帯状の透明電極を平行に配列し、この上に
誘電物質を積層し、さらにその上にEL層を積層し、さ
らにその上に誘;物質を積層して3層構造にし、その上
に透明電極と直交する方向に延びる帯状の背面電極を平
行に配列して構成されている。
示すブロック図である。[21において表示パネル1は
薄膜EL素子からなっている。この薄膜EL素子は、ガ
ラス基板上に帯状の透明電極を平行に配列し、この上に
誘電物質を積層し、さらにその上にEL層を積層し、さ
らにその上に誘;物質を積層して3層構造にし、その上
に透明電極と直交する方向に延びる帯状の背面電極を平
行に配列して構成されている。
表示パネル1では、薄膜EL素子の透明電極がデータ側
電極D1〜D8とされ、また薄膜EL素子の背面電極が
走査@電極81〜S4とされる。
電極D1〜D8とされ、また薄膜EL素子の背面電極が
走査@電極81〜S4とされる。
データ側スイッチング回路2は、各データ側電極D1〜
D8に個別的に変調電圧V、(たとえば50v)を印加
するための回路であり、各データ側電極D1〜D8に個
別的に接続されたデータ側出力ボート群3と、各データ
(II電極D1〜D8に対応する表示データを受は入れ
、その表示データに応じてデータ側出力ボート群3をオ
ン・オフさせるシフトレジスタ・ラッチ回路4とを有す
る。
D8に個別的に変調電圧V、(たとえば50v)を印加
するための回路であり、各データ側電極D1〜D8に個
別的に接続されたデータ側出力ボート群3と、各データ
(II電極D1〜D8に対応する表示データを受は入れ
、その表示データに応じてデータ側出力ボート群3をオ
ン・オフさせるシフトレジスタ・ラッチ回路4とを有す
る。
走査側スイッチング回路5は、各走査側電極81〜S4
にその線順次に従って書込み電圧V1.(たとえば+2
20V)、−Vw2(たとえば−170v)を印加する
ための回路であり、各走査側電極81〜S4に個別的に
接続された走査側出力ボート群6と、走査側出力ボート
群6を走査側電極81〜S4の線順次に従ってオン・オ
フさせるシフトレジスタ・ラッチ回路7とを有する。駆
動回路8は、一定の基準電圧■。(たとえば25v)か
ら表示パネル1駆動用の高電圧を発生させるための回路
であり、データ側出力ボート群3に変調電圧■。を供給
するための変調駆動回路9と、走査側出力ボート群6に
書込み電圧V w 1 、 V w tを供給するた
めの書込駆動回路10とを有する。
にその線順次に従って書込み電圧V1.(たとえば+2
20V)、−Vw2(たとえば−170v)を印加する
ための回路であり、各走査側電極81〜S4に個別的に
接続された走査側出力ボート群6と、走査側出力ボート
群6を走査側電極81〜S4の線順次に従ってオン・オ
フさせるシフトレジスタ・ラッチ回路7とを有する。駆
動回路8は、一定の基準電圧■。(たとえば25v)か
ら表示パネル1駆動用の高電圧を発生させるための回路
であり、データ側出力ボート群3に変調電圧■。を供給
するための変調駆動回路9と、走査側出力ボート群6に
書込み電圧V w 1 、 V w tを供給するた
めの書込駆動回路10とを有する。
駆動論理回路11は、表示データD、データ転送りロッ
クCK、水平同期信号H1垂直同期信号Vなどの入力信
号に基づいて、表示パネルlの駆動に必要な各種のタイ
ミング信号を発生するための回路である。
クCK、水平同期信号H1垂直同期信号Vなどの入力信
号に基づいて、表示パネルlの駆動に必要な各種のタイ
ミング信号を発生するための回路である。
上記した薄膜EL表示装置において、その表示パネル1
の走査側電極S2に含まれる画素に着目してその動作を
以下に説明する。
の走査側電極S2に含まれる画素に着目してその動作を
以下に説明する。
第4図は、その動作における走査側電極S2に含まれる
画素への印加電圧を示す波形図であり、第5(2Iは、
表示パネル1への印加電圧と発光輝度との関係を示す特
性図である。薄膜EL表示装置の第1フイールドの駆動
では、走査(!1電極S2には書込み電圧■、として第
4111 (1)に示すように正極性の電圧V、、(+
220V)が印加される。
画素への印加電圧を示す波形図であり、第5(2Iは、
表示パネル1への印加電圧と発光輝度との関係を示す特
性図である。薄膜EL表示装置の第1フイールドの駆動
では、走査(!1電極S2には書込み電圧■、として第
4111 (1)に示すように正極性の電圧V、、(+
220V)が印加される。
このとき、たとえば走査側電極D1に変調電圧■(+5
0V)が印加されない場合には、走査側電極S2とデー
タ側電極D1の交点に位置する画素Aには実効電圧とし
て■、(モ220V)が印加される。このときの実効電
圧■□は表示パオ・ルlの発光しきい値電圧Vthより
も充分高いので、画素Aは発光状態となる。
0V)が印加されない場合には、走査側電極S2とデー
タ側電極D1の交点に位置する画素Aには実効電圧とし
て■、(モ220V)が印加される。このときの実効電
圧■□は表示パオ・ルlの発光しきい値電圧Vthより
も充分高いので、画素Aは発光状態となる。
一方、このとき、データ誘電ID1に第4図(2)に破
線で示すように変調電圧■。(50V)が印加されてい
る渇きには、画素Aには実効電圧として Vw −V、=220V−50V =170V ・・・ (1)が
印加される。このときの実効電圧は表示パネル1の発光
しきい値電圧■。よりも低く、したがって画素Aは非発
光状態となる。
線で示すように変調電圧■。(50V)が印加されてい
る渇きには、画素Aには実効電圧として Vw −V、=220V−50V =170V ・・・ (1)が
印加される。このときの実効電圧は表示パネル1の発光
しきい値電圧■。よりも低く、したがって画素Aは非発
光状態となる。
また、薄膜EL表示装置の第2フイールドの駆動では、
走査(II電掻S2には書込み;圧Vwとして第・1図
(1)に示すように第1フイールドの場きとは逆極性の
電圧−V−2(170V)が印加される。このときデー
タ側電極D1に第4図(2)に実線で示すように変調電
圧V1.l (+50■)が印加される場きには、画素
Aには実効電圧とじて−V、、−V、=−170V−5
0V =−220V ・・・ (2)が印加さ
れる・(ただし、この場きの負′F!fきは正符合の場
合と逆の方向から実効電圧が印加される)。
走査(II電掻S2には書込み;圧Vwとして第・1図
(1)に示すように第1フイールドの場きとは逆極性の
電圧−V−2(170V)が印加される。このときデー
タ側電極D1に第4図(2)に実線で示すように変調電
圧V1.l (+50■)が印加される場きには、画素
Aには実効電圧とじて−V、、−V、=−170V−5
0V =−220V ・・・ (2)が印加さ
れる・(ただし、この場きの負′F!fきは正符合の場
合と逆の方向から実効電圧が印加される)。
したがって、このときには先の実効電圧■□と同じ実効
電圧が画素Aに印加されたことになり、画素Aは発光状
態となる。
電圧が画素Aに印加されたことになり、画素Aは発光状
態となる。
一方、このとき、データfill電極D1に第411m
(2)に破線で示すように変調電圧■。が印加されてい
ない場合には、画素Aには実効電圧として一■1□(−
170V)が印加される。この実効電圧V w 2は先
の実効電圧(V□−V、)=170Vと実質的に同じで
あり、したがって画素Aは非発光状態となる。すなわち
、画素に印加される実効電圧が+170Vのときには非
発光となる。このような発光・非発光の駆動が表示デー
タに応じて全画素に亘って行われることによって、所定
の画像が表示される。
(2)に破線で示すように変調電圧■。が印加されてい
ない場合には、画素Aには実効電圧として一■1□(−
170V)が印加される。この実効電圧V w 2は先
の実効電圧(V□−V、)=170Vと実質的に同じで
あり、したがって画素Aは非発光状態となる。すなわち
、画素に印加される実効電圧が+170Vのときには非
発光となる。このような発光・非発光の駆動が表示デー
タに応じて全画素に亘って行われることによって、所定
の画像が表示される。
第6図は、上記した薄膜EL表示装置の変調駆動回路9
の従来の構成を示す回路図である9図において、入力端
子12は基準電圧として1/2■イの電圧を入力するた
めの端子であり、出力端子13はこの変調駆動回路9で
発生した電圧V0を第3112に示すデータ側出力ボー
ト群3に送るための端子である。入力端子12と出力端
子13の間にはダイオード14が接続されており、また
入力端子12と接地との間にはPチャネル形のMOSト
ランジスタQ1とNチャネル形のMOS)ランジスタQ
2が直列に接続されている。トランジスタQ1のソース
は入力端子12に接続され、ドレインはトランジスタQ
2のドレインに接続され、トランジスタQ2のソースは
接地されている。またトランジスタQl、Q2のドレイ
ン同士が接続される接続点と出力端子13との間にはコ
ンデンサ15が接続されている。各トランジスタQl。
の従来の構成を示す回路図である9図において、入力端
子12は基準電圧として1/2■イの電圧を入力するた
めの端子であり、出力端子13はこの変調駆動回路9で
発生した電圧V0を第3112に示すデータ側出力ボー
ト群3に送るための端子である。入力端子12と出力端
子13の間にはダイオード14が接続されており、また
入力端子12と接地との間にはPチャネル形のMOSト
ランジスタQ1とNチャネル形のMOS)ランジスタQ
2が直列に接続されている。トランジスタQ1のソース
は入力端子12に接続され、ドレインはトランジスタQ
2のドレインに接続され、トランジスタQ2のソースは
接地されている。またトランジスタQl、Q2のドレイ
ン同士が接続される接続点と出力端子13との間にはコ
ンデンサ15が接続されている。各トランジスタQl。
Q2のゲートには、それぞれ制御信号MVU、MVDが
入力される。
入力される。
第7図は、上記した変調駆動回路9の動作を示すタイミ
ング・チャートであり、この図を参照してその動作を以
下に説明する。
ング・チャートであり、この図を参照してその動作を以
下に説明する。
2つのトランジスタQl、Q2がともにオフのとき、コ
ンデンサ15は充電されず、入力端子12から入力され
る基準電圧t/2Vxがダイオード14を経てそのまま
出力端子13より出力される。つぎに、Hレベルの制御
信号MVDがトランジスタQ2のゲートに入力されてト
ランジスタQ2が第7図(1)に示すようにオンすると
、コンデンサ15はトランジスタQ2を介して接地され
る。このためコンデンサ15は基準電圧1/2■。の電
位だけ充電されるが、このときの出力V0は第7[J(
3)に示すように1/2VNに保たれている。つぎに、
Lレベルの制御信号MVUがトランジスタQ1のゲート
に入力されてトランジスタQ1が第7図(2)に示すよ
うにオンすると、コンデンサ15に充電されていた充電
電圧1/2■7に基準電圧1/2V、が重畳されて、こ
のとき出力端子13から取り出される出力■。は第7図
(3)に示すようにVHとなる。すなわち、この変調駆
動回路9は入力されてきた基準電圧1/2■、を2倍に
して変調電圧■。とじて出力する倍電圧回路を構成して
いる。
ンデンサ15は充電されず、入力端子12から入力され
る基準電圧t/2Vxがダイオード14を経てそのまま
出力端子13より出力される。つぎに、Hレベルの制御
信号MVDがトランジスタQ2のゲートに入力されてト
ランジスタQ2が第7図(1)に示すようにオンすると
、コンデンサ15はトランジスタQ2を介して接地され
る。このためコンデンサ15は基準電圧1/2■。の電
位だけ充電されるが、このときの出力V0は第7[J(
3)に示すように1/2VNに保たれている。つぎに、
Lレベルの制御信号MVUがトランジスタQ1のゲート
に入力されてトランジスタQ1が第7図(2)に示すよ
うにオンすると、コンデンサ15に充電されていた充電
電圧1/2■7に基準電圧1/2V、が重畳されて、こ
のとき出力端子13から取り出される出力■。は第7図
(3)に示すようにVHとなる。すなわち、この変調駆
動回路9は入力されてきた基準電圧1/2■、を2倍に
して変調電圧■。とじて出力する倍電圧回路を構成して
いる。
ところで、このような薄膜EL表示装置において1画面
の明るさを調整する調光機能を持たせる1つの方法とし
て、変調電圧■。を変化させる方法があるが、従来は上
記した変調駆動回路9に外部から供給する基準電圧1/
2V、を可変レギュレータなどを用いて変化させること
によって変調電圧V、を変化させたり、変調駆動回路9
そのものを出力可変式のDC−DCコンバータによって
構成するなどしていた。
の明るさを調整する調光機能を持たせる1つの方法とし
て、変調電圧■。を変化させる方法があるが、従来は上
記した変調駆動回路9に外部から供給する基準電圧1/
2V、を可変レギュレータなどを用いて変化させること
によって変調電圧V、を変化させたり、変調駆動回路9
そのものを出力可変式のDC−DCコンバータによって
構成するなどしていた。
発明が解決しようとする課題
しかしながら、上記した方法では、新たに可変レギュレ
ータや、DC−DCコンバータや電源が必要になり、コ
ストや消費電力の増大を招くという問題があった。
ータや、DC−DCコンバータや電源が必要になり、コ
ストや消費電力の増大を招くという問題があった。
したがって、本発明の目的は、従来の変調駆動回路に簡
単な機構をf1加するだけで、低コストで調光機能を付
与することのできる表示装置を提供することである。
単な機構をf1加するだけで、低コストで調光機能を付
与することのできる表示装置を提供することである。
課題を解決するための手段
本発明は、互いに交差する方向に配列した複数の走査側
電極と複数のデータ側電極との間に誘電層を介在させ、
変調駆動回路から出力される変調電圧をデータ側電極に
印加する一方、書込み駆動回路から出力される書込み電
圧を走査側電極に順次的に印加するようにして駆動され
る表示装置において、 前記変調駆動回路が、電源電流をコンデンサに充電し、
その充電電圧に電源電圧を重畳した電圧を変調電圧とし
て出力する出力手段と、前記コンデンサの充電時間を可
変調節する調節手段とを備えていることを特徴とする表
示装置である。
電極と複数のデータ側電極との間に誘電層を介在させ、
変調駆動回路から出力される変調電圧をデータ側電極に
印加する一方、書込み駆動回路から出力される書込み電
圧を走査側電極に順次的に印加するようにして駆動され
る表示装置において、 前記変調駆動回路が、電源電流をコンデンサに充電し、
その充電電圧に電源電圧を重畳した電圧を変調電圧とし
て出力する出力手段と、前記コンデンサの充電時間を可
変調節する調節手段とを備えていることを特徴とする表
示装置である。
作 用
本発明に従えば、変調駆動回路において、出力手段が電
源電流をコンデンサに充電しその充?4電圧に電源電圧
を重畳した電圧を変調電圧として出力するとき、調節手
段によってそのコンデンサの充電時間を可変調節すると
コンデンサの充電電圧が充電時間に応じて変わるため、
結局、変調電圧も変わることとなり、これによって画面
の明るさを調節することができる。
源電流をコンデンサに充電しその充?4電圧に電源電圧
を重畳した電圧を変調電圧として出力するとき、調節手
段によってそのコンデンサの充電時間を可変調節すると
コンデンサの充電電圧が充電時間に応じて変わるため、
結局、変調電圧も変わることとなり、これによって画面
の明るさを調節することができる。
実施例
第1図は本発明の一実施例である表示装置の変調駆動回
路19の構成について示す回路図である。
路19の構成について示す回路図である。
この実施例は薄膜EL表示装置の場合を示し、その概略
の構成は第3図で示した一般的な薄膜EL表示装置の場
合と同一であるので、ここではその全体的構成について
は図示および説明を省略する。
の構成は第3図で示した一般的な薄膜EL表示装置の場
合と同一であるので、ここではその全体的構成について
は図示および説明を省略する。
第1図の変調駆動回路19は、第3図に示す変調駆動回
路9にかわるものであって、第111Jにおいて入力端
子22は基準電圧として1/2V、(v。
路9にかわるものであって、第111Jにおいて入力端
子22は基準電圧として1/2V、(v。
は変調電圧)の電圧を外部から受は入れるための端子で
あり、出力端子23は、この変調駆動回路1つで発生し
た電圧■。を第3図に示すデータ側出力ボート群3に送
るための端子である。入力端子22と出力端子23との
間にはダイオード24が接続されている。すなわち、ダ
イオード24のアノードは入力端子22に接続され、ま
たカソードは出力端子23にそれぞれ接続されている。
あり、出力端子23は、この変調駆動回路1つで発生し
た電圧■。を第3図に示すデータ側出力ボート群3に送
るための端子である。入力端子22と出力端子23との
間にはダイオード24が接続されている。すなわち、ダ
イオード24のアノードは入力端子22に接続され、ま
たカソードは出力端子23にそれぞれ接続されている。
入力端子22と接地との間にはインダクタンスコイル2
6を介してPチャネル形のMOS)ランジスタQllと
Nチャネル形のMOSトランジスタQ12が直列に接続
されている。すなわち、トランジスタQllのソースは
入力端子22に接続され、ドレインはインダクタンスコ
イル26の一端に接続され、インダクタンスコイル26
の他端はトランジスタQ12のドレインに接続され、ト
ランジスタQ12のソースは接地されている。またトラ
ンジスタQllのトレインとインダクタンスコイル26
の一端が接続される接続点Pと出力端子23の間にはコ
ンデンサ25が接続され、以上の結線によって入力され
た基準電圧L/2V。
6を介してPチャネル形のMOS)ランジスタQllと
Nチャネル形のMOSトランジスタQ12が直列に接続
されている。すなわち、トランジスタQllのソースは
入力端子22に接続され、ドレインはインダクタンスコ
イル26の一端に接続され、インダクタンスコイル26
の他端はトランジスタQ12のドレインに接続され、ト
ランジスタQ12のソースは接地されている。またトラ
ンジスタQllのトレインとインダクタンスコイル26
の一端が接続される接続点Pと出力端子23の間にはコ
ンデンサ25が接続され、以上の結線によって入力され
た基準電圧L/2V。
を任意のレベルに昇圧し、変調電圧として出力する出力
回路部27が構成されている。トランジスタQILのゲ
ートには制御信号MVUが入力され、またトランジスタ
Q12のゲートにはパルス幅可変回路部28を介して制
御信号MVDが入力される。
回路部27が構成されている。トランジスタQILのゲ
ートには制御信号MVUが入力され、またトランジスタ
Q12のゲートにはパルス幅可変回路部28を介して制
御信号MVDが入力される。
上記したパルス幅可変回路部28は、入力されてきた制
御信号MVDを反転するインバータ29と、このインバ
ータ29の出力を積分処理する可変抵抗器30、コンデ
ンサ31およびダイオード33と、積分処理された信号
を反転してトランジスタQ12のゲートに入力するイン
バータ32とで構成されている。上記した可変抵抗器3
0およびコンデンサ33はインバータ29の出力端子と
インバータ32の入力端子の間に接続され、コンデンサ
31はインバータ32の入力端子と接地との間に接続さ
れている。
御信号MVDを反転するインバータ29と、このインバ
ータ29の出力を積分処理する可変抵抗器30、コンデ
ンサ31およびダイオード33と、積分処理された信号
を反転してトランジスタQ12のゲートに入力するイン
バータ32とで構成されている。上記した可変抵抗器3
0およびコンデンサ33はインバータ29の出力端子と
インバータ32の入力端子の間に接続され、コンデンサ
31はインバータ32の入力端子と接地との間に接続さ
れている。
また、パルス幅可変回路部28の可変抵抗器30とコン
デンサ31との接続点Rと、上記した出力回路部27の
出力端子23との問(はフィードバック回路部34が接
続されている。このフィードバック回路部34は、出力
端子23と接地との間に直列に接続したダイオード35
およびコンデンサ36と、このダイオード35とコンデ
ンサ36との接続点Sとパルス幅可変回路部28の接続
点Rとの間に接続した抵抗37とによって構成されてい
る。ダイオード35のアノードは出力端子23に接続さ
れ、またカソードはコンデンサ36の一端にそれぞれ接
続され、コンデンサ36の他端は接地されている。
デンサ31との接続点Rと、上記した出力回路部27の
出力端子23との問(はフィードバック回路部34が接
続されている。このフィードバック回路部34は、出力
端子23と接地との間に直列に接続したダイオード35
およびコンデンサ36と、このダイオード35とコンデ
ンサ36との接続点Sとパルス幅可変回路部28の接続
点Rとの間に接続した抵抗37とによって構成されてい
る。ダイオード35のアノードは出力端子23に接続さ
れ、またカソードはコンデンサ36の一端にそれぞれ接
続され、コンデンサ36の他端は接地されている。
第2図は上記した変調駆動回路19の動作を示すタイミ
ング・チャートであり、この図を参照して以下にその動
作を説明する。
ング・チャートであり、この図を参照して以下にその動
作を説明する。
出力回路部27における2つのトランジスタQ11、Q
12がともにオフのとき、コンデンサ25は充電されず
、入力端子22から入力される基準電圧1/2V、がダ
イオード24を経てそのまま出力端子23より出力■。
12がともにオフのとき、コンデンサ25は充電されず
、入力端子22から入力される基準電圧1/2V、がダ
イオード24を経てそのまま出力端子23より出力■。
として取り出される。
つぎに、Hレベルの制御信号MVDがパルス幅可変回路
部28を経て処理された後、トランジスタQ12のゲー
トに入力されると、トランジスタQ12が第2図(1)
に実線で示すようにオンしく時刻t1)、インダクタン
スコイル26の一端はトランジスタQ12を介して接地
される。このため、コンデンサ25はトランジスタQ1
2がオンしている時間の間だけ充電される。
部28を経て処理された後、トランジスタQ12のゲー
トに入力されると、トランジスタQ12が第2図(1)
に実線で示すようにオンしく時刻t1)、インダクタン
スコイル26の一端はトランジスタQ12を介して接地
される。このため、コンデンサ25はトランジスタQ1
2がオンしている時間の間だけ充電される。
このとき、インダクタンスコイル26の誘導電圧のため
に、接続点Pの電位vAの降下は第2図(3)に実線で
示すように緩やかに行われ、その降下電圧■、はトラン
ジスタQ12のオン時間が短い程小さくなる。したがっ
て、このときく時刻t2)のコンデンサ25の充を電圧
はトランジスタQ12のオン時間が短い程小さい電圧(
基準電圧1/2V、を以下の電圧)となるが、出力■o
は第2図(4)に示すように1/2V、に保たれている
。
に、接続点Pの電位vAの降下は第2図(3)に実線で
示すように緩やかに行われ、その降下電圧■、はトラン
ジスタQ12のオン時間が短い程小さくなる。したがっ
て、このときく時刻t2)のコンデンサ25の充を電圧
はトランジスタQ12のオン時間が短い程小さい電圧(
基準電圧1/2V、を以下の電圧)となるが、出力■o
は第2図(4)に示すように1/2V、に保たれている
。
つぎに、Lレベルの制御信号MVUがトランジスタQl
lのゲートに入力されてトランジスタQ11が第2図(
2)に示すようにオンすると(時刻t3)、コンデンサ
に充電されていた充電電圧に基準電圧1/2V、が重畳
されて、このとき出力端子23から取り出される出力v
0は第2図(4)に実線で示すように基準電圧1/2V
、に上記した接続点Pの降下電圧■、を加えた電圧(1
/2VN+V、)となり、これが変調電圧として第3図
に示すデータ側手段ボート群3に送られ、データ側電極
D1〜D8に印加される。
lのゲートに入力されてトランジスタQ11が第2図(
2)に示すようにオンすると(時刻t3)、コンデンサ
に充電されていた充電電圧に基準電圧1/2V、が重畳
されて、このとき出力端子23から取り出される出力v
0は第2図(4)に実線で示すように基準電圧1/2V
、に上記した接続点Pの降下電圧■、を加えた電圧(1
/2VN+V、)となり、これが変調電圧として第3図
に示すデータ側手段ボート群3に送られ、データ側電極
D1〜D8に印加される。
一方、トランジスタQ12のオン時間は、パルス幅可変
回路部28の可変抵抗器30の抵抗値を可変調節するこ
とによって変えられる。すなわち、可変抵抗器30の抵
抗値を大きくすると、可変抵抗器30とコンデンサ31
およびダイオード33とで構成される積分回路の時定数
が大きくなって、トランジスタQ12のゲートに入力さ
れる積分波形の信号の幅が元の制御信号M V、 Dの
幅よりも広くなり(ここではトランジスタQ12のしき
い値電圧が十分低いものとする)、第2図(1)に破線
で示すようにトランジスタQ12のオン時間が長くなる
。そこで、この場合には、接続点Pの電位VAは第2図
(3〉に破線で示すように1/2■イからO■まで十分
降下しく降下電圧■1=1/2V、)、このときのコン
デンサ25の充電電圧は1/2V、となる、したがって
、このとき出力端子23から取り出される出力v0は第
2図(4)に破線で示すように基準電圧1/2V、に降
下電圧V + (= 1 / 2 V −)を加えた電
圧■。となり、これが変調電圧として第3図に示すデー
タ側出力ボート群3に送られ、データ側電極D1〜D8
に印加される0以上のようにして、出力■。を1/2V
、l≦V0≦■oの範囲で自由に可変調節できることに
なる。
回路部28の可変抵抗器30の抵抗値を可変調節するこ
とによって変えられる。すなわち、可変抵抗器30の抵
抗値を大きくすると、可変抵抗器30とコンデンサ31
およびダイオード33とで構成される積分回路の時定数
が大きくなって、トランジスタQ12のゲートに入力さ
れる積分波形の信号の幅が元の制御信号M V、 Dの
幅よりも広くなり(ここではトランジスタQ12のしき
い値電圧が十分低いものとする)、第2図(1)に破線
で示すようにトランジスタQ12のオン時間が長くなる
。そこで、この場合には、接続点Pの電位VAは第2図
(3〉に破線で示すように1/2■イからO■まで十分
降下しく降下電圧■1=1/2V、)、このときのコン
デンサ25の充電電圧は1/2V、となる、したがって
、このとき出力端子23から取り出される出力v0は第
2図(4)に破線で示すように基準電圧1/2V、に降
下電圧V + (= 1 / 2 V −)を加えた電
圧■。となり、これが変調電圧として第3図に示すデー
タ側出力ボート群3に送られ、データ側電極D1〜D8
に印加される0以上のようにして、出力■。を1/2V
、l≦V0≦■oの範囲で自由に可変調節できることに
なる。
したがって、パルス幅可変回路部28の可変抵抗器30
の抵抗値を可変調節することによって、第3図に示す表
示パネル6の画素の輝度を変えることができる。第4図
において、第1フイールドでは画素が発光するときの実
効電圧はV w Hとなる一方、第2フイールドでは画
素が発光するときの実効電圧は■1□+■oとなるので
、上記した変調駆動回路19を用いて変調電圧VMを可
変安定することによって、たとえば第5図の印加電圧−
輝度特性のクラ7に示すように画素の輝度、すなわち画
面の明るさを81〜B3の範囲で調節することができる
。
の抵抗値を可変調節することによって、第3図に示す表
示パネル6の画素の輝度を変えることができる。第4図
において、第1フイールドでは画素が発光するときの実
効電圧はV w Hとなる一方、第2フイールドでは画
素が発光するときの実効電圧は■1□+■oとなるので
、上記した変調駆動回路19を用いて変調電圧VMを可
変安定することによって、たとえば第5図の印加電圧−
輝度特性のクラ7に示すように画素の輝度、すなわち画
面の明るさを81〜B3の範囲で調節することができる
。
また、負荷による出力■。の変動はフィードバック回路
部34からパルス幅可変回路部28を経て出力回路部2
7に戻る負帰還回路によって低く抑えられる。すなわち
、たとえば出力■。が増大すると、その増大に応じてフ
ィードバック回路部34からパルス幅可変回路部28の
コンデンサ31に流れ込む電流が増大し、それだけトラ
ンジスタQ12のゲートに入力される信号の積分波形の
立上りが急峻となってオン時間が短くなり、出力Vを低
くするように作用する一方、出力■。が減少に転すると
、フィードバック回路部34からパルス幅可変回路部2
8のコンデンサ31に流れ込む電流が減少し、それだけ
トランジスタQ12のゲートに入力される信号の積分波
形の立上りが緩やかになってオン時間が長くなり、出力
■。を高くするように作用する。
部34からパルス幅可変回路部28を経て出力回路部2
7に戻る負帰還回路によって低く抑えられる。すなわち
、たとえば出力■。が増大すると、その増大に応じてフ
ィードバック回路部34からパルス幅可変回路部28の
コンデンサ31に流れ込む電流が増大し、それだけトラ
ンジスタQ12のゲートに入力される信号の積分波形の
立上りが急峻となってオン時間が短くなり、出力Vを低
くするように作用する一方、出力■。が減少に転すると
、フィードバック回路部34からパルス幅可変回路部2
8のコンデンサ31に流れ込む電流が減少し、それだけ
トランジスタQ12のゲートに入力される信号の積分波
形の立上りが緩やかになってオン時間が長くなり、出力
■。を高くするように作用する。
なお、上記実施例では薄膜EL表示装置の場合を例示し
て説明したが、これに限らずプラズマデイスプレィなど
他の表示装置に適用しても同様の結果を得ることができ
る。
て説明したが、これに限らずプラズマデイスプレィなど
他の表示装置に適用しても同様の結果を得ることができ
る。
発明の効果
以上のように、本発明の表示装置によれば、変調駆動回
路において、出力手段が電源電流をコンデンサに充電し
その充電電圧に電源電圧を重畳した電圧を変調電圧とし
て出力するとき、調節手段によってコンデンサの充電時
間を可変調節してその充電電圧を変え、それによって変
調電圧を変えるように構成しているので、簡単な回路構
成によって調光機能を与えることができる。
路において、出力手段が電源電流をコンデンサに充電し
その充電電圧に電源電圧を重畳した電圧を変調電圧とし
て出力するとき、調節手段によってコンデンサの充電時
間を可変調節してその充電電圧を変え、それによって変
調電圧を変えるように構成しているので、簡単な回路構
成によって調光機能を与えることができる。
第1図は本発明の一実施例である表示装置の変調駆動回
路の構成を示す回路図、第2図はその動作を示すタイミ
ング・チャート、第3図は一般的な薄膜EL表示装置の
概略の構成を示すブロック図、第4図はその薄膜EL表
示装置の画素への印加電圧を示す波形図、第5図はその
薄膜EL表示装置の表示パネルの印加電圧−輝度特性を
示すグラフ、第6図はその薄膜EL表示装置の変調駆動
回路の従来例を示す回路図、第7図はその変調駆動回路
の動作を示すタイミング・チャートである。 19・・・変調駆動回路、24・・・ダイオード、25
・・・コンデンサ、26・・・インダクタンスコイル、
Qll、Q12・・・MOS)ランジスタ、27・・・
出力回路部、28・・・パルス幅可変回路部(調節手段
)代理人 弁理士 西教 圭一部 (=1/2VM)
路の構成を示す回路図、第2図はその動作を示すタイミ
ング・チャート、第3図は一般的な薄膜EL表示装置の
概略の構成を示すブロック図、第4図はその薄膜EL表
示装置の画素への印加電圧を示す波形図、第5図はその
薄膜EL表示装置の表示パネルの印加電圧−輝度特性を
示すグラフ、第6図はその薄膜EL表示装置の変調駆動
回路の従来例を示す回路図、第7図はその変調駆動回路
の動作を示すタイミング・チャートである。 19・・・変調駆動回路、24・・・ダイオード、25
・・・コンデンサ、26・・・インダクタンスコイル、
Qll、Q12・・・MOS)ランジスタ、27・・・
出力回路部、28・・・パルス幅可変回路部(調節手段
)代理人 弁理士 西教 圭一部 (=1/2VM)
Claims (1)
- 互いに交差する方向に配列した複数の走査側電極と複
数のデータ側電極との間に誘電層を介在させ、変調駆動
回路から出力される変調電圧をデータ側電極に印加する
一方、書込み駆動回路から出力される書込み電圧を走査
側電極に順次的に印加するようにして駆動される表示装
置において、前記変調駆動回路が、電源電流をコンデン
サに充電し、その充電電圧に電源電圧を重畳した電圧を
変調電圧として出力する出力手段と、前記コンデンサの
充電時間を可変調節する調節手段とを備えていることを
特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63182428A JPH07109543B2 (ja) | 1988-07-20 | 1988-07-20 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63182428A JPH07109543B2 (ja) | 1988-07-20 | 1988-07-20 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0232391A true JPH0232391A (ja) | 1990-02-02 |
JPH07109543B2 JPH07109543B2 (ja) | 1995-11-22 |
Family
ID=16118103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63182428A Expired - Fee Related JPH07109543B2 (ja) | 1988-07-20 | 1988-07-20 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07109543B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0427540U (ja) * | 1990-06-28 | 1992-03-04 | ||
JP2003015586A (ja) * | 2001-06-27 | 2003-01-17 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315589A (ja) * | 1986-07-08 | 1988-01-22 | Toshiba Corp | 画像信号伝送システム |
-
1988
- 1988-07-20 JP JP63182428A patent/JPH07109543B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315589A (ja) * | 1986-07-08 | 1988-01-22 | Toshiba Corp | 画像信号伝送システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0427540U (ja) * | 1990-06-28 | 1992-03-04 | ||
JP2003015586A (ja) * | 2001-06-27 | 2003-01-17 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH07109543B2 (ja) | 1995-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
US4983885A (en) | Thin film EL display panel drive circuit | |
JP5565098B2 (ja) | 電気光学装置および電子機器 | |
JP5655371B2 (ja) | 電子装置およびその駆動方法 | |
KR20080022718A (ko) | 유기 발광다이오드 표시장치와 그의 구동방법 | |
CN112735334A (zh) | 显示装置以及驱动显示面板的方法 | |
US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
US4999618A (en) | Driving method of thin film EL display unit and driving circuit thereof | |
CN109036285B (zh) | 一种像素驱动电路及显示装置 | |
KR20230056076A (ko) | 표시 장치 및 그것의 구동 방법 | |
US8373689B2 (en) | Organic light emitting diode display device | |
JP5565097B2 (ja) | 電気光学装置および電子機器 | |
KR100745414B1 (ko) | 유기발광소자 구동회로 | |
US7042425B2 (en) | Display device | |
JPH0232391A (ja) | 表示装置 | |
JPH0634153B2 (ja) | 薄膜el表示装置の駆動回路 | |
US5233340A (en) | Method of driving a display device | |
JP2619027B2 (ja) | 表示装置の駆動方法および装置 | |
KR102658432B1 (ko) | 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치 | |
JPH0620319Y2 (ja) | 薄膜el表示装置の駆動回路 | |
KR20210061086A (ko) | 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치 | |
JPH03186892A (ja) | 表示装置 | |
EP1605431A1 (en) | Active-matrix display device with reduced number of electrodes | |
JPH0528386B2 (ja) | ||
EP0419184A2 (en) | Method and apparatus for driving a display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |