JPH0231560A - Digital color copying machine - Google Patents

Abstract

PURPOSE:To improve the utilizing efficiency of a picture storing means by making plural pictures registerable when the memory capacity for registered pictures is smaller than that of the picture storing means. CONSTITUTION:A picture registering means 25 which can be registered pictures of originals in plural noted area as far as the storing capacity of a picture storing means 1 permits is provided. Since the means 25 performs necessary storing operations avoiding the memory space of the means 1 where already registered pictures are stored, the means 25 can be registered plural pictures as far as the memory capacity of the means permits. In addition, the means 25 can register multilevel data and binary data in a mixed state by appropriately setting the address of the means 1 when picture data of noted pictures can be registered regardless of multilevel picture reading data and binary printing color data. Therefore, the memory can be utilized effectively and plural superimposed pictures can be registered.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、スーパーインポーズ機能を有するデジタルカ
ラー複写機に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a digital color copying machine having a superimpose function.

（従来の技術） デジタルカラー複写機は、カラー撮像素子を用いて原稿
を読み取り印字出力信号（２値）に変換する読取部と、
この印字出力信号に対応してペーパーに電子写真法によ
り画像を印字するプリンタ部とからなり、複数色の印字
出力を行う場合、読取部による原稿の読み取りとプリン
タ部による同じペーパーへの画像の印字とを各色ごとに
面順次で行う。(Prior Art) A digital color copying machine includes a reading unit that reads a document using a color image sensor and converts it into a print output signal (binary);
It consists of a printer section that prints an image on paper using electrophotography in response to this print output signal, and when printing in multiple colors, the reading section reads the document and the printer section prints the image on the same paper. This is done in sequence for each color.

デジタルカラー複写機において、スーパーインポーズ機
能は有用な機能である。この機能においては、スーパー
インポーズ用の画像を原稿から読み取り、メモリに記憶
しておく。そして、別の原稿を複写する場合に、メモリ
から画像データを読み出して複写することにより、この
原稿の画像の一部に他の原稿の画像を重ねて複写できる
。The superimpose function is a useful function in digital color copying machines. In this function, an image for superimposition is read from a document and stored in memory. Then, when copying another document, by reading the image data from the memory and copying it, it is possible to copy the image of the other document overlapping a part of the image of this document.

（発明が解決しようとする課題） 従来のスーパーインポーズ機能付デジタルカラー複写機
においては、メモリに記憶されるスーパーインポーズ用
画像データは、読取データ（多値）の２値化処理後の２
値データであった。(Problem to be Solved by the Invention) In a conventional digital color copying machine with a superimpose function, the image data for superimposition stored in the memory is the 2-digit image data after the binarization processing of the read data (multivalued).
It was value data.

しかし、２値化処理前の多値データをメモリに記憶して
おければ、スーパーインポーズ用画像についても色調整
や変倍処理が行える。そこで、メモリに多値データを登
録しておいてスーパーインポーズを行うデジタルカラー
複写機も提案されている。However, if multivalued data before binarization processing is stored in memory, color adjustment and scaling processing can be performed on the superimpose image as well. Therefore, a digital color copying machine has been proposed that registers multi-value data in its memory and superimposes the data.

ところで、スーパーインポーズ用画像データの容量が登
録用メモリの容量より小さい場合、全メモリ容量を常に
使用するのではなく、必要分だけメモリ容量を使用する
ようにすれば、残りは別の画像の登録に使用できる。複
数個の画像登録が可能になれば、スーパーインポーズ機
能の使い勝手がさらに向上する。By the way, if the capacity of the image data for superimposing is smaller than the capacity of the registration memory, instead of always using the entire memory capacity, you can use only the necessary memory capacity, and the rest can be used for another image. Can be used for registration. If multiple images can be registered, the usability of the superimpose function will be further improved.

特に多値データとしても２値データとしても画像登録が
できる場合、２値での記憶によりメモリ容量が削減でき
るので、元々のメモリ容量に対し複数の画像が登録でき
る余地がある。また、多値データで登録する場合でも、
メモリ容量いっばいまで登録する必要がない場合がある
。そこで、残ったメモリ容量は２値の画像データを多値
データと混在して登録できればメモリが有効に使用でき
る。In particular, when images can be registered as both multivalued data and binary data, memory capacity can be reduced by storing them in binary form, so there is room for a plurality of images to be registered with respect to the original memory capacity. Also, even when registering multivalued data,
There are cases where it is not necessary to register until the memory capacity is full. Therefore, the remaining memory capacity can be used effectively if binary image data and multi-value data can be registered together.

本発明の目的は、複数個のスーパーインポーズ画像が登
録可能なデジタルカラー複写機を提供することである。An object of the present invention is to provide a digital color copying machine that can register a plurality of superimposed images.

（課題を解決するための手段） 本発明に係るデジタルカラー複写機は、画像データを記
憶する画像記憶手段と、原稿上の注目領域と複写用紙上
の禁止領域をそれぞれ設定する領域設定手段と、領域設
定手段により設定された注目領域の原稿画像を読み取り
、画像データを画像記憶手段に記憶する画像登録手段で
あって、画像記憶手段の記憶容儀が許すかぎり複数の注
目領域の原稿画像を登録できる画像登録手段と、画像印
字用データに基づき複写用紙に印字を行う印字手段と、
領域設定手段により設定された複写用紙上の禁止領域に
印字する際に、画像記憶手段に登録された登録画像、ま
たは複数の登録画像が登録されている場合には任意の登
録画像の画像データを読み出し、印字手段に画像印字用
データを送る登録画像印字制御手段を備えたことを特徴
とする。(Means for Solving the Problems) A digital color copying machine according to the present invention includes: an image storage means for storing image data; an area setting means for setting an attention area on a document and a prohibited area on a copy sheet; An image registration means that reads a document image of an attention area set by an area setting means and stores the image data in an image storage means, and is capable of registering document images of a plurality of attention areas as long as the storage capacity of the image storage means allows. an image registration means; a printing means for printing on copy paper based on the image printing data;
When printing in the prohibited area on copy paper set by the area setting means, the image data of the registered image registered in the image storage means, or any registered image if multiple registered images are registered, is printed. The present invention is characterized by comprising registered image printing control means for reading and sending image printing data to the printing means.

（作　用） 画像登録手段により複数の注目領域の画像を画像記憶手
段に登録できる。この場合、画像記憶手段にすでに登録
された画像があれば、画像データの記憶はそのメモリ空
間を避けて必要な記憶を行う。従って、画像記憶手段の
メモリ容量が許すかぎり複数の画像が登録可能である。(Function) Images of a plurality of regions of interest can be registered in the image storage means by the image registration means. In this case, if there is an image already registered in the image storage means, the image data is stored as necessary while avoiding that memory space. Therefore, a plurality of images can be registered as long as the memory capacity of the image storage means allows.

そして、複数の画像のうちの任意の画像を出力できる。Then, any image among the plurality of images can be output.

画像登録手段が、多値の画像読取データで６２値の印字
色データでも注目画像の画像データを登録できる場合は
、画像記憶手段のアドレスを適当に設定して多値データ
と２値データとを混在して画像登録手段に登録できる。If the image registration means can register the image data of the image of interest even if it is multi-valued image reading data and 62-value printing color data, set the address of the image storage means appropriately and register the multi-valued data and the binary data. A mixture of images can be registered in the image registration means.

ここに、登録後の変倍、色補正の必要性から多値で記憶
するか２値で記憶するか選択できるようにしてもよい。Here, depending on the need for scaling and color correction after registration, it may be possible to select whether to store the image in multi-value or binary form.

（実施例） 以下、添付の図面を参照して本発明の実施例を次の順序
で説明する。(Embodiments) Hereinafter, embodiments of the present invention will be described in the following order with reference to the accompanying drawings.

（ａ）デジタルカラー複写機の構成 （ｂ）スーパーインポーズ機能 （ｃ）モザイクモニタ （ｄ）登録画像メモリ回路 ＜ｄ−１＞回路構成 ＜ｄ−２＞多値で記憶するスーパーインポーズモード ＜ｄ−３＞変倍 ＜ｄ−４＞モザイクモニタモードでの書込みと読出し くｄ−５＞２値（カラー）で記憶するスーパーインポー
ズモード ＜ｄ−６＞単色（２値）で記憶するスーパーインポーズ
モード ＜ｄ−７＞多値記憶と２値記憶の混在 ＜ｄ−８＞領域判別回路とアドレス発生カウンタ ＜ｄ−９＞複数画像の書込みと続出し くｅ）画調設定回路 （ｆ）複写制御のフロー 以下余白 （ａ）デジタルカラー複写機の構成 本発明に係るデジタルカラー複写機は、撮像素子を用い
て原稿を読み取り印字出力信号に変換する読取部と、こ
の印字出力信号に対応してペーパーに電子写真法により
画像を印字するプリンタ部とからなる。複数色の印字出
力を行う場合、各色ごとに読取部による原稿の読み取り
と同一のペーパーへのプリンタ部による画像の印字を面
順次で行う。(a) Configuration of digital color copying machine (b) Superimpose function (c) Mosaic monitor (d) Registered image memory circuit <d-1> Circuit configuration <d-2> Superimpose mode for storing in multi-values <d-3> Scaling change <d-4> Writing and reading in mosaic monitor mode d-5> Superimpose mode for storing in binary (color) <d-6> Super for storing in single color (binary) Impose mode <d-7> Mixture of multi-value storage and binary storage <d-8> Area discrimination circuit and address generation counter <d-9> Writing of multiple images and continuous output e) Picture setting circuit (f) Flow of copying control Margin below (a) Structure of digital color copying machine The digital color copying machine according to the present invention includes a reading section that reads a document using an image sensor and converts it into a print output signal, and a reading section that corresponds to this print output signal. and a printer section that prints images on paper using electrophotography. When printing out multiple colors, the reading unit reads the document for each color, and the printer unit prints the image on the same paper in a field-sequential manner.

第１図に本発明の実施例に係るデジタルカラー複写機の
全体構成を示す。スキャナＩＯは、原稿を照射する露光
ランプ１２、原稿からの反射光を集光するロッドレンズ
アレー１３及び集光された光を電気信号に変換する密着
型のＣＯＤカラーセンザ（イメージセンサ）１４を備え
ている。スキャナ１０は、原稿読取時にはモータ１１に
より駆動されて矢印方向に移動し、プラテン１５上に載
置された原稿を走査する。光源１２で照射された原稿面
の画像は、ＣＯＤカラーセンサ１４で光電変換される。FIG. 1 shows the overall configuration of a digital color copying machine according to an embodiment of the present invention. The scanner IO includes an exposure lamp 12 that illuminates the original, a rod lens array 13 that collects reflected light from the original, and a contact type COD color sensor (image sensor) 14 that converts the collected light into an electrical signal. There is. When reading a document, the scanner 10 is driven by a motor 11 to move in the direction of the arrow, and scans the document placed on the platen 15. The image of the document surface illuminated by the light source 12 is photoelectrically converted by the COD color sensor 14 .

Ｃ’ＣＤカラーセンサ１４により得られたＲ、Ｇ、Ｂの
３色の電気信号（多値）は、読取信号処理部２０により
、イエロー、マゼンタ、シアン、ブラックのいずれかの
印字出力信号（２値）に変換され、バッファメモリ３０
に記憶される。プリントヘッド部３１ではバッファメモ
リ３０から読み出した印字信号に従い、ＬＤドライブ回
路３２が半導体レーザ（ＬＤ）３３を点滅させる（第２
図参照）。The three-color electrical signals (multi-value) of R, G, and B obtained by the C'CD color sensor 14 are processed by the reading signal processing unit 20 to be converted into a print output signal (2) of yellow, magenta, cyan, or black. value) and stored in the buffer memory 30
is memorized. In the print head unit 31, an LD drive circuit 32 causes a semiconductor laser (LD) 33 to blink (second
(see figure).

印字信号に対応して半導体レーザ３３の発生するレーザ
ビームは、第１図に示すように、反射鏡３７を介して、
回転駆動される感光体ドラム４Ｉを露光する。これによ
り感光体ドラム４１の感光体上に原稿の画像が描かれる
。感光体ドラム４１は、１複写ごとに露光を受ける前に
イレーザランプ４２で照射され、帯電チャージャ４３に
より帯電され、サブイレーサランプ４４で照射されてい
る。この−様に帯電した状態で露光を受けると、感光体
ドラム４１上に静電潜像が形成される。イエロー、マゼ
ンタ、シアン、ブラックのトナー現像器４５ａ〜４５ｄ
のうちいずれか一つだけが選択され、感光体ドラム４１
上の静電潜像を現像する。As shown in FIG. 1, the laser beam generated by the semiconductor laser 33 in response to the print signal is transmitted through a reflecting mirror 37.
The rotationally driven photoreceptor drum 4I is exposed. As a result, an image of the document is drawn on the photoreceptor of the photoreceptor drum 41. Before being exposed for each copy, the photosensitive drum 41 is irradiated with an eraser lamp 42, charged with a charger 43, and irradiated with a sub-eraser lamp 44. When exposed to light in this charged state, an electrostatic latent image is formed on the photosensitive drum 41. Yellow, magenta, cyan, and black toner developers 45a to 45d
Only one of them is selected, and the photosensitive drum 41
Develop the upper electrostatic latent image.

現像された像は、転写チャージャ４６により転写ドラム
５！上に巻きつけられたペーパーに転写される。The developed image is transferred to the transfer drum 5! by the transfer charger 46! It is transferred to the paper wrapped around the top.

通常は、このような印字過程をイエロー、マゼンタ、シ
アン及びブラックについて繰り返す。このとき、感光体
ドラム４１と転写ドラム５１の動作に同期してスキャナ
１０はスキャン動作を繰り返す。その後、分離爪４７を
作動させることによってペーパーは転写ドラム５１から
分離され、定着装置４８を通って定着され、排紙トレー
４９に排紙される。Usually, this printing process is repeated for yellow, magenta, cyan, and black. At this time, the scanner 10 repeats the scanning operation in synchronization with the operations of the photosensitive drum 41 and the transfer drum 51. Thereafter, the paper is separated from the transfer drum 51 by operating the separation claw 47, passed through the fixing device 48, fixed, and discharged onto the paper discharge tray 49.

なお、ペーパーは用紙カセット５０より給紙され、転写
ドラム５１上のチャッキング機構５２によりその先端が
チャッキングされ、転写時に位置ずれが生じないように
している。Note that the paper is fed from a paper cassette 50, and its leading edge is chucked by a chucking mechanism 52 on a transfer drum 51 to prevent misalignment during transfer.

次に、第２図により、ＣＯＤカラーセンサ１４の出力信
号を処理して２値画像信号を出力する信号処理部２０に
ついて説明する。なお、登録画像メモリ回路ｌは、後に
第８図に示すように、２値記憶の場合は中間調処理回路
２７の後にも（すなわち２値化処理の後に）挿入されろ
。Next, the signal processing section 20 that processes the output signal of the COD color sensor 14 and outputs a binary image signal will be explained with reference to FIG. Note that, as shown later in FIG. 8, the registered image memory circuit 1 should also be inserted after the halftone processing circuit 27 (that is, after the binarization process) in the case of binary storage.

通常の画像を出力する場合、ＣＯＤカラーセンサ１４に
上り光電変換された画像信号は、ログアンプ２１で画像
濃度に変換され、次にＡ／Ｄ変換器２２でデジタル値（
多値）に変換される。この数値変換された赤Ｒ１緑Ｇ、
青Ｂの画像信号は、シェーディング補正回路２３でシェ
ーディング補正がされる。後４こ説明するように、スー
パーインボーズモード（多値記憶）やモザイクモニタモ
ードでは、シェーディング補正された設定領域の信号は
、登録画像メモリ回路ｌに記憶される。（通常の複写モ
ードやスーパーインポーズモード（２値記憶）では、画
像信号は登録画像メモリ回路１で処理されず、マスキン
グ処理回路２４に送られる。）以上の処理は、Ｒ，０１
Ｂの３色が並列に処理される。次に、マスキング処理回
路２４は、面順次で印字するため、シェーディング補正
回路２３または登録画像メモリ回路（多値記憶の場合）
ｌからの３人力信号よりいずれかの印字色（イエローマ
ゼンタ、シアン、ブラックのいずれか）の信号を印字ト
ナーの特性にあわせて生成する。いずれの印字色に関す
る信号を生成するかはＣＰＵ２５からの制御信号により
決定される。マスキング処理回路２４内には、下色除去
（Ｕ　ＣＲ）回路及び墨加刷（ＢＰ）ｆｆｉ発生回路が
設けられ、黒スキャンの際は墨量を発生する。（スーパ
ーインポーズモード（２値記憶）では、印字信号は一旦
登録画像メモリ回路ｌに記憶される。）画調設定回路２
は、スーパーインポーズモードやモザイクモニタモード
などで印字信号に色調整を施す回路である。標準の色調
整でよい場合は、マスキング処理回路２４の出力信号は
、直ちに電気変倍回路２６に進む。When outputting a normal image, the image signal that goes up to the COD color sensor 14 and undergoes photoelectric conversion is converted into an image density by the log amplifier 21, and then converted into a digital value by the A/D converter 22 (
multivalued). This numerically converted red R1 green G,
The blue B image signal is subjected to shading correction in a shading correction circuit 23. As will be explained in the next four sections, in the superimpose mode (multilevel storage) or mosaic monitor mode, the signal of the setting area that has undergone shading correction is stored in the registered image memory circuit l. (In normal copy mode or superimpose mode (binary storage), the image signal is not processed by the registered image memory circuit 1, but is sent to the masking processing circuit 24.)
The three colors of B are processed in parallel. Next, since the masking processing circuit 24 prints in field sequential manner, the shading correction circuit 23 or the registered image memory circuit (in the case of multi-value storage)
A signal for one of the printing colors (yellow-magenta, cyan, or black) is generated from the three human-powered signals from 1 in accordance with the characteristics of the printing toner. A control signal from the CPU 25 determines which print color a signal is to be generated. The masking processing circuit 24 includes an under color removal (UCR) circuit and a black printing (BP) ffi generation circuit, which generate a black amount during black scanning. (In superimpose mode (binary storage), the print signal is temporarily stored in the registered image memory circuit l.) Image setting circuit 2
is a circuit that performs color adjustment on print signals in superimpose mode, mosaic monitor mode, etc. If standard color adjustment is sufficient, the output signal of the masking processing circuit 24 is immediately passed to the electrical scaling circuit 26.

電気変倍回路２６は、マスキング処理回路２４または画
調設定回路２からの信号を電気的に処理して主走査方向
の変倍を電気的に行うものであり、その手法は周知であ
るのでここでは説明を省略する。一方、副走査方向の変
倍は、現像器とスキャナ１０の相対運動の速度を可変に
することによって実現できる。中間調処理回路２７は、
電気変倍回路２６よりの信号を２値化処理して２値の擬
似中間調信号（印字出力信号）を生成し、バッファメモ
リ３０に送る。ＬＤドライブ回路３２は、このバッファ
メモリ３０の擬似中間調信号に対応してＭｊＪ１体レー
ザ３３を駆動してレーザビームを出射させる。The electric magnification circuit 26 electrically processes the signal from the masking processing circuit 24 or the image level setting circuit 2 to electrically change the magnification in the main scanning direction.The method is well known and will be described here. The explanation will be omitted here. On the other hand, variable magnification in the sub-scanning direction can be realized by varying the speed of relative movement between the developing device and the scanner 10. The halftone processing circuit 27 is
The signal from the electric variable magnification circuit 26 is binarized to generate a binary pseudo halftone signal (print output signal) and sent to the buffer memory 30. The LD drive circuit 32 drives the MjJ single body laser 33 in response to the pseudo halftone signal of the buffer memory 30 to emit a laser beam.

なお、クロック発生器２８は、ＣＯＤカラーセンサ１４
の読取りと各回路の画像データ処理の水平方向の同期を
とるための水平同期信号１（ｓｙｎｃとクロック信号Ｃ
ＫＡを発生する。また、変倍用副走査クロック発生器２
９は、ＣＰｔＪ２５からの信号に応じた登録画像メモリ
回路ｌへの割込信号である変倍用副走査クロックを発生
する。Note that the clock generator 28 is connected to the COD color sensor 14.
Horizontal synchronization signal 1 (sync and clock signal C
Generates KA. In addition, the sub-scanning clock generator 2 for variable magnification
9 generates a sub-scanning clock for magnification change which is an interrupt signal to the registered image memory circuit l in response to a signal from the CPtJ25.

このデジタルカラー複写機は、後に説明するように、ス
ーパーインボーズ機能とモザイクモニタとよばれる色調
整機能を備えている。両機能とも画像データを記憶する
メモリを必要とし、また、画像処理も共通する点が多い
ため、画像登録・続出用の登録画像メモリ回路ｌと色調
整用の画調設定回路２とを共用し、ＣＰＵ２５により制
御して両機能を実現する。As will be explained later, this digital color copying machine is equipped with a superimpose function and a color adjustment function called a mosaic monitor. Both functions require a memory to store image data, and since the image processing is also common, the registration image memory circuit 1 for image registration and continuous output and the image tone setting circuit 2 for color adjustment are shared. , and are controlled by the CPU 25 to realize both functions.

信号処理部２０内において、画像データは第３図のよう
なタイミングで処理されている。ここで、水平同期信号
Ｈｓｙｎｃ及びクロック信号ＣＫＡは、クロック発生器
２８にて発生され、ＣＯＤカラーセンサ１４からのＲ，
Ｇ、Ｂの画像データは、クロック信号ＣＫＡに同期して
シリアルに流れる（図において画像データの数字は、主
走査方向のアドレスを示す。）。水平同期信号Ｈｓｙｎ
ｃが発生する度に、主走査方向のラインｎが更新される
。すなわち、スキャナ！０は副走査方向に単位距離だけ
進んだことになる。In the signal processing section 20, image data is processed at the timing shown in FIG. Here, the horizontal synchronization signal Hsync and the clock signal CKA are generated by the clock generator 28, and the R,
The G and B image data flow serially in synchronization with the clock signal CKA (in the figure, the numbers of the image data indicate addresses in the main scanning direction). Horizontal synchronization signal Hsyn
Each time c occurs, line n in the main scanning direction is updated. Namely, the scanner! 0 means that the object has advanced by a unit distance in the sub-scanning direction.

第４図は、複写機の上面に設けられた操作パネル７０の
各種キーなどの配列を示す図である。FIG. 4 is a diagram showing the arrangement of various keys on the operation panel 70 provided on the top surface of the copying machine.

操作パネル７０には、複写動作をスタートさせるための
プリント開始キー７１、割込複写を指定する割込キー７
２、クリア・ストップキー７３、オールリセットキー７
４、置数用のテンキー７５、セットキー７６、キャンセ
ルキー７７、各種ファンクションキー７８〜ｇＢ後述す
る領域を設定するためのジョグダイアル８２，８３、領
域を設定するために原稿画像を表示するとともに各種の
メツセージを表示する液晶などからなる表示部８４が設
けられている。ここで、ファンクションキー７８，７９
．８０は、それぞれ、モザイクモニタ選択キー、スーパ
ーインポーズモード選択キー濃度補正キーとして用いら
れる他、スーパーインポーズモードにおける多値記憶、
２値（カラー）記憶及び２値（単色）記憶、あるいはス
ーパーインポーズ登録済画像の選択、消去等の指示を行
うキーとして用いられる。The operation panel 70 includes a print start key 71 for starting the copying operation and an interrupt key 7 for specifying interrupt copying.
2. Clear/stop key 73, all reset key 7
4. Numeric keypad 75 for setting numbers, set key 76, cancel key 77, various function keys 78 to A display section 84 made of liquid crystal or the like for displaying messages is provided. Here, function keys 78, 79
．． 80 are used as a mosaic monitor selection key, a superimpose mode selection key, a density correction key, and a multi-value storage in the superimpose mode, respectively.
It is used as a key for instructing binary (color) storage, binary (single color) storage, or selection and deletion of superimposed registered images.

変倍率はテンキー７５で設定する。また、画像モード（
多値記憶スーパーインポーズモードなど）やデータ消去
、登録済画像の選択なども表示部８４のメソセージに応
じて設定できる。The magnification ratio is set using the numeric keypad 75. You can also use image mode (
Multivalue storage superimpose mode, etc.), data deletion, and selection of registered images can also be set according to messages on the display section 84.

後に説明するスーパーインポーズモードやモザイクモニ
タモードにおける書込領域、続出領域などの設定は、次
のように行う。たとえば、書込領域の設定の場合、原稿
をプラテン１５に載置し、スキャナ１０により予備スキ
ャンを行うことによって、第５図に示すように、操作パ
ネル７０の表示部８４の原稿領域ＥＤに原稿画像が大ま
かに表示される。縦横の指示線ＬＰＹ、ＬＰＸの交点が
書込領域（斜線部）ＥＡの中心となる。ジョグダイヤル
８２．８３を操作すると、これらの指示線がそれぞれ左
右または上下に移動するので、これによって領域ＥＡを
定め、セットキー７６を押すことによってその領域が書
込領域として設定される。なお、この場合、書込領域Ｅ
Ａの大きさは、予め一定の大きさとして与えられる。Settings for the write area, continuous area, etc. in the superimpose mode and mosaic monitor mode, which will be explained later, are performed as follows. For example, in the case of setting a writing area, by placing a document on the platen 15 and performing a preliminary scan with the scanner 10, the document is displayed in the document area ED on the display section 84 of the operation panel 70, as shown in FIG. The image is displayed roughly. The intersection of the vertical and horizontal direction lines LPY and LPX becomes the center of the writing area (shaded area) EA. When the jog dials 82 and 83 are operated, these indication lines move left and right or up and down, respectively, thereby defining the area EA, and by pressing the set key 76, that area is set as the writing area. In addition, in this case, the writing area E
The size of A is given in advance as a constant size.

（ｂ）スーパーインポーズ機能 操作パネル７０においてファンクションキー７９を押す
と、スーパーインポーズモードが選択される。このモー
ドでは、あらかじめ原稿上で指定された領域（書込領域
という）の画像データ（登録画像データという）をメモ
リに登録しておき、この登録画像データを別の原稿の複
写に重ねて用紙上の任意の位置に印字する。このスーパ
ーインポーズ機能では、登録画像メモリ回路ｌを用いて
登録画像データの書込みと読出しを行う。(b) Superimpose function When the function key 79 is pressed on the operation panel 70, the superimpose mode is selected. In this mode, image data (referred to as registered image data) of a specified area (referred to as writing area) on the original is registered in memory in advance, and this registered image data is superimposed on a copy of another original and printed on the paper. Print at any position. This superimpose function uses the registered image memory circuit l to write and read registered image data.

登録画像の書込領域ＥＡの設定方法について、すでに第
５図を参照して説明している。書込領域ＥＡは、たとえ
ば２ＣＩ平方の大きさであり、登録画像メモリ回路１の
記憶容量は多値の登録画像データの場合に必要な記憶容
量に等しく設定されている。The method of setting the writing area EA of the registered image has already been described with reference to FIG. The write area EA has a size of, for example, 2CI square, and the storage capacity of the registered image memory circuit 1 is set equal to the storage capacity required for multivalued registered image data.

ＣＰＵ２５は、書込領域ＥＡが、画像先端からみて何ラ
イン目の範囲にあるか、また主走査方向について何画素
目の範囲にあるかは、容易に計算することができ、書込
領域ＥＡの位置（左上角の座標（ｘｏ、ｙｏ）と右下角
の座標（Ｘ’　＋　Ｙ＜υ）についてのデータ（書込領
域設定信号）を登録画像メモリ回路１に送る。The CPU 25 can easily calculate the range of lines in which the writing area EA is located as seen from the leading edge of the image and the range of pixels in the main scanning direction. Data (writing area setting signal) regarding the position (coordinates of the upper left corner (xo, yo) and coordinates of the lower right corner (X'+Y<υ) are sent to the registered image memory circuit 1.

再び、同じ原稿をスキャンすると、登録画像メモリ回路
ｌは、書込領域ＥＡの画像データをメモリに記憶する。When the same document is scanned again, the registered image memory circuit 1 stores the image data of the writing area EA in the memory.

次に、複写すべき別の原稿をプラテン１５に載置し、ス
キャナｌＯにより予備スキャンを行うと、書込領域設定
の場合と同様に、操作パネル７０の表示部８４に原稿画
像ＥＤと指示線ＬＰＸ、ＬＰＹが表示される。これら指
示線ＬＰＸ、ＬＰＹの交点が登録画像を印字するスーパ
ーインポーズ領域ＥＢの中心となる。ジョグダイヤル８
２．８３を操作して所望の位置にスーパーインポーズ領
域を定め、セットキー７６を押すと、スーパーインポー
ズ領域ＥＢが設定される。ＣＰＵ２５は、スーパーイン
ポーズ領域ＥＢの位置（左上角の座標（Ｘ、、Ｙｏ）と
右下角の座標（Ｘ　、、Ｙ　、））についてのデータ（
続出領域設定信号）を登録画像メモリ回路１に送る。Next, when another document to be copied is placed on the platen 15 and a preliminary scan is performed by the scanner 10, the document image ED and the instruction line are displayed on the display section 84 of the operation panel 70, as in the case of writing area setting. LPX and LPY are displayed. The intersection of these instruction lines LPX and LPY becomes the center of the superimpose area EB in which the registered image is printed. jog dial 8
2.83 to define the superimpose area at a desired position and press the set key 76 to set the superimpose area EB. The CPU 25 generates data (
A continuous area setting signal) is sent to the registered image memory circuit 1.

再び、その原稿をスキャンすると、第６図（ａ）に示す
ように、その原稿の複写画像がスーパーインポーズ領域
ＥＢ（空白部）を除いて印字される。When the original is scanned again, the copied image of the original is printed except for the superimposed area EB (blank area), as shown in FIG. 6(a).

（領域ＥＢでは゛白°データが印字される。）この印字
工程を最大４色分繰り返す。ベーパーは転写ドラム５１
上に保持しておく。次に、再度複写動作を行わせると、
メモリの画像データが読出され、第６図（ｂ）に示すよ
うに、同じペーパー上のスーパーインポーズ領域ＥＢに
印字される。（領域ＥＢ以外では°白°データが印字さ
れる。）この印字工程を最大４色分繰り返す（なお、こ
の例ではスーパーインポーズ画像が拡大されている。）
。こうして、第６図（Ｃ）に示すように、メモリの画像
が原稿画像中に書き込まれることになる。(In area EB, "white data" is printed.) This printing process is repeated for up to four colors. The vapor is transferred to the transfer drum 51
Keep it on top. Next, when you perform the copy operation again,
The image data from the memory is read out and printed on the superimposed area EB on the same paper, as shown in FIG. 6(b). (°White° data is printed in areas other than area EB.) This printing process is repeated for up to four colors (note that in this example, the superimposed image is enlarged).
. In this way, the image in the memory is written into the original image as shown in FIG. 6(C).

登録画像が写真などの中間調画像であれば、登録画像デ
ータとして、シェーディング補正回路２３のＲ，Ｇ、Ｂ
の出力値（多値）か登録画像メモリ回路１のメモリに記
憶される。If the registered image is a halftone image such as a photograph, R, G, B of the shading correction circuit 23 is used as the registered image data.
The output value (multi-value) of is stored in the memory of the registered image memory circuit 1.

しかし、登録画像が文字などの２値画像であれば、シェ
ーディング補正回路２３の出力値（多値）を印字色Ｙ、
Ｍ、Ｃの２値データに変換して記憶すれば、同じ容量の
メモリを使用しても、多値データを記憶する場合に比べ
て広い領域の登録画像データを記憶できることになる。However, if the registered image is a binary image such as a character, the output value (multivalue) of the shading correction circuit 23 is
By converting the data into M and C binary data and storing it, even if the same capacity of memory is used, a wider area of registered image data can be stored compared to the case where multi-value data is stored.

たとえば、シェーディング補正回路２３の出力値が８ビ
ツトであれば、２値画像の場合には実質的に８倍の広さ
の登録画像がスーパーインポーズできることになる。For example, if the output value of the shading correction circuit 23 is 8 bits, then in the case of a binary image, a registered image that is substantially eight times wider can be superimposed.

そこで、使用者が２値記憶か多値記憶かを設定できるよ
うにしている。Therefore, the user is allowed to set binary storage or multi-value storage.

なお、原稿画像と、メモリ画像の変倍率が同じであれば
、上のような印字工程をとらなくてもよく、原稿画像と
メモリ画像を同時に出力することができる（第２６図５
２２３〜５２２８参照）。Note that if the magnification ratio of the original image and the memory image are the same, it is not necessary to take the above printing process, and the original image and the memory image can be output at the same time (Fig. 26, 5).
223-5228).

また、原稿のスーパーインポーズ領域に該当する位置を
白地としておけば、スーパーインポーズ領域への書込を
禁止しなくても白地の上にスーパーインポーズ画像を重
ねて書き込んでもよい。Further, if the position corresponding to the superimposed area of the document is set as a white background, the superimposed image may be written on the white background without prohibiting writing in the superimposed area.

以上では、１箇所のスーパーインポーズ領域に書込でき
る場合を説明した。しかし、１箇所または複数箇所の書
込領域から登録し、複数箇所のスーパーインポーズ領域
に印字することも、後に説明する第８図に示すような書
込用または読出用の領域判別回路やアドレス発生カウン
タを登録画像メモリ回路１内に並列に設けてＣＰＵ２５
よりそれぞれに書込領域設定信号や続出領域設定信号を
設定することにより容易に可能になる。The case where writing can be performed in one superimposed area has been described above. However, it is also possible to register from one or multiple write areas and print in multiple superimpose areas, or by using a write or read area discrimination circuit or an address area as shown in FIG. A generation counter is provided in parallel in the registered image memory circuit 1 and the CPU 25
This becomes possible easily by setting a write area setting signal and a successive area setting signal for each.

（ｃ）モザイクモニタ モザ、インモニタは、注目領域の画像を記憶するモニタ
画像メモリ回路ｌと、印字工程において色調整を行う画
調設定回路２とによって実現される。(c) Mosaic Monitor Mosaic and in-monitor are realized by a monitor image memory circuit 1 that stores an image of an area of interest, and an image tone setting circuit 2 that performs color adjustment in the printing process.

操作パネル７０においてファンクションキー７８を押す
とモザイクモニタモードが選択される。When function key 78 is pressed on operation panel 70, mosaic monitor mode is selected.

モザイクモニタモードにおいては、まず、使用者が操作
パネル７０の表示部８４に表示された予備スキャンによ
る原稿画像を見て、色調整を最もよ（行いたい注目領域
（たとえば第５図の斜線部ＥＡ）を設定する。これに対
応して登録画像メモリ回路ｌは、その注目領域の設定値
に対応し、次のスキャンにおいてその領域の画像データ
（多値）のみをメモリに記憶する。なお、注目領域の太
きさＣ（ｌ　Ｘ　Ｑ）は、前述したように、登録画像メ
モリ回路１の記憶容量に対応して定められている。In the mosaic monitor mode, the user first looks at the preliminary scanned document image displayed on the display section 84 of the operation panel 70 and selects the area of interest (for example, the shaded area EA in FIG. ). Correspondingly, the registered image memory circuit l stores only the image data (multi-value) of that area in the next scan, corresponding to the setting value of the area of interest. The thickness C(l×Q) of the area is determined in accordance with the storage capacity of the registered image memory circuit 1, as described above.

次に、画調設定回路２　（（ｅ）節参照）は、メモリか
ら読み出されマスキング処理回路２４で印字色に変換さ
れた画像データ■を処理して、各種色調の画像を同じ用
紙に印字させる印字データ１°＝ｋ。Next, the image tone setting circuit 2 (see section (e)) processes the image data read out from the memory and converted into print colors by the masking processing circuit 24, and prints images of various tones on the same paper. Print data 1°=k.

Ｉ　（ｉ＝ｃ、ｍ、ｙ）を発生する。第７図に出力フォ
ーマットの一例を示す。この例ではンアン（Ｃ）、マゼ
ンタ（Ｍ）、イエロー（Ｙ）の３色とも３種の色調整係
数に、＝ｋ　（ｃ−＋、ｃｏ、Ｃ＋）、ｋ　（ｍ−＋、
４１ｏ、ｍ＋）、ｋ　（Ｙ−＋、）’。Generate I (i=c, m, y). FIG. 7 shows an example of the output format. In this example, the three colors, magenta (C), magenta (M), and yellow (Y), have three color adjustment coefficients: =k (c-+, co, C+), k (m-+,
41o, m+), k (Y-+,)'.

Ｉ　　　　Ｃｍ　　　　　　　　　　　　　　Ｖｙ＋）
を使用し、３ｘ９＝２７種の画調の画像をペーパーＰに
出力する。ここに０を付した係数Ｃ８゜ｍｏ＋　ｙ（ｌ
は色調整の標準の色調整係数を表すし、１を付した色調
整係数Ｃ＋　＋　ｍ　＋　、’Ｉ　＋と＝１を付した色
調整係数Ｃ−＋＊ｍ−＋＋’／−＋は、それぞれ、標準
の色調整係数ｃＯ＋　ｍｏ＋　ＹＯより大きい係数と小
さい係数を示す。I Cm Vy+)
is used to output images with 3x9=27 types of tones onto paper P. The coefficient C8゜mo+y(l
represents the standard color adjustment coefficient for color adjustment, and the color adjustment coefficient C+ + m + with 1 added, 'I + and the color adjustment coefficient C-+*m-++'/-+ with =1 added are as follows. The coefficients larger and smaller than the standard color adjustment coefficient cO+mo+YO are shown, respectively.

第７図に示した各種出力画像ＧＭ（モザイクモニタ画像
という）を見比べて、使用者は最適の色調を示す出力画
像を表示部８４上で選択する。これによりモザイクモニ
タモードは終了する。The user compares the various output images GM (referred to as mosaic monitor images) shown in FIG. 7 and selects the output image showing the optimum color tone on the display unit 84. This ends the mosaic monitor mode.

モザイクモニタモードにおいて、表示部８４に表示した
モザイクモニタ画像ＣＭの中から選択した画像（色調）
を使用者が指定するには、たとえば、ファンクションキ
ー７８〜８１に選択機能を予め与えておき、表示部８４
に表示されたメツセージに従ってファンクションキー７
８〜８１を操作するようにすればよい。あるいは、表示
部８４上に第７図の画像ブロックを表示し、ファンクシ
ジンキーあるいはテンキーによりブロック座標を指定し
て色調を選定してもよい。In the mosaic monitor mode, an image (color tone) selected from the mosaic monitor image CM displayed on the display unit 84
For the user to specify, for example, the function keys 78 to 81 are given selection functions in advance, and
Press function key 7 according to the message displayed on
8 to 81 may be operated. Alternatively, the image block shown in FIG. 7 may be displayed on the display unit 84, and the color tone may be selected by specifying the block coordinates using the funxigine keys or numeric keys.

次に、原稿が再び読み取られ、設定された色調で画像が
印字される。Next, the document is read again and the image is printed in the set color tone.

なお、前述のスーパーインポーズ機能もモザイクモニタ
機能も、どちらも画像登録用メモリを必要とし、また、
メモリの続出・書込に関連した回路も共通する部分が多
い。そこで、本実施例では、両機能を登録画像メモリ回
路１を共用して実現する。Note that both the superimpose function and mosaic monitor function described above require memory for image registration, and
There are many common parts in the circuits related to memory access and writing. Therefore, in this embodiment, both functions are realized by using the registered image memory circuit 1 in common.

以下余白 （ｄ）登録画像メモリ回路 ＜ｄ−１＞回路構成 登録画像メモリ回路ｌは、スーパーインポーズモードに
おける原稿の指定された領域（モザイクモニタモードで
は原稿の注目領域）ＥＡの登録画像をメモリに登録し、
複写のため用紙上の任意の指定された位置（スーパーイ
ンポーズ領域ＥＢ。Margin below (d) Registered image memory circuit <d-1> Circuit configuration The registered image memory circuit l stores the registered image of EA in the specified area of the document in superimpose mode (the area of interest in the document in mosaic monitor mode). Register at
Any designated position on the paper for copying (superimpose area EB).

モザイクモニタモードでは出力フォーマット（第７図）
で定まる印字領域）で読み出す回路である。Output format in mosaic monitor mode (Figure 7)
This is a circuit that reads out the print area (defined by the print area).

第８図は、登録画像メモリ回路１の回路図を示す。ここ
に、メモリ４０１ａ、４０　ｌｂ、４０１ｃ（以下、総
称する場合はメモリ４０１という）は、それぞれ登録画
像を記録するＲＡＭである。各メモリともアドレスは共
通であり、書込み／読出しのタイミングも共通であり、
ＣＳコントロール信号で選択される。FIG. 8 shows a circuit diagram of the registered image memory circuit 1. Here, the memories 401a, 40lb, and 401c (hereinafter collectively referred to as memories 401) are RAMs that each record a registered image. Each memory has the same address and write/read timing.
Selected by CS control signal.

なお、後に説明する２値記憶の場合、画像データの書込
の際は、印字色に合わせて書込みを行う必要がある。そ
こで、ＣＰＵ２５は、ＣＳコントロール信号により書き
込むべきメモリを選択できるようにした。多値記憶の場
合はＣＳコントロール信号＝　’ｏ　ｏ　ｏ’とする。Note that in the case of binary storage, which will be explained later, when writing image data, it is necessary to write in accordance with the print color. Therefore, the CPU 25 is designed to be able to select the memory to be written to using the CS control signal. In the case of multi-value storage, the CS control signal is set to 'o o o'.

登録画像メモリ回路ｌは、スーパーインポーズモードと
モザイクモニタモードで用いられ、またスーパーインポ
ーズモードでも多値カラー記憶、２値カラー記憶、単色
２値記憶などがある。それぞれの場合に、メモリ４０１
へのアクセスの方法を変える必要がある。そこで、シェ
ーディング補正回路２３からメモリ４０１へのデータ入
力とメモリ４０１からマスキング処理回路２４へのデー
タ出力を、各種セレクタ４２１，４２６，４２７゜４４
４．４４６．３−ステートバッファ４２２、データ選択
回路４４２などで処理する。セレクタ４２１はスーパー
インポーズモードでの続出信号が入力されたときに白デ
ータを選択し、他の場合にシェーディング補正回路２３
からの画像データを選択する。セレクタ４２１の出力信
号は、バッファ４２２とセレクタ４２７に送られる。バ
ッファ４２２は、ＡＮＤゲート４２５がＬレベルのとき
に能動状態になり、セレクタ４２１の出力をメモリ４０
１のＩ１０端子に送る。ＡＮＤゲート４２５の一方の入
力端子には、２値記憶／多値記憶信号がインバータ４３
０を介して入力され、他方の入力端子には、ＡＮＤゲー
ト４０５の出力信号がインバータ４２３．４２４を介し
て入力される。The registered image memory circuit 1 is used in superimpose mode and mosaic monitor mode, and even in superimpose mode, there are multi-value color storage, binary color storage, monochrome binary storage, etc. In each case, memory 401
We need to change the way we access it. Therefore, data input from the shading correction circuit 23 to the memory 401 and data output from the memory 401 to the masking processing circuit 24 are controlled by various selectors 421, 426, 427° 44.
4.446.3-Processed by state buffer 422, data selection circuit 442, etc. The selector 421 selects white data when successive signals in superimpose mode are input, and selects white data from the shading correction circuit 23 in other cases.
Select image data from. The output signal of selector 421 is sent to buffer 422 and selector 427. The buffer 422 becomes active when the AND gate 425 is at L level, and transfers the output of the selector 421 to the memory 40.
Send it to the I10 terminal of 1. One input terminal of the AND gate 425 receives the binary storage/multi-value storage signal from the inverter 43.
0, and the output signal of AND gate 405 is input to the other input terminal via inverters 423 and 424.

従って、バッファ４２２がハイインピーダンス状態にな
るのは、２値記憶の場合と、続出時で続出領域内にある
場合である。いいかえれば、バッファ４２２が後段にデ
ータを伝えるのは、多値記憶の書込の場合であり、この
場合、シェーディング補正回路２３の後にメモリ４０１
が位置することになる。多値記憶で続出の場合は、バッ
ファ４２２をハイインピーダンス状態にしてメモリ４０
１からの読出を可能にする。他方、２値記憶の場合は、
バッファ４２２をハイインピーダンス状態にして画像デ
ータをセレクタ４２７を介してマスキング処理回路２４
に送り、中間調処理回路２７において２値化した後、メ
モリ４０１に記憶させる。Therefore, the buffer 422 is in a high impedance state when storing binary data and when it is in the successive region during successive data. In other words, the buffer 422 transmits data to the subsequent stage in the case of multilevel storage writing, and in this case, the memory 401 is transmitted after the shading correction circuit 23.
will be located. If multiple values are stored one after another, the buffer 422 is placed in a high impedance state and the memory 40
Enables reading from 1. On the other hand, in the case of binary memory,
The buffer 422 is set to a high impedance state and the image data is sent to the masking processing circuit 24 via the selector 427.
After being binarized in the halftone processing circuit 27, it is stored in the memory 401.

セレクタ４２６にはメモリ４０１の出力データ（Ａ人ツ
ノ）と白データ（８人力）が入力され、セレクタ４２６
のセレクト信号はＡＮＤゲート４２８により供給され、
セレクトされた信号をセレクタ４２７のＢ入力に送る。The output data of the memory 401 (A person's horn) and the white data (8 people's power) are input to the selector 426.
The select signal of is provided by AND gate 428,
The selected signal is sent to the B input of selector 427.

ＡＮＤゲート４２８は、ＡＮＤゲート４０５の出力信号
がインバータ４２３を介してＬレベルのとき（すなわち
、続出時に続出領域内にあるとき）であってかつトリミ
ングコントロール信号がＬレベルのときのみＢ入力（白
データ）を選択する信号を出力する。従って、多値記憶
で続出領域内のときに、一般にはメモリ４０Ｉの読出デ
ータ（Ａ入力）が選択されるが、トリミングコントロー
ル信号がＬレベルになると白データ（Ｂ入力）が選択さ
れることになる。The AND gate 428 receives the B input (white) only when the output signal of the AND gate 405 is at the L level via the inverter 423 (that is, when it is within the successive region at the time of successive output) and when the trimming control signal is at the L level. data) is output. Therefore, when in the successive region in multi-level storage, the read data (A input) of the memory 40I is generally selected, but when the trimming control signal goes to L level, the white data (B input) is selected. Become.

セレクタ４２７には、セレクタ４２１の出力信号（Ａ入
力）とセレクタ４２６の出力信号（Ｂ入力）が入力され
、セレクタ４２７のセレクト信号は、ＡＮＤゲート４２
９により供給され、セレクタ４２７の出力信号はマスキ
ング回路２４に送られる。The output signal of the selector 421 (A input) and the output signal of the selector 426 (B input) are input to the selector 427, and the select signal of the selector 427 is input to the AND gate 42.
9, and the output signal of selector 427 is sent to masking circuit 24.

、Ａ　Ｎ　Ｄゲート４２９の一方の入力端子には、２値
１２ｆｉ／多値記憶信号がインバータ４３０を介して送
られ、他方の入力端子には、ＡＮＤゲート４０５の出力
信号がインバータ４２３を介して送られる。従って、多
値記憶でありかつ続出時の続出領域内である場合のみＢ
入力が選択される。いいかえれば、たとえば２値記憶の
場合は、セレクタ４２１から送られる画像データが選択
される。, the binary 12fi/multi-value storage signal is sent to one input terminal of the A N D gate 429 via the inverter 430, and the output signal of the AND gate 405 is sent via the inverter 423 to the other input terminal. Sent. Therefore, only when it is multi-valued storage and is within the successive area at the time of successive occurrence, B
Input is selected. In other words, in the case of binary storage, for example, the image data sent from the selector 421 is selected.

セレクタ４４６には、中間調処理回路２７の出力信号（
へ入力）とＰ−Ｓ変換器４４５の出力信号（Ｂ入力）と
が入力され、ＡＮＤゲート４４８からセレクト信号が供
給され、選択された信号をバッファメモリ３０に送る。The selector 446 receives the output signal (
input) and the output signal (B input) of the P-S converter 445 are input, a select signal is supplied from an AND gate 448, and the selected signal is sent to the buffer memory 30.

ＡＮＤゲート４４８の１つの入力端子には２値記憶／多
値記憶信号が人力され、他方の入力端子にはＡＮＤゲー
ト４０５の出力信号がインバータ４２３を介して出力さ
れる。A binary storage/multi-value storage signal is input to one input terminal of AND gate 448, and an output signal of AND gate 405 is outputted to the other input terminal via inverter 423.

セレクタ４４６がＰ−Ｓ変換器４４５の出力を選択する
のは、２値記憶であり、かつ、続出時に続出領域内にあ
るときである。その他の場合、たとえば多値記憶の場合
は、中間調処理回路２７の出力信号（へ入力）が選択さ
れる。The selector 446 selects the output of the P-S converter 445 when it is in binary storage and is within the successive output region at the time of successive output. In other cases, for example, in the case of multilevel storage, the output signal (input to) of the halftone processing circuit 27 is selected.

Ｓ−Ｐ変換器４４１、データ選択回路４４２、セレクタ
４４４およびＰ−Ｓ変換器４４５は、２値記憶のために
設けられる。An S-P converter 441, a data selection circuit 442, a selector 444, and a P-S converter 445 are provided for binary storage.

データ選択回路４４２は、第２９図に示すように、３−
ステートバッフｙ５０１ａ、５０１ｂ、５０１ｃ、５０
４ａ、５０４ｂ、５０４ｃ及びゲート５０２．５０３ａ
、５０３ｂ、５０３ｃから構成されている。３−ステー
トバッファ５０１ａ、５０　ｌｂ。As shown in FIG. 29, the data selection circuit 442
State buffer y501a, 501b, 501c, 50
4a, 504b, 504c and gates 502.503a
, 503b, and 503c. 3-state buffer 501a, 50 lb.

５０１ｃは、それぞれ、ＡＮＤゲート５０３ａ、５０３
ｂ、５０３ｃがＬレベルのときに能動状態になり、Ｓ−
Ｐ変換器４４１からの入力をメモリ４０１に伝える。Ａ
ＮＤゲート５０゛２の一方の入力端子には２値記憶／多
値記憶信号が人力され、他方の入力端子にはＡＮＤゲー
ト４０５の出力信号が入力される。また、ＡＮＤゲート
５０２の出力は、ＡＮＤゲート５０３ａ、５０３ｂ、５
０３ｃの一方の入力端子に接続されている。従って、多
値記憶の場合や続出時の続出領域外である場合には、バ
ッフｙ　５０１ａ、５０１ｂ、５０１ｃはハイインピー
ダンス状態になる。即ち、３−ステートバッファ５０１
ａ、５０　ｌｂ、５０１ｃは２値記憶の書込時のみ能動
状態となる。ＡＮＤゲート５０３ａ、５０３ｂ。501c are AND gates 503a and 503, respectively.
b, becomes active when 503c is at L level, and S-
The input from the P converter 441 is transmitted to the memory 401. A
A binary storage/multi-value storage signal is input to one input terminal of the ND gate 50'2, and an output signal of the AND gate 405 is input to the other input terminal. Furthermore, the output of the AND gate 502 is
It is connected to one input terminal of 03c. Therefore, in the case of multi-value storage or outside the successive region at the time of successive data, the buffers 501a, 501b, and 501c are in a high impedance state. That is, 3-state buffer 501
a, 50 lb, and 501c become active only when writing binary memory. AND gates 503a, 503b.

５０３ｃの他方の入力端子には、メモリ４０１ａ。The other input terminal of 503c is a memory 401a.

４０１ｂ、４ＱＩｃに対応したＣＳコントロール信号が
入力されている。また、このＣＳコントロール信号は３
−ステートバッフｙ　５０４ａ、５０４ｂ。CS control signals corresponding to 401b and 4QIc are input. Also, this CS control signal is 3
- State buffer y 504a, 504b.

５０４ｃにも接続されていて、ＣＳコントロール信号が
Ｌレベル（“０”）の時に、３−ステートバッファ　５
０４ａ、５０４ｂ、５０４ｃはメモリ４０１の出力をセ
レクタ４４４に伝える。504c, and when the CS control signal is at L level (“0”), the 3-state buffer 5
04a, 504b, and 504c transmit the output of the memory 401 to the selector 444.

セレクタ４４４は、メモリ４０１の出力信号（Ａ人力）
と白データ（Ｂ入力）を選択する。ＡＮＤゲート４４７
は、ＣＳコントロール信号に対応してセレクタ４４４に
セレクト信号を送る。従って、２値単色記憶などでＣＳ
コントロール信号が１１１’のとき、すなわちどのメモ
リ４０．１ａ、４０１ｂ、４０１ｃも選択されていない
ときは、セレクタ４４４は゛白°データを選択し、他の
場合は、メモリ４０１の出力を選択する。The selector 444 outputs the output signal of the memory 401 (A human power)
and select white data (B input). AND gate 447
sends a select signal to selector 444 in response to the CS control signal. Therefore, CS with binary single color memory etc.
When the control signal is 111', that is, when none of the memories 40.1a, 401b, 401c are selected, the selector 444 selects the "white data", and otherwise selects the output of the memory 401.

シリアルデータをパラレルデータに変換するＳＰ変換器
４４１は、２値記憶の書込の際に中間調処理回路２７で
２値化された信号をメモリ４０１に記憶するためのビッ
ト数のデータに変換して、データ選択回路４４２に出力
する。The SP converter 441 that converts serial data into parallel data converts the signal binarized by the halftone processing circuit 27 into data with the number of bits to be stored in the memory 401 when writing binary storage. and outputs it to the data selection circuit 442.

パラレルデータをシリアルデータに変換するＰ−８変換
器４４５は、２値記憶の読出の際にセレクタ４４４から
送られたパラレルデータ（メモリ４０１の読出データ）
をシリアルデータに変換し、セレクタ４４６に送る。The P-8 converter 445, which converts parallel data into serial data, receives the parallel data (read data from the memory 401) sent from the selector 444 when reading binary storage.
is converted into serial data and sent to the selector 446.

２値記憶におひる書込と続出においてＳ−Ｐ変換とＰ−
Ｓ変換を行う必要があるので、他の部分では異なるクロ
ックが必要になる。すなわち、２値化信号は、Ｓ−Ｐ変
換器４４１とＰ−８変換器４４５ではクロックＣＫＡに
同期して流れるが、パラレル変換した画像データをこの
クロックで処理できない。そこで、分周器４５２にてク
ロックＣＫＡをパラレル化するビット数分だけ分周した
信号ＣＫＢをセレクタ４５１で選択して画像転送および
メモリ４０１に対するアドレス管理を行えばよい。第１
０図に２値記憶モードにおけるクロックＣＫＡ、ＣＫＢ
、２値化信号、パラレル化信号の関係を示す（多値信号
のビット数−８の場合）。なお、多値記憶におけるスー
パーインポーズモードおよびモザイクモニタモードにお
いては、これまで通り、クロックＣＫＡによりメモリ４
０１をＩ及わなくてはならない。そこで、２値記憶／多
値記憶信号をセレクト信号とするセレクタ４５１を設け
、これらのモード（多値記憶）においてはＣＫＢ＝ＣＫ
Ａとなるようにしている。S-P conversion and P- in writing and writing in binary memory
Since it is necessary to perform S-conversion, different clocks are required in other parts. That is, although the binary signal flows in the S-P converter 441 and the P-8 converter 445 in synchronization with the clock CKA, parallel-converted image data cannot be processed using this clock. Therefore, the selector 451 selects the signal CKB obtained by dividing the frequency of the clock CKA by the number of bits to be parallelized by the frequency divider 452 to perform image transfer and address management for the memory 401. 1st
Figure 0 shows clocks CKA and CKB in binary storage mode.
, shows the relationship between a binary signal and a parallelized signal (in the case where the number of bits of the multi-level signal is −8). In addition, in the superimpose mode and mosaic monitor mode in multilevel storage, memory 4 is controlled by clock CKA as before.
01 must be exceeded. Therefore, a selector 451 is provided which uses a binary storage/multi-value storage signal as a selection signal, and in these modes (multi-value storage), CKB=CK.
I'm trying to get A.

次に、メモリ４０１へのデータの書込みと続出しについ
て説明する。（書込領域判別回路４０２、書込アドレス
発生カウンタ４０３、読出領域判別回路４０８および続
出アドレス発生カウンタ４０９の回路構成については、
後に詳細に説明する（第１２図）。） 書込領域判別回路４０２は、原稿読取のスキャンにおい
て、画像先端信号を受信すると、クロックＣＫＢと水平
同期信号Ｈｓｙｎｃをそれぞれカウントし、ＣＰＵ２５
があらかじめ設定する書込領域設定信号に基づいて、主
走査方向（Ｘ）と副走査方向（Ｙ）にそれぞれ書込領域
内にあると判別したときに判別信号ＷＥＸ、ＷＥＹを発
生する。判別信号ＷＥＸ、ＷＥＹは、ＡＮＤゲー）−４
０７ニ出力され、また、書込アドレス発生カウンタ４０
３に出力される。ＡＮＤゲート４０７においては、メモ
リ４０１のデータを保持すべきときにＣＰＵ２５がトＩ
レベルを出力するデータ保持信号が入力さ、れ、さらに
インバータ４０６を介してクロックＣＫＢが人力される
。従って、ＡＮＤゲート４０７は、データ保持信号がＬ
レベルであるときに、書込領域（ＷＥＸ＝ＷＥＹ＝’Ｌ
’　）内チクロックＣＫＢ（多値記憶ではＣＫＡ　）を
メモリ４０１のＷＥ端子に出力し、メモリ４０１を書込
可能にする。書込アドレス発生カウンタ４０３は、書込
時に、主走査方向に書込領域内のときにクロックＣＫＢ
をカウントし、副走査方向に書込領域内のときに水平同
期信号Ｈｓｙｎｃをカウントして、書込領域内のＸ座標
とＹ座標を求め、両座標値より１次元の書込アドレスを
計算する。さらに、ＣＰＵ２５より設定されるメモリへ
の書込先頭アドレスとしての固定オフセット量を加算す
る。こうして得られた書込アドレスをセレクタ４０４に
出力する。Next, writing and writing data to the memory 401 will be explained. (For the circuit configurations of the write area discrimination circuit 402, write address generation counter 403, read area discrimination circuit 408, and successive address generation counter 409,
This will be explained in detail later (FIG. 12). ) When the writing area determination circuit 402 receives the image leading edge signal during scanning for document reading, it counts the clock CKB and the horizontal synchronization signal Hsync, and the CPU 25
Discrimination signals WEX and WEY are generated when it is determined that the write area is within the write area in the main scanning direction (X) and the sub-scanning direction (Y), respectively, based on a write area setting signal set in advance. Discrimination signals WEX and WEY are AND game)-4
07 is output, and the write address generation counter 40
3 is output. In the AND gate 407, when the data in the memory 401 is to be held, the CPU 25
A data holding signal that outputs a level is input, and a clock CKB is input via an inverter 406. Therefore, the AND gate 407 assumes that the data holding signal is L.
level, write area (WEX=WEY='L
' ) is outputted to the WE terminal of the memory 401 to make the memory 401 writable. The write address generation counter 403 receives the clock CKB when it is within the write area in the main scanning direction during writing.
, count the horizontal synchronizing signal Hsync when it is within the writing area in the sub-scanning direction, find the X coordinate and Y coordinate within the writing area, and calculate the one-dimensional writing address from both coordinate values. . Furthermore, a fixed offset amount set by the CPU 25 as the start address for writing to the memory is added. The write address thus obtained is output to the selector 404.

続出領域判別回路４０８は、書込領域判別回路４０２と
同様に、ＣＰＴＪ２５が設定する続出領域設定信号に基
づき、主走査方向（Ｘ）と副走査方向（Ｙ）に続出領域
内にある場合にそれぞれ判別信号ＲＥＸ、ＲＥＶを発生
する。両判別信号ＲＥＸ。Similar to the writing area determination circuit 402, the continuous area determination circuit 408 detects whether the continuous area is within the continuous area in the main scanning direction (X) and the sub-scanning direction (Y) based on the continuous area setting signal set by the CPTJ 25. Generates discrimination signals REX and REV. Both discrimination signal REX.

ＲＥＶは、ＡＮＤゲート４０５の入力端子に送られると
ともに、続出アドレス発生カウンタ４０９に送られる。REV is sent to the input terminal of AND gate 405 and also to successive address generation counter 409.

ＡＮＤゲート４０５には、さらに、ＣＰＵ２５の設定す
る１囚／読出信号が入力される。従って、ＡＮＤゲート
４０５は、読出の場合に続出領域内でＨレベルをセレク
タ４０４に出力し、インバータ４２３を介してＬレベル
をメモリ４０１のＯＥ端子に出力する。これにより、メ
モリ４０１は続出可能になる。また、続出アドレス発生
カウンタ４０９は、書込アドレス発生カウンタ４０３と
同様にｉ次元の続出アドレスを発生し、セレクタ４０４
に送る。セレクタ４０４は、ＡＮＤゲート４０５の出力
信号がＨレベルのときに読出アドレスを選択し、他の場
合は書込アドレスを選択する。セレクタ４０４の出力端
子は、メモリ４０１のアドレス端子に接続される。従っ
て、メモリ４０１は、書込時には書込アドレスで、続出
時には続出アドレスでアクセスされる。なお、続出アド
レス発生カウンタ４０９は、後で説明するように、副走
査クロックを用いて変倍を可能としている。また、モザ
イクモニタモードにおける色調整の変更のためにオーバ
ーフロー信号Ｘ、Ｙを発生して後段の画調設定回路２に
送る。The AND gate 405 is further input with a 1/read signal set by the CPU 25 . Therefore, in the case of reading, the AND gate 405 outputs an H level to the selector 404 in the successive region, and outputs an L level to the OE terminal of the memory 401 via the inverter 423. This allows the memory 401 to be used continuously. Further, the successive address generation counter 409 generates i-dimensional successive addresses similarly to the write address generation counter 403, and selector 404
send to Selector 404 selects the read address when the output signal of AND gate 405 is at H level, and selects the write address in other cases. An output terminal of selector 404 is connected to an address terminal of memory 401. Therefore, the memory 401 is accessed by the write address when writing, and by the succeeding address when writing. Note that the successive address generation counter 409 is capable of scaling using a sub-scanning clock, as will be explained later. Further, in order to change the color adjustment in the mosaic monitor mode, overflow signals X and Y are generated and sent to the image tone setting circuit 2 at the subsequent stage.

なお、スーパーインポーズ続出信号は、スーパーインポ
ーズモードとモザイクモニタモードの読出時に“Ｌｏと
なる信号で、セレクタ４２１に白データを選択させるた
めに用いる。また、トリミングコントロール信号は、続
出領域に白を印字したいときに゛白°とする信号であり
、セレクタ４２６に白データを選択させる。The superimpose successive signal is a signal that becomes "Lo" when reading out the superimpose mode and mosaic monitor mode, and is used to make the selector 421 select white data.The trimming control signal is a signal that becomes "Lo" when reading out the superimpose mode and mosaic monitor mode. This is a signal that is set to white when it is desired to print, and causes the selector 426 to select white data.

＜ｄ−２＞多値で記憶するスーパーインボーズモード スーパーインポーズ機能を実現するのは、中間調処理後
にメモリを設けてらよいが、その場合は、すでに２値の
印字信号に変換されているので登録画像の色彩調整を後
から行うことはできない。特に、登録画像がフルカラー
画像であった場合、色彩調整が求められることが多い。<d-2> Superimpose mode that stores multi-values The superimpose function can be achieved by providing a memory after halftone processing, but in that case, the signal has already been converted to a binary print signal. Therefore, it is not possible to adjust the color of the registered image later. In particular, when the registered image is a full-color image, color adjustment is often required.

また、２値化処理後に変倍をかけると著しく画像か劣化
する。そこで、本実施例では、ＣＰＵ２５により２値記
憶／多値記憶信号をＨレベルとして多値記憶を指定する
と、書込のときはｉ囚／読出信号をＬレベルとしてセレ
クタ４２１，３−ステートバッファ４２２、データ選択
回路４４２からなる回路において、バッファ４２２を能
動状態にし、データ選択回路４４２内のバッフｙ５０１
ａ、５０　ｌｂ、５０１Ｃをハイインピーダンス状態に
することにより、中間調処理回路２７の前にメモリ４０
１を介在させ、Ｒ，Ｇ、Ｂの多値データをメモリ４０１
に記憶させる。（なお、スーパーインボーズモードにお
ける色彩調整については、後で画調設定回路２に関連し
て説明する。）このとき、スーパーインポーズモード読
出信号はＬレベルであり、セレクタ４２１は画像データ
を選択している。またＣＳコントロール信号は０００′
である。Furthermore, when scaling is applied after binarization processing, the image deteriorates significantly. Therefore, in this embodiment, when the CPU 25 sets the binary storage/multi-value storage signal to H level to specify multi-value storage, when writing, the i/read signal is set to L level to selector 421, 3-state buffer 422. , in the circuit consisting of the data selection circuit 442, the buffer 422 is activated and the buffer y501 in the data selection circuit 442 is activated.
a, 50 lb, and 501C to a high impedance state, the memory 40 is placed in front of the halftone processing circuit 27.
1, the multivalued data of R, G, and B is stored in the memory 401.
to be memorized. (The color adjustment in the superimpose mode will be explained later in relation to the image setting circuit 2.) At this time, the superimpose mode read signal is at the L level, and the selector 421 selects the image data. are doing. Also, the CS control signal is 000'
It is.

登録画像の書込みにおいては、使用者が書込領域を指定
すると、ＣＰＵ２５はこの領域が画像先端からみて（副
走査方向について）何ラインの範囲の領域か、さらに主
走査方向（Ｘ方向）について何画素目の範囲にあるかを
算出し、この領域の左上角の座標と右上角の座標をＸ方
向とＹ方向の書込領域設定信号として書込領域判別回路
（詳細は第１２図参照）４０２のＸ部４０２ａと７部４
０２ｂにそれぞれ設定する。Ｘ、Ｙはそれぞれ主走査方
向と副走査方向をさす。書込領域判別回路４０２のＸ部
４０２ａと７部４０２ｂは、画像先端信号が入力される
と、水平同期信号ＨｓｙｎｃおよびクロックＣＫＢをカ
ウントするとともに、そのカウント値が上記書込領域設
定範囲にあるかどうかを比較する。主走査方向に範囲内
であれば、ＷＥＸ＝１７°を出力し、副走査方向に範囲
内であればＷＥＹ＝’Ｌ’を出力する。When writing a registered image, when the user specifies a writing area, the CPU 25 determines how many lines this area covers from the leading edge of the image (in the sub-scanning direction), and also what about the main scanning direction (X direction). A writing area determination circuit (see FIG. 12 for details) 402 calculates whether it is within the range of the pixel, and uses the coordinates of the upper left corner and the upper right corner of this area as writing area setting signals in the X direction and Y direction. X part 402a and 7 part 4
02b respectively. X and Y refer to the main scanning direction and the sub-scanning direction, respectively. When the image leading edge signal is input, the X section 402a and the 7 section 402b of the writing area determination circuit 402 count the horizontal synchronizing signal Hsync and the clock CKB, and check whether the count value is within the above writing area setting range. Compare how. If it is within the range in the main scanning direction, WEX=17° is output, and if it is within the range in the sub-scanning direction, WEY='L' is output.

書込アドレス発生カウンタ（詳細は第１２図参照）４０
３は、書込領域判別回路４０２が書込領域であると判別
したときに書込アドレスを発生し、セレクタ４０４を介
してメモリ４０１ａ、４０１ｂ４０１ｃのアドレス端子
に送る。すなわち、書込アドレス発生カウンタのＸ部４
０３ａではＷＥＸ＝°Ｌ°のときクロックＣＫＢをカウ
ントし、主走査方向に関するアドレスを発生する。なお
、このアドレスは、水平同期信号Ｈ５ｙｎｃでクリアさ
れる。Write address generation counter (see Figure 12 for details) 40
3 generates a write address when the write area determination circuit 402 determines that it is a write area, and sends it to the address terminals of the memories 401a, 401b and 401c via the selector 404. In other words, the X section 4 of the write address generation counter
In step 03a, when WEX=°L°, the clock CKB is counted and an address related to the main scanning direction is generated. Note that this address is cleared by the horizontal synchronization signal H5sync.

また、書込アドレス発生カウンタ４０３の７部４０３ｂ
は、ＷＥＹ＝’Ｌ’のとき水平同期信号Ｈｓｙｎｃをカ
ウントし、副走査方向に関するアドレスを発生する。な
お、このアドレスはＣＰＵ２５が発生する画像先端信号
によりクリアされる。主走査方向と副走査方向の両アド
レスと固定オフセット量より１次元の書込アドレスが発
生される。Also, the seventh section 403b of the write address generation counter 403
counts the horizontal synchronizing signal Hsync when WEY='L' and generates an address in the sub-scanning direction. Note that this address is cleared by the image leading edge signal generated by the CPU 25. A one-dimensional write address is generated from both addresses in the main scanning direction and sub-scanning direction and a fixed offset amount.

このようにして書込アドレスを発生し、メモリ４０１ａ
、４０　ｌｂ、４０１ｃに画像データを書き込む際は、
さらに、データ保持信号がＬ′、書込／読出信号が“Ｌ
ｏと設定されている。これにより、セレクタ４０４は、
ＡＮＤゲート４０５から選択信号が送られるので、書込
アドレス発生カウンタ４０３からのアドレス信号を選択
し、メモリ４０１ａ、４０１ｂ、４０１ｃのアドレス端
子に伝える。In this way, a write address is generated and the memory 401a
, 40 lb, 401c, when writing image data to
Furthermore, the data holding signal is L' and the write/read signal is "L".
It is set as o. As a result, the selector 404
Since a selection signal is sent from the AND gate 405, the address signal from the write address generation counter 403 is selected and transmitted to the address terminals of the memories 401a, 401b, and 401c.

また、インバータ４０６とＡＮＤゲート４０７を介して
メモリ４０１ａ、４０　ｌｂ、、４０１ｃのＷＥ端子に
クロックＣＫＢが伝えられ、メモリへの書込を可能にす
る。一方、スーパーインポーズモードとモザイクモニタ
モードでの読出しの場合以外ではＣＰＴＪ２５からのス
ーパーインポーズ続出信号はＬ°と設定されているので
、セレクタ４２１は画像データを選択して出力する。ま
た、書込／読出信号がＬ゛と設定されているので、多値
記憶の場合（ＣＰＵ２５からの２値記憶／多値記憶信号
＝’Ｈ’）、３−ステートバッファ４２２は、原稿画像
を書き込んでよい状態でのみＡＮＤゲート４２５を介し
て能動状態になり、画像データをメモリ４０１ａ、４０
　ｌｂ、４０１ｃのＩ１０端子に伝える。これに上り書
込領域判別回路４０２が主走査方向、副走査方向としに
範囲内であると判定した領域についての画像だけをメモ
リ４０１に記憶させることができる。書込みが終了する
と、ＣＰＵ２５はデータ保持信号を“Ｈ”とし、ＡＮＤ
ゲート４０７を介して書き込みを禁止し、メモリ４０１
の内容を保持する。Further, the clock CKB is transmitted to the WE terminals of the memories 401a, 40lb, . On the other hand, since the superimpose successive signal from the CPTJ 25 is set to L° in cases other than reading in the superimpose mode and mosaic monitor mode, the selector 421 selects and outputs image data. Also, since the write/read signal is set to L, in the case of multi-value storage (binary storage/multi-value storage signal from the CPU 25 = 'H'), the 3-state buffer 422 stores the original image. It becomes active via the AND gate 425 only when it is allowed to write, and the image data is stored in the memories 401a, 40.
lb, transmit to I10 terminal of 401c. In addition, it is possible to store in the memory 401 only the image of the area that the upward writing area determination circuit 402 determines to be within the range in both the main scanning direction and the sub-scanning direction. When writing is completed, the CPU 25 sets the data holding signal to “H” and
Writing is prohibited through gate 407 and memory 401
Retains the contents of.

メモリ４０１に記憶されたデータを読出す際には、指定
された続出領域（スーパーインポーズ領域）に印字する
ようにデータを読出す必要がある。When reading the data stored in the memory 401, it is necessary to read the data so as to print it in a designated successive area (superimpose area).

続出しに必要な回路構成は、書込用の部分とほぼ同じで
ある。書込時と同じくＣＳコントロール信号は０００　
とする。The circuit configuration required for successive output is almost the same as that for writing. As with writing, the CS control signal is 000.
shall be.

以下余白 ＣＰｔＪ２５は、用紙に対し続出領域を判別する続出領
域判別回路４０８のＸ部４０８ａと７部４０８ｂには、
それぞれ、主走査方向と副走査方向に続出領域範囲内で
あると判別できる設定値（Ｘ座標とＹ座標）を与えてお
く。続出領域判別回路４０８ａ、４０８ｂは、スキャン
の際に画像先端信号が入力されると、水平同期信号Ｈｓ
ｙｎｃおよびクロックＣＫＢをカウントするとともに、
そのカウント値が上記続出領域設定範囲にあるかどうか
を比較する。主走査方向が範囲内であればＲＥＸ＝゛Ｌ
′を出力し、副走査方向が範囲内であればＲＥＹ＝’Ｌ
’を出力する。The following margin CPtJ25 is stored in the
Setting values (X coordinates and Y coordinates) that can be determined to be within the successive region range in the main scanning direction and the sub-scanning direction are respectively given. When the image leading edge signal is input during scanning, the successive area determination circuits 408a and 408b output a horizontal synchronizing signal Hs.
Along with counting ync and clock CKB,
A comparison is made to see if the count value is within the above continuous area setting range. If the main scanning direction is within the range, REX=゛L
' is output, and if the sub-scanning direction is within the range, REY='L
' is output.

続出アドレス発生カウンタ４０９は、読出領域判別回路
４０８が続出領域であると判別したときに続出アドレス
を発生し、このアドレスは、続出時には書込／読出信号
が°Ｈ°なのでセレクタ４０４を介してメモリ４０１ａ
、４０　ｌｂ、４０１ｃのアドレス端子に送られる。す
なわち、続出アドレス発生カウンタのｘ部４０９ａは、
ＲＥＸ＝’Ｌ’（７）ときクロックＣＫＢをカウントし
、主走査方向に関するアドレスを発生する。なお、この
アドレスは水平同期信号Ｈ５ｙｎｃでクリアされる。ま
た、続出アドレス発生カウンタの７部４０９ｂはＲＥＹ
＝“Ｌｏのとき変倍副走査クロック発生器２９（第２図
）からの副走査クロックをカウントし、副走査方向に関
するアドレスを発生する。水平同期信号Ｈｓｙｎｃでは
なく副走査クロックをカウントするのは、変倍を考慮し
たものである。なお、このアドレスはＣＰＵ２５が発生
する画像先端信号によりクリアされる。両アドレスと固
定オフセット量より１次元の続出アドレスが発生される
。メモリ４０１をアクセスして読み出されたデータは後
段に伝えられる。The successive address generation counter 409 generates a successive address when the readout area determination circuit 408 determines that it is a successive area, and this address is sent to the memory via the selector 404 since the write/read signal is °H° at the time of successive reading. 401a
, 40 lb, and 401c. That is, the x section 409a of the successive address generation counter is
When REX='L' (7), the clock CKB is counted and an address related to the main scanning direction is generated. Note that this address is cleared by the horizontal synchronization signal H5sync. In addition, the seventh part 409b of the successive address generation counter is REY
= "When Lo, the sub-scanning clock from the variable magnification sub-scanning clock generator 29 (FIG. 2) is counted and an address related to the sub-scanning direction is generated. Counting the sub-scanning clock instead of the horizontal synchronizing signal Hsync is , in consideration of scaling. Note that this address is cleared by the image leading edge signal generated by the CPU 25. A one-dimensional successive address is generated from both addresses and a fixed offset amount. By accessing the memory 401, The read data is transmitted to the subsequent stage.

このモードにおける画像登録と読出しのフローチャート
は、第２０図と第２３図に示す。Flowcharts of image registration and readout in this mode are shown in FIGS. 20 and 23.

＜ｄ−３＞変倍 多値記憶でスーパーインポーズ機能を実行する場合には
、変倍が可能である。変倍を行う際には、スーパーイン
ポーズする画像もその倍率に合わせて変倍したい場合も
あれば、原稿読取は変倍でもスーパーインポーズ画像は
等倍のままというように、互いに異なる倍率で行いたい
場合もある。ＣＰＵ２５により変倍用副走査クロック発
生器２９を制御して変倍用の副走査クロックを変えるこ
とにより、どちらの場合にも対応できる（第２６図参照
）。すなわち、スーパーインポーズ画像を変倍する場合
は、続出アドレス発生カウンタ４０９に変倍用走査クロ
ックを供給し、原稿読取データを変倍する場合は、電気
変倍回路２６に変倍用副走査クロックを供給する。なお
、本実施例では、スーパーインポーズ画像の変倍率と原
稿画像の変倍率とが同じである場合は、両画像を同時に
印字できる。<d-3> Variable scaling When performing a superimpose function using multi-level storage, variable scaling is possible. When changing the magnification, you may want to change the magnification of the superimposed image to match that magnification, or you may want to change the magnification of the superimposed image to match the magnification of the superimposed image. Sometimes you want to do it. Either case can be handled by controlling the sub-scanning clock generator 29 for variable magnification by the CPU 25 to change the sub-scanning clock for variable magnification (see FIG. 26). That is, when scaling the superimposed image, a scanning clock for scaling is supplied to the successive address generation counter 409, and when scaling the document read data, a sub-scanning clock for scaling is supplied to the electric scaling circuit 26. supply. In this embodiment, if the magnification ratio of the superimposed image and the magnification ratio of the original image are the same, both images can be printed at the same time.

＜ｄ−４＞モザイクモニタモードでの書込みと読出し モザイクモニタモードにおける注目領域の画像データ（
多値）の書込みも、同様に行われる。この場合、ＣＰＵ
２５は書込領域設定信号を注目領域の座標から計算して
出力する。<d-4> Writing and reading in mosaic monitor mode Image data of the area of interest in mosaic monitor mode (
Writing of multi-value data is also performed in the same way. In this case, the CPU
25 calculates a write area setting signal from the coordinates of the area of interest and outputs it.

一方、モザイクモニタモードにお（Ｊるモザイクモニタ
画像の印字の際は、メモリ４、Ｏｌａ、４０１ｂ、４０
１ｃに書込まれたデータを基に、第７図のフォーマット
のような印字ができるようにデータを読出す必要がある
。この場合、メモリ４０１からのデータ続出時以外では
画像データを゛白°にするため、スーパーインポーズ続
出信号をＨ’とし、セレクタ４２１により゛白°データ
を選択する。セレクタ４２６は、原稿上の画像データを
読み出す際に、メモリ４０１の内容を読み出す続出領域
においてはトリミングコントロール信号が゛Ｈ°レベル
なので、後段に゛白°データが流れないようになってい
る。このとき、続出領域判別回路４０８のＸ部４０８ａ
、Ｙ部４０８ｂには、原稿読出の倍率ＭＡＧＡとメモリ
４０１の内容の印字倍率ＭＡＧＢとの違いを考慮した座
標がそれぞれ設定されている。なお、変倍用副走査クロ
ックは、原稿続出倍率ＭＡＧＡと一致させておく。On the other hand, when printing a mosaic monitor image in mosaic monitor mode (J), memory 4, Ola, 401b, 40
Based on the data written in 1c, it is necessary to read out the data so that it can be printed in the format shown in FIG. In this case, in order to make the image data "white" except when data is continuously output from the memory 401, the superimpose succession signal is set to H', and the selector 421 selects "white" data. When the selector 426 reads the image data on the document, the trimming control signal is at the 'H' level in the successive area where the contents of the memory 401 are read, so that the 'white' data does not flow to the subsequent stage. At this time,
, Y portion 408b, coordinates are set in consideration of the difference between the magnification MAGA for reading the original and the printing magnification MAGB of the contents of the memory 401. Note that the sub-scanning clock for variable magnification is made to coincide with the document successive magnification MAGA.

今、第７図を例にとり３×９のブロックのモザイクモニ
タ画像を出力したい場合、メモリの読み出し方としては
、オーバーフロー信号Ｘを用いて主走査方向に３回同じ
ラインの内容を読み出し、副走査方向について全内容を
読み出すと、再び主走査方向を先頭ラインから読み出す
ことになる。Now, taking Figure 7 as an example, if you want to output a mosaic monitor image of 3 x 9 blocks, the way to read the memory is to use the overflow signal When all the contents in the direction are read out, the main scanning direction is read out again from the first line.

続出時においては、１囚／読出信号がＨ゛となっており
、セレクタ４０４は続出アドレスを選択し、メモリ４０
１ａ、４０　ｌｂ、４０１ｃは続出領域で出力可能状部
である。さらに、バッファ４２２はハイインピーダンス
状態となっている。ここで、ＣＰＵ２５は、出力フォー
マット（第７図参照）に対応して続出領域判別回路Ｘ部
４０８ａには、ＫＯ≦Ｘ≦Ｘ、であるとき開回路Ｙ部４
０８ｂには、ｙｏ≦Ｙ≦ｙ１であるとき、続出範囲内で
あると判別できる設定値を与えておく。用紙に対し、続
出領域を判別する続出領域判別回路４０８のＸ部４０８
ａ、Ｙ部４０８ｂの出力ＲＥＸ、ＲＥＶがＬレベルであ
るとき、続出アドレス発生カウンタ４０９のＸ部４０９
ａ、Ｙ部４０９ｂにより続出アドレスを発生させ、その
続出アドレスを用いてメモリ４０１ａ。At the time of continuous output, the 1 prisoner/read signal is high, the selector 404 selects the continuous address, and the memory 40
1a, 40 lb, and 401c are continuous output areas. Furthermore, the buffer 422 is in a high impedance state. Here, in accordance with the output format (see FIG. 7), the CPU 25 sends the open circuit Y section 408a to the successive area discriminating circuit
08b is given a setting value that can be determined to be within the successive range when yo≦Y≦y1. X section 408 of the successive area determination circuit 408 that determines the successive area with respect to paper
a, when the outputs REX and REV of the Y section 408b are at L level, the X section 409 of the successive address generation counter 409
a, the Y unit 409b generates successive addresses, and the successive addresses are used to write the memory 401a.

４０　ｌｂ、４０１ｃをアクセスし、保持してあった画
像データをセレクタ４２６，４２７を経て後段に伝える
。このとき、続出アドレス発生カウンタ４０９は、主走
査方向に１ブロック分をすぎ最大サイズを越えても続出
領域内であれば当然カウント要求がなされるわけである
か、続出アドレス発生カウンタ′４０９はオーバーフロ
ー信号ＸＹを後段に配置される画調設定回路２に出力す
るとともに、次のブロックのため再び初期値からカウン
トをはじめるものとする。オーバーフロー信号Ｘ。40 lb and 401c, and transmit the retained image data to the subsequent stage via selectors 426 and 427. At this time, even if the successive address generation counter 409 passes one block in the main scanning direction and exceeds the maximum size, if it is within the successive area, a count request is naturally made, or the successive address generation counter '409 overflows. It is assumed that the signal XY is outputted to the image tone setting circuit 2 disposed at the subsequent stage, and counting is started again from the initial value for the next block. Overflow signal X.

Ｙは、モザイクモニタモードで複数の画像を水平方向と
副走査方向に並べて色調を異ならせて印字する場合に用
いる。後述の画調設定回路２においては、オーバーフロ
ー信号Ｘ、Ｙに対応して異なった色調整係数に、、ｋｆ
ｆｌ、ｋｃがＣＰＵ２５から設定されるので、各画像は
それぞれ異なった色調が施されて印字されることになる
。こうして、水平方向に３個の画像が印字され、これを
９回繰り返すことにより、３×９のモザイクモニタ画像
が印字される。Y is used when a plurality of images are arranged in the horizontal direction and the sub-scanning direction and printed with different color tones in the mosaic monitor mode. In the image tone setting circuit 2, which will be described later, different color adjustment coefficients are set according to the overflow signals X and Y.
Since fl and kc are set by the CPU 25, each image is printed with a different color tone. In this way, three images are printed in the horizontal direction, and by repeating this nine times, a 3×9 mosaic monitor image is printed.

＜ｄ−５＞２値（カラー）で記憶するスーバーインボー
ズモード これまで、多値でスーパーインポーズ用に画像を記憶す
る場合について説明したが、使用目的によっては、変倍
・色調整はできな（ても大きなエリアを記憶・書き込み
したい場合がある。そこで、本実施例では、２値記憶の
場合はＣＰＵ２５が２（ｉｋ　ａｉ！、＊　／多値記憶
信号をＬレベルとすることにより、メモリブロック４０
１ａ〜４０１ｃを中間調処理後に挿入できる構成をとっ
ている。そして、２値記憶の場合は、以下に説明するよ
うに、２値化処理後の２値の画像データをメモリ４０１
に記憶する。これにより、たとえば多値信号が８ビツト
であれば、８倍のエリアの２値データが記憶できること
になる。<d-5> Superimpose mode for storing binary (color) images So far, we have explained the case of storing images for superimposition in multi-valued formats, but depending on the purpose of use, scaling and color adjustment may not be possible. There are cases where it is desired to store/write a large area. Therefore, in this embodiment, in the case of binary storage, the CPU 25 sets the 2(ikai!,*/multi-value storage signal to L level). memory block 40
The configuration is such that images 1a to 401c can be inserted after halftone processing. In the case of binary storage, the binary image data after the binarization process is stored in the memory 401 as described below.
to be memorized. As a result, if the multilevel signal is 8 bits, for example, binary data of 8 times the area can be stored.

書込記憶の場合、２値記憶／多値記憶信号をＬ°とし、
ｔｉ　Ａ　／読出信号をＬ°とするので、バッファ４２
２はハイインピーダンス状態になり、データ選択回路４
４２内のバッフｙ５０１ｇ、５０１ｂ、５０１ｃは能動
状態になり、メモリ４０１はマスキング処理以前の段階
から切り離される。一方、セレクタ４２７は入力Ａを選
択する。書込の場合、スーパーインポーズ続出信号は用
°なので、セレクタ４２１は画像データを選択している
。従って、画像データはセレクタ４２１．４２７を介し
て後段に送られ、回路２４．２，２６．２７を経て２値
化される。一方、中間調処理回路２７の後側では、２値
化された信号はＳ−Ｐ変換器４４１で変換されたパラレ
ルデータとしてデータ選択回路４４２内の３−ステート
バッフｙ　５０１ａ、５０　ｌｂ、５０１ｃを介してメ
モリ４０１に伝えられる。In the case of write memory, the binary memory/multi-value memory signal is set to L°,
Since the ti A /read signal is set to L°, the buffer 42
2 becomes a high impedance state, and the data selection circuit 4
Buffers y501g, 501b, 501c in 42 become active, and memory 401 is disconnected from the previous stage of the masking process. On the other hand, selector 427 selects input A. In the case of writing, the superimpose successive signal is not used, so the selector 421 selects image data. Therefore, the image data is sent to the subsequent stage via selectors 421 and 427, and is binarized via circuits 24.2 and 26.27. On the other hand, on the rear side of the halftone processing circuit 27, the binarized signal is converted by the S-P converter 441 and sent as parallel data to 3-state buffers 501a, 50 lb, and 501c in the data selection circuit 442. The information is transmitted to the memory 401 via the memory 401.

ここで、画像信号は中間調処理回路２７を通過した信号
であるから、半導体レーザ３３をドライブできる信号、
すなわち、０Ｎ１０ＦＦ（１ビツト）の２値化された信
号となっている。そこで、シリアル−パラレル変換器４
４１をメモリ４０１の前段に配置し、２値化する前の多
値状態におけるビット数（８ビツト）毎のデータに変換
してメモリ４０１ａ、４０　ｌｂ、４０１ｃのＩ１０端
子に伝えられるようにしている。さらに、続出の際には
、パラレル−シリアル変換器４４５で１ビツトデータに
再変換して出力する。Here, since the image signal is a signal that has passed through the halftone processing circuit 27, the signal that can drive the semiconductor laser 33,
That is, it is a binary signal of 0N10FF (1 bit). Therefore, the serial-parallel converter 4
41 is placed in the front stage of the memory 401, and the data is converted into data for each number of bits (8 bits) in a multi-value state before binarization, and is transmitted to the I10 terminals of the memories 401a, 40lb, and 401c. . Furthermore, when outputting data one after another, the parallel-to-serial converter 445 reconverts it into 1-bit data and outputs it.

２値で記憶された信号は変倍ができないので、２値記憶
では変倍用副走査クロックは等倍に設定しておく。Since signals stored in binary format cannot be scaled, the sub-scanning clock for scaling is set to equal magnification in binary storage.

書込領域判別回路４０２と書込アドレス発生カウンタ４
０３の動作については、クロックＣＫＡが分周されたこ
とを除いて、多値記憶のときと何ら違いはないので説明
は省略する。Write area determination circuit 402 and write address generation counter 4
Regarding the operation of 03, there is no difference from that in multi-level storage except that the clock CKA is frequency-divided, so a description thereof will be omitted.

続出の際は、続出領域で３−ステートバッファ４２２及
びデータ選択回路４４２内の３−ステートバッフｙ　５
０１ａ、５０　ｌｂ、５０１ｃはハイインピーダンス状
態となり、メモリ４０１のデータは、ＣＳコントロール
信号により能動状態になったデータ選択回路４４２内の
３−ステートバッファ５０４ａ、５０４ｂまたは５０４
ｃを通り、セレクタ４４４、Ｐ−９変換器４４５、セレ
クタ４４６を経て、バッファメモリ３０に送られる。続
出領域外では、セレクタ４２１，４２７を通る゛白′デ
ータがセレクタ４４６から送られる。In the case of successive output, the 3-state buffer 422 and the 3-state buffer y5 in the data selection circuit 442 are used in the successive output area.
01a, 50 lb, and 501c are in a high impedance state, and the data in the memory 401 is transferred to the 3-state buffer 504a, 504b, or 504 in the data selection circuit 442 activated by the CS control signal.
c, and is sent to the buffer memory 30 via a selector 444, a P-9 converter 445, and a selector 446. Outside the continuous region, "white" data passing through selectors 421 and 427 is sent from selector 446.

さて、萌にも述べたように、今、対象としていて、中間
調処理回路２７から出力される信号は、Ｙ、Ｍ、Ｃ，に
のいずれかの印字信号である。これにより、２値記憶に
よってカラー画像を記憶するためには、印字工程と同じ
く、複数回同じエリアをスキャンしなければならない。Now, as mentioned by Moe, the signal outputted from the halftone processing circuit 27 is a Y, M, or C print signal. As a result, in order to store a color image using binary storage, the same area must be scanned multiple times, similar to the printing process.

このとき、当然のごとなから多値記憶に比べてメモリ容
量は少なくてもよいのでメモリ４０１を分割して書込／
読出を行うことが、多くの画像を記憶するために好まし
い。そこで、本実施例では多値記憶で３色分並列して書
込み／読出しを行っていたメモリ４０１ａ、４０１ｂ、
４０１ｃを各々別個に扱えるようにしている。メモリ内
容の読出しら書込みも印字色に合わせて行わねばならな
い。At this time, as a matter of course, the memory capacity may be smaller than that of multilevel storage, so the memory 401 is divided and written/written.
Reading is preferred for storing many images. Therefore, in this embodiment, the memories 401a, 401b, which are multi-valued and write/read data for three colors in parallel,
401c can be handled separately. Reading and writing of memory contents must also be performed in accordance with the print color.

たとえば、Ｙ、Ｍ、Ｃの像が各々メモリ４０１ａ。For example, Y, M, and C images are each stored in the memory 401a.

４０１ｂ、４０１ｃに記憶されているとすると、実際に
スーパーインポーズを行う工程において、Ｙ印字のとき
にメモリ４０１ａを読み出すといったように対応がとれ
ていなくてはならない。そこで、ＣＰＵ２５は、ＣＳコ
ントロール信号で続出すべては、メモリ４０１ａをセレ
クトし、Ｍ信号に関しては、メモリ４０１ｂをセレクト
し、Ｃ信号に関しては、　メモリ４０１ｃをセレクトす
るようにＣＳコントロール信号をＣＰＵ２５が管理して
やればよい（第２７図のフローチャート参照）。If it is stored in the memory 401b and 401c, in the process of actually superimposing, correspondence must be established such as reading out the memory 401a when printing Y. Therefore, the CPU 25 manages the CS control signals so that the memory 401a is selected for all CS control signals, the memory 401b is selected for the M signal, and the memory 401c is selected for the C signal. (See the flowchart in Figure 27).

なお、複数の画像が登録されている場合は、選択された
画像を読出すようにアドレス（固定オフセットｍ）を設
定する（第２５図８２０５参照）。Note that if a plurality of images are registered, an address (fixed offset m) is set to read the selected image (see 8205 in FIG. 25).

登録後の変倍、色補正の必要性がないときは、自動的に
２値で記憶することを選択できるようにしてもよい。If there is no need for scaling or color correction after registration, it may be possible to automatically select storage in binary format.

このモードにおける画像登録と読出しのフローチャート
を第２０図と第２７図に示す。Flowcharts of image registration and readout in this mode are shown in FIGS. 20 and 27.

＜ｄ−６＞単色（２値）で記憶するスーパーインポーズ
モード これまでは、スーパーインポーズにカラー画像を用いる
ことを前提として説明してきたが、用途によっては、ス
ーパーインポーズを行いたい画像は、たとえば、黒１色
といった１つの印字色のみの印字の場合がある。もちろ
ん、多値記憶した場合は、適当な色補正をして、黒１色
といった単色に変換することは容易である。<d-6> Superimpose mode that stores in single color (binary) Up until now, the explanation has been based on the assumption that a color image is used for superimposition, but depending on the application, the image you want to superimpose may be For example, there are cases where printing is performed using only one printing color, such as black. Of course, in the case of multi-value storage, it is easy to perform appropriate color correction and convert to a single color such as black.

しかし、本実施例では、フルカラー画像の２値記憶の場
合と同様に２値化された信号をメモリ４０１に書き込む
。２値化信号の書込と続出は、マルチカラー２値記憶の
場合とほぼ同様に行なわれるが、一部の点で相違がある
。However, in this embodiment, a binary signal is written into the memory 401 in the same way as in the case of binary storage of a full-color image. Writing and successive output of binary signals are performed in almost the same way as in the case of multicolor binary storage, but there are some differences.

２値記憶を用いる場合は、適当な色補正をした後の画像
を２値化した画像を記憶するわけであるから、フルカラ
ー画像を記憶するために、４０１ａ、４０　ｌｂ、４０
１ｃの３面分のメモリを必要としたのに対し、単色では
１面分だけを必要とする。When using binary storage, the image is binarized after appropriate color correction is stored, so in order to store a full color image, 401a, 40 lb, 40
1c requires memory for three pages, whereas monochrome requires only one memory.

従って、単色を記憶する場合には、１つの画像だけでは
なく、たとえば、３面分といった複数の画像を記憶して
おくことが可能となる。ＣＰＵ２５は、書込と続出にお
いてＣＳコントロール信号でメモリを指定し、かつ、固
定オフセット量と書込（続出）領域設定信号を出力する
。この場合、たとえば、メモリ画像を印字する領域内で
も、Ｙ印字のときはメモリを読み出し、Ｍ印字のときは
何も印字しないといった操作が必要である。この動作を
実現するため、前述した如く、セレクタ４４４が設けら
れていて、ＣＳコントロール信号が３ビツトともビのと
きは、セレクタ４４４がＢ入力側の“白゛データを選択
し、印字を禁止している。なお、変倍用副走査クロック
は等倍に設定しておく。Therefore, when storing a single color, it is possible to store not only one image but a plurality of images, for example three images. The CPU 25 specifies a memory using a CS control signal for writing and continuous writing, and also outputs a fixed offset amount and a writing (successive) area setting signal. In this case, for example, even within the area where the memory image is printed, it is necessary to read the memory for Y printing and not print anything for M printing. In order to realize this operation, as mentioned above, a selector 444 is provided, and when all three bits of the CS control signal are bits, the selector 444 selects "white data" on the B input side and prohibits printing. Note that the sub-scanning clock for scaling is set to the same magnification.

このモードにおける画像登録と読出しのフローを第２１
図と第２８図に示す。The flow of image registration and readout in this mode is explained in the 21st section.
As shown in FIG.

＜ｄ−７＞多値記憶と２値記憶の混在 多値記憶と２値記憶の混在も可能である。<d-7> Mixture of multivalued storage and binary storage It is also possible to mix multi-value storage and binary storage.

本発明では、後に説明するように主・副走査方向のアド
レスをメモリにアクセスするための１次元アドレスに変
換する。画像登録の際に、ＣＰＵ２５はメモリ４０１の
空き容量を考慮してアドレス（固定オフセット量）を設
定すればよい（第１８図Ｓ２７，５２８）。ただし、２
値記憶の単色モードとフルカラー（多値および２値）モ
ードを混在させる場合には、若干の配慮を必要とする。In the present invention, addresses in the main and sub-scanning directions are converted into one-dimensional addresses for accessing the memory, as will be explained later. When registering the image, the CPU 25 may set the address (fixed offset amount) in consideration of the free space of the memory 401 (S27, 528 in FIG. 18). However, 2
Some consideration is required when monochrome mode and full color (multi-value and binary) mode of value storage are mixed.

第１１図に示すように、フルカラー画像については、多
値、２値を問わずアドレスの先頭（各メモリ４０１ａ、
４０　ｌｂ、４０１ｃの同じアドレス）から順に登録を
行う。一方、単色２値画像については、最上位アドレス
（Ｌ　Ａ）に登録画像データの後端がくるように書込ア
ドレスの固定オフセット量を算出し、登録する。その際
、各単色２値画像の登録画像データの先頭アドレスがで
きるだけ小さくならないよう、すなわち、各単色２値デ
ータがメモリ４０１ａ、４０　ｌｂ、４０１ｃに平均的
に記憶されるよう配慮しながら登録を進める。何故なら
ば、たとえば、メモリ４０１ａに集中的に単色２値画像
を登録すると、フルカラー（多値、２値）画像の登録可
能領域が急激に減少するからである。As shown in FIG. 11, for full-color images, regardless of whether they are multivalued or binary, the beginning of the address (each memory 401a,
40lb and 401c). On the other hand, for a monochromatic binary image, a fixed offset amount of the write address is calculated and registered so that the rear end of the registered image data is located at the highest address (LA). At this time, the registration is carried out while taking care not to make the start address of the registered image data of each monochrome binary image as small as possible, that is, to ensure that each monochrome binary data is stored evenly in the memories 401a, 40 lb, and 401c. . This is because, for example, if single-color binary images are intensively registered in the memory 401a, the area in which full-color (multi-value, binary) images can be registered will rapidly decrease.

第２図の例では、単色（モノカラー）２値画像２は、メ
モリ４０１ａにおいてモノカラ−２値画像２の前につづ
けて記憶するのではなく、メモリ４０１ｂに最上位アド
レスＬＡから記憶する。In the example of FIG. 2, the monochrome binary image 2 is not stored successively before the monochrome binary image 2 in the memory 401a, but is stored in the memory 401b starting from the highest address LA.

＜ｄ−８＞領域判別回路とアドレス発生カウンタ 次に、登録画像メモリ回路ｌを構成する書き込み（読み
出し）の領域判別回路４０２（４０８）お上びアドレス
発生カウンタ４０３（４０９）について第１２図の詳細
回路図を用いて説明する。なお、書込みと読出しとて同
じ構成の領域判別回路とアドレス発生カウンタが使用さ
れ、両者の相違点は、続出の場合に変倍用副走査クロッ
クを用いることとオーバーフロー信号Ｘ、Ｙを出力する
ことだけである。<d-8> Area Discrimination Circuit and Address Generation Counter Next, we will discuss the write (read) area discrimination circuit 402 (408) and address generation counter 403 (409) that constitute the registered image memory circuit l as shown in FIG. This will be explained using a detailed circuit diagram. Note that the area discrimination circuit and address generation counter with the same configuration are used for writing and reading, and the difference between the two is that in the case of continuous writing, a sub-scanning clock for variable magnification is used and overflow signals X and Y are output. Only.

第１２図において、書込領域（続出領域）判別回路のＸ
部４０２ａ（４０８ａ）はカウンタ回路６０１゜６０２
、Ｄ−７リツプフロツプ６０３，６０４およびＡＮＤゲ
ート６０５で構成している。In FIG. 12, X of the writing area (successive area) discrimination circuit
The section 402a (408a) is a counter circuit 601°602
, D-7 lip-flops 603, 604, and an AND gate 605.

ダウンカウンタであるカウンタ回路６０１，６０２のプ
リセット端子には、書込領域（続出領域）の左上角と右
下角のＸ座標の値を設定するための初期値データＸ。−
１，ｘ＋−１がＣＰＵ２５より送られ、水平同期信号Ｈ
ｓｙｎｃが１ｏａｄ端子に送られる。Initial value data X for setting the values of the X coordinates of the upper left corner and the lower right corner of the write area (continuation area) is input to the preset terminals of the counter circuits 601 and 602, which are down counters. −
1, x+-1 is sent from the CPU 25, and the horizontal synchronization signal H
sync is sent to the 1oad terminal.

従って、水平同期信号Ｈｓｙｎｃが出力されると、カウ
ンタ回路６０１，６０２にそれぞれ初期値データＸ。−
１，Ｘ、−１がプリセットされる。ここに、ＫＯ＋Ｘ＋
は、長方形である書込（続出）領域の左上角と右下角の
Ｘ座標値である。両カウンタ回路６０１．６０２のクロ
ック端子には、クロック信号ＣＫＢが人力される。従っ
て、クロック信号ＣＫＢが入力されるごとに、カウンタ
回路６０１．６０２はカウント値を１つ減らし、カウン
ト値が０をすぎると、ｒｉｐｐｌｅ　　ｃａｒｒｙ信号
を発生する。このｒｉｐｐｌｅ　ｃａｒｒｙ信号は、そ
れぞれ、Ｄ−フリップ７０ツブ６０３，６０４にクロッ
ク信号として送られる。両り−フリップフロップ６０３
，６０４においては、各ＣＬＲ端子に同じ水平同期信号
Ｈｓｙｎｃが人力されるが、Ｄ端子には、Ｌレベルと■
４レベルがそれぞれ入力される。Ｄ−フリップフロップ
６０３のＱ出力は、水平同期信号Ｈｓｙｎｃの正進行エ
ツジでＨレベルになり、ｘｏ個のクロックをカウントし
た後、ｒｉｐｐｌｅ　ｃａｒｒｙ信号の正進行エツジで
Ｌレベルに反転する。一方、Ｄ−フリップフロップ６０
４のＱ出力は、水平同期信号Ｈｓｙｎｃの正進行エツジ
でＬレベルになり、ｘ１個のクロックをカウントした後
、ｒｉｐｐｌｅ　ｃａｒｒｙ信号の正進行エツジでＨレ
ベルになる。フリップフロップ６０３のＱ出力とフリッ
プフロップ６０４のσ出力は、それぞれＡＮＤゲート６
０５の入力端子に送られる。Therefore, when the horizontal synchronization signal Hsync is output, the initial value data X is input to the counter circuits 601 and 602, respectively. −
1, X, -1 are preset. Here, KO+X+
are the X coordinate values of the upper left corner and lower right corner of the rectangular writing (continuation) area. A clock signal CKB is input to the clock terminals of both counter circuits 601 and 602. Therefore, each time the clock signal CKB is input, the counter circuits 601 and 602 decrease the count value by one, and when the count value exceeds 0, they generate a ripple carry signal. This ripple carry signal is sent as a clock signal to the D-flip 70 tubes 603 and 604, respectively. Both flip-flops 603
, 604, the same horizontal synchronizing signal Hsync is manually input to each CLR terminal, but the D terminal has an L level and
Each of the four levels is input. The Q output of the D-flip-flop 603 becomes H level at the positive edge of the horizontal synchronization signal Hsync, and after counting xo clocks, is inverted to L level at the positive edge of the ripple carry signal. On the other hand, D-flip-flop 60
The Q output of No. 4 becomes L level at the positive edge of the horizontal synchronization signal Hsync, and after counting x1 clocks, becomes H level at the positive edge of the ripple carry signal. The Q output of the flip-flop 603 and the σ output of the flip-flop 604 are connected to the AND gate 6.
It is sent to the input terminal of 05.

従って、ＡＮＤゲート６０５の出力端子は、カウントＸ
。とｘｌの間でＬレベルになる。Therefore, the output terminal of AND gate 605 is the count
. It becomes L level between and xl.

以下余白 第１３図は、領域判別回路の動作のタイムチャートを示
す。ＣＰＵ２５が与えた初期データ゛Ｘ。FIG. 13 in the margin below shows a time chart of the operation of the area discriminating circuit. Initial data ゛X given by the CPU 25.

−１’を初期値としてカウンタ回路６０１はカウントを
始め、クロックＣＫＢが入力される度にカウント値をデ
クリメントしていく。すると、カウンタ回路６０１はＸ
。だけクロックＣＫＢが入力されると、ｒｉｐｐｌｅ　
ｃａｒｒｙ信号を発生する。この信号が入力されると、
予めＨ゛にセットされていたフリップフロップ６０３は
そのＱ出力を反転し、“Ｌ゛レベルＡＮＤゲート６０５
に伝える。また、カウンタ回路６０２についても同様に
初期データｘ、−１’を初期値としてＸ、だけクロック
ＣＫＢが入力されると、フリップフロップ６０４のＱ出
力がＬ°から“Ｈ゛に反転し、°ＨルベルをＡＮＤゲー
ト６０５に伝える。（なお、フリップフロップ６０３．
６０４のＱ出力とＱ出力は、クリア時にはそれぞれ°Ｈ
°レベル、°Ｌルベルとなる。）今、Ｋｏ＜Ｘ、である
と、書込領域（続出領域）であるＸ。とｘｌの間だけが
、ゲート６０５の出力（ＷＥＸ（ＲＥＸ））がＬ°とな
る。The counter circuit 601 starts counting with -1' as an initial value, and decrements the count value every time the clock CKB is input. Then, the counter circuit 601
. When clock CKB is input, ripple
Generates a carry signal. When this signal is input,
The flip-flop 603, which was previously set to ``H'', inverts its Q output, and the ``L'' level AND gate 605
tell to. Similarly, for the counter circuit 602, when the clock CKB is input by X with the initial data x, -1' as the initial value, the Q output of the flip-flop 604 is inverted from L° to "H", and transmit the level to the AND gate 605 (note that the flip-flop 603.
Q output and Q output of 604 are respectively °H when cleared.
° level, ° L level. ) Now, if Ko<X, then X is the write area (successive area). Only between and xl, the output (WEX (REX)) of the gate 605 becomes L°.

書込（続出）アドレス発生カウンタ４０３（４０９）の
Ｘ部４０３ａ（４０９ａ）は、ＡＮＤゲート６０６とプ
ログラマブルカウンタ６０７からなる。The X section 403a (409a) of the write (successive) address generation counter 403 (409) consists of an AND gate 606 and a programmable counter 607.

ＡＮＤゲート６０６の出力信号は、クロック信号として
プログラマブルカウンタ６０７に送られる。The output signal of AND gate 606 is sent to programmable counter 607 as a clock signal.

従って、ＡＮＤゲート６０５の出力信号（ＷＥＸ）が°
Ｌルベルのとき、ＡＮＤゲート６０６がもう１つの入力
ＣＫＢをプログラマブルカウンタ６０７に伝える。プロ
グラマブルカウンタ６０７はＣＰＵ２５から与えられた
プログラムデータＸを除数としてクロックＣＫＢを循環
カウントする。Therefore, the output signal (WEX) of the AND gate 605 is
At L level, AND gate 606 passes another input CKB to programmable counter 607. The programmable counter 607 cyclically counts the clock CKB using the program data X given from the CPU 25 as a divisor.

今、登録画像の主走査方向の長さをクロックＣＫＢのＱ
カウント分とした場合、メモリ４０１に書き込むときに
おいては、ＣＰＵ２５が与えるデータＸＯ＋　Ｘｌ＋　
Ｘについて、 Ｘ＝ｘ、−ＸＯ＝σ としておけばよい。また、モザイクモニタモードの読み
出しにおいて、主走査方向にｎ回出力したい場合は（第
７図参照）、 Ｘ＝（ｘ＋　　ｘｏ）／　ｎ＝Ｑ としておけばよい。２値記憶の場合は、Ｘ＝（ｘ、−ｘ
ｏ）／８ｎ＝Ｌ’８ としておけばよい。Now, the length of the registered image in the main scanning direction is determined by the Q of the clock CKB.
In the case of counting, when writing to the memory 401, the data XO+ Xl+ given by the CPU 25
Regarding X, it is sufficient to set X=x, -XO=σ. Furthermore, when reading in the mosaic monitor mode, if you want to output n times in the main scanning direction (see FIG. 7), you may set X=(x+xo)/n=Q. In the case of binary storage, X = (x, -x
o)/8n=L'8.

書込（続出）領域判別回路の７部４０２ｂ（４０８ｂ）
は、カウンタ回路６１１，６１２、フリップフロップ６
１３，６１４、ＡＮＤゲート６１５で構成している。ま
た、書込（続出）アドレス発生カウンタの７部４０３ｂ
（４０９ｂ）は、ＡＮＤゲート６１６とプログラマブル
カウンタ６１７からなる。7 parts 402b (408b) of the write (continuous) area determination circuit
are counter circuits 611, 612, flip-flop 6
13, 614, and an AND gate 615. In addition, the 7th section 403b of the write (continuous) address generation counter
(409b) consists of an AND gate 616 and a programmable counter 617.

その構成と動作については、書込（続出）領域判別回路
のＸ部４０２ａ（４０８ａ）と書込（続出）アドレス発
生カウンタのＸ部４０３ａ（４０９ａ）による主走査方
向の場合と全く同様である。ただし、カウンタ回路６１
１，６１２にＣＰＵ２５より与える初期値データをｙ。Its configuration and operation are exactly the same as those in the main scanning direction using the X section 402a (408a) of the write (successive) area determination circuit and the X section 403a (409a) of the write (successive) address generation counter. However, the counter circuit 61
The initial value data given by the CPU 25 to 1,612 is y.

−１，ｙ＋−１とし、ＡＮＤゲート６１６においてクロ
ックＣＫＢの代りにＨｓｙｎｃまたは変倍用副走査クロ
ックというように、Ｘ方向とは異なった副走査（Ｙ方向
）用の信号を用い、またカウンタ回路６１１，６１２の
ロード端子やフリップフロップ等のＣＬＲ端子に入力す
るＨｓｙｎＣ信号を画像先端信号とし、プログラマブル
カウンタ６１７に与えるプログラムデータをＹ＝１２と
する。また、プログラマブルカウンタ６０７，６１７は
、それぞれオーバーフロー信号Ｘ、Ｙを発生する。-1, y+-1, and in the AND gate 616, a signal for sub-scanning (Y direction) different from the X direction, such as Hsync or a sub-scanning clock for variable magnification, is used instead of clock CKB, and a counter circuit It is assumed that the HsynC signal input to the load terminals 611 and 612 and the CLR terminal of a flip-flop etc. is an image leading edge signal, and the program data given to the programmable counter 617 is Y=12. Furthermore, programmable counters 607 and 617 generate overflow signals X and Y, respectively.

プログラマブルカウンタ６０７．６１７のカウント値と
して得られた値はそのままメモリ４０１のアドレスとし
て用いることもできる。たとえば。The values obtained as the count values of the programmable counters 607 and 617 can also be used as they are as addresses in the memory 401. for example.

プログラムデータＸが２のべき乗であれば、下位ビット
をプログラマブルカウンタ６０７の出力とし、上位ビッ
トをプログラマブルカウンタ６１７の出力とするだけで
よい。しかしながら、そうでない場合は、上のような方
式をとるとメモリの使用効率が低下してしまう。If the program data X is a power of 2, it is only necessary to set the lower bits as the output of the programmable counter 607 and the upper bits as the output of the programmable counter 617. However, if this is not the case, using the above method will reduce memory usage efficiency.

そこで、本実施例においては、メモリの使用効率をあげ
るため、主副走査方向のアドレスを１次元の連続したメ
モリアドレスに変換している。そして、求められた領域
の縦横比がどのようなものであっても、その面積かメモ
リ総容量以内であれば（第１８図５２６でＹＥＳ）書込
、続出ができるようにしである。具体的方法としては、
書込（続出）アドレス発生カウンタ４０３（４０９）に
おいて、Ｘ部４０３ａ（４０９ａ）と７部４０３ｂ（４
０９ｂ）の他にプログラムデータＸとプログラマブルカ
ウンタ６０７の出力データをアドレスとして索弓する乗
算テーブル６２１を設け、ＣＰＵ２５が算出した固定オ
フセット量（第１８図Ｓ２７、第２５図５２０５　）す
なわちメモリ先頭番地とプログラマブルカウンタ６０７
の出力と乗算テーブルの出力とを加算器６２２で加算す
ることにより、メモリ４０１の実アドレスを算出してい
る。こうして、Ｘの値が何であっても、メモリ４０１に
おいて画像データを１次元状に最密バッキングで記憶で
きる。Therefore, in this embodiment, in order to increase memory usage efficiency, addresses in the main and sub-scanning directions are converted into one-dimensional continuous memory addresses. No matter what the aspect ratio of the obtained area is, if the area is within the total memory capacity (YES at 526 in FIG. 18), writing and subsequent output are possible. As a specific method,
In the write (continuous) address generation counter 403 (409), the X section 403a (409a) and the 7 section 403b (4
In addition to 09b), a multiplication table 621 is provided that searches the program data Programmable counter 607
The real address of the memory 401 is calculated by adding the output of the multiplication table and the output of the multiplication table in an adder 622. In this way, regardless of the value of X, image data can be stored one-dimensionally in the memory 401 with close-packed backing.

また、上の説明で明らかなように、書込関係の領域判別
回路４０２、アドレス発生カウンタ４０３と、続出関係
の領域判別回路４０８、アドレス発生カウンタ４０９は
副走査クロック以外は全く同じ回路構成である。今まで
は説明を簡単にするため、これらの回路を別々に分けて
書込時と続出時でセレクタ４０４によりアドレスを選択
していたが、書込と続出は同時に行なわれないから、こ
の回路は共通で１つだけもっておけばよい。Furthermore, as is clear from the above description, the write-related area determination circuit 402 and address generation counter 403 and the continuation-related area determination circuit 408 and address generation counter 409 have exactly the same circuit configuration except for the sub-scanning clock. . Up until now, to simplify the explanation, these circuits have been separated and addresses have been selected by the selector 404 for writing and for successive output, but since writing and successive output are not performed at the same time, this circuit You only need to have one in common.

＜ｄ−９＞複数画像の書込と続出 複数画像の書込と続出のため加算器６２２には、ＣＰＵ
２５からの固定オフセット量が与えられている。これは
次に登録される画像の先頭番地を与えるものであり、前
に登録した画像を消去せずに新たに画像を登録すること
ができる。たとえば、第１４図に示すように登録画像の
必要容量がｍであれば、固定オフセット量をｍ、２ｍと
して順次画像を登録できる。登録画像の必要容量がｎで
ある場合も同様である。以上では、各登録画像の容量が
同じ場合を示したが、登録済画像ｌがＭアドレス分、登
録済画像２がＮアドレス分要していたとすると、第１５
図に示すように、新規の画像は、ＭｌＮを固定オフセッ
ト量として登録を実行すればよい。<d-9> Writing of multiple images and continuous output In order to write and output multiple images, the adder 622 has a CPU.
A fixed offset amount from 25 is given. This gives the start address of the next image to be registered, and allows a new image to be registered without deleting the previously registered image. For example, as shown in FIG. 14, if the required capacity of the registered images is m, the images can be registered one after another with fixed offset amounts of m and 2 m. The same applies when the required capacity of the registered image is n. The above example shows the case where each registered image has the same capacity, but if registered image l requires M addresses and registered image 2 requires N addresses, then the 15th
As shown in the figure, a new image may be registered with MIN as a fixed offset amount.

ＣＰＵ２５は、画像登録時に登録済画像に関する固定オ
フセット量およびプログラムデータＸＹを記憶しておき
、使用者の選択に応じてそれらの値をセットすることに
より任意の登録済画像を読出ずことが可能である（第２
５図参照）。また、複数の登録済画像を読出すことも可
能である。The CPU 25 stores the fixed offset amount and program data XY regarding the registered image at the time of image registration, and sets these values according to the user's selection, thereby making it possible to avoid reading out any registered image. Yes (second
(See Figure 5). It is also possible to read out multiple registered images.

なお、以上に説明した領域判別回路とアドレス発生カウ
ンタを並列に複数個設ければ、メモリ４０１に登録され
た画像の中から複数のものを選択し、用紙上の複数の任
意の位置に合成できる。If a plurality of the above-described area discrimination circuits and address generation counters are provided in parallel, it is possible to select a plurality of images from among the images registered in the memory 401 and synthesize them at a plurality of arbitrary positions on the paper. .

（ｅ）画調設定回路 第１６図は、画調設定回路２の回路図である。(e) Picture setting circuit FIG. 16 is a circuit diagram of the image tone setting circuit 2.

画調設定回路２は、モザイクモニタ画像などの色補正（
色調整）を行う回路である。The picture setting circuit 2 performs color correction (
This is a circuit that performs color adjustment).

画調設定回路２の前段にあるマスキング処理回路２４に
よって、Ｂ、Ｇ、Ｈの３色の各画像信号から、Ｙ（イエ
ロー）、Ｍ（マゼンタ）、Ｃ（シアン）、お上びＫ（ブ
ラック）の各印字色に対応する印字のための画像信号（
印字信号）が現像器４５ａ〜４５ｄのトナーの特性に合
わせて生成される。A masking processing circuit 24 located before the image setting circuit 2 generates Y (yellow), M (magenta), C (cyan), and K (black) from each image signal of three colors B, G, and H. ) Image signal for printing corresponding to each printing color (
A print signal) is generated in accordance with the characteristics of the toner in the developing units 45a to 45d.

一般に、元の画像信号Ｂ、Ｇ、Ｒから印字信号Ｙ。Generally, the printing signal Y is generated from the original image signals B, G, and R.

Ｍ、Ｃに変換するための変換式は次のように表わされる
。The conversion formula for converting into M and C is expressed as follows.

各変換係数ａ。Ｏ”　ａ　２　ｆｆｉは、原稿画像にで
きるだけ近い色の画像が印字されるように、理論と実験
によって適切な値に予め設定されている。Each conversion coefficient a. O''a2ffi is preset to an appropriate value by theory and experiment so that an image with a color as close as possible to the original image is printed.

画調設定回路２における色調整は、上述の演算によって
求められたマスキング処理回路２４の出力する各印字信
号Ｙ、Ｍ、Ｃに対して、Ｙ＝ｋｙＸＹ Ｍ、　＝　ｋ□×Ｍ ＣＩ＝に、ＸＣ の演算を行い、調整済みの印字信号Ｙｌ、　Ｍｌ、　Ｃ
Ｉを得ることである。ここで、ｋ、に、には前述しｍｃ た色調整係数である。Color adjustment in the image tone setting circuit 2 is performed using the following formula for each print signal Y, M, and C output by the masking processing circuit 24 obtained by the above-mentioned calculation, Y=kyXY M, = k□×M CI=, Perform the calculation of XC and output the adjusted print signals Yl, Ml, C
It is to obtain I. Here, k is the color adjustment coefficient mc described above.

第７図に示すモザイクモニタ画像ＧＭのフォーマットで
は、Ｙ（イエロー）の色調整係数に、は、副走査方向に
は変化せず、主走査方向にｙ−＋＋　Ｙｏ＋ｙ、と変化
し、Ｍ（マゼンタ）の色調整係数ｋ　は、主走査方向に
は変化せず、副走査方向の１ブロツク毎にｍヨ＋　ｍ　
Ｏ＋　１１１１　＋　ｌ１ｌ−Ｈ＋　ｍ　Ｏ・・・と順
次変化し、Ｃ（シアン）の係数には、主走査方向には変
化せず、副走査方向の３ブロツク毎にｅ−１＋・ＣＯ＋
　ＣＩと変化する。In the format of the mosaic monitor image GM shown in FIG. ) color adjustment coefficient k does not change in the main scanning direction, and changes m+m for each block in the sub-scanning direction.
O+ 1111 + l1l-H+ m O..., and the C (cyan) coefficient does not change in the main scanning direction, but changes e-1+ CO+ every 3 blocks in the sub-scanning direction.
Changes with CI.

従って、画調設定回路２においては、各印字信号Ｙ。Therefore, in the image tone setting circuit 2, each print signal Y.

Ｍ、Ｃに対して上述のようにモザイクモニタ画像のブロ
ックごとに色調整係数が順次変更可能になっている。As described above, the color adjustment coefficients for M and C can be changed sequentially for each block of the mosaic monitor image.

さて、第１５図に示す画調設定回路２は、上述の印字信
号ｙ、、Ｍ、、Ｃ＋を得るための演算を実行する。画調
設定回路２には、主走査方向の３ブロツクについて３種
類の異なる係数を設定するために、第１ラッチ３０２．
第２ラッチ３０３．第３ラツチ３０４からなるラッチ回
路３０５が設けられており、これらのラッチ３０２〜３
０４には、ＣＰＵ２５から出力される係数が設定される
ようになっている。Now, the image tone setting circuit 2 shown in FIG. 15 executes calculations to obtain the above-mentioned print signals y, , M, , C+. The image tone setting circuit 2 includes a first latch 302 . to set three different coefficients for three blocks in the main scanning direction.
Second latch 303. A latch circuit 305 consisting of a third latch 304 is provided, and these latches 302 to 3
04 is set to a coefficient output from the CPU 25.

３個のラッチ３０２〜３０４からなるラッチ回路３０５
を設けたのは、主走査方向については係数の変更周期が
短（、ＣＰＵ２５によってリアルタイムに設定すること
は速度的に困難であるからである。なお、係数をｎ種類
としたい場合には、パラレルにｎ個のラッチを設ければ
よい。Latch circuit 305 consisting of three latches 302 to 304
The reason for this is that the coefficient change cycle is short in the main scanning direction (and it is difficult to set it in real time by the CPU 25 in terms of speed. If you want n types of coefficients, parallel It suffices to provide n latches.

モザイクモニタモードでは、セレクタ３０６は、ラッチ
３０２，３０３．３０４の出力する係数を、セレクタ３
１２を介して送られてくる信号Ｓ２１に応じて選択し、
乗算器３０１に出力する。乗算器３０１は、マスキング
処理回路２４から送られる画像データ（Ｙ、Ｍ、Ｃ）に
係数を乗じて、得られた印字信号（Ｙ　、、Ｍ、、ＣＩ
）を電気変倍回路２６へ出力する。In the mosaic monitor mode, the selector 306 selects the coefficients output by the latches 302, 303, and 304 from the selector 3.
12 in response to a signal S21 sent through
Output to multiplier 301. The multiplier 301 multiplies the image data (Y, M, C) sent from the masking processing circuit 24 by a coefficient, and outputs the obtained print signal (Y, , M, , CI
) is output to the electric magnification circuit 26.

各ラッチ３０２〜３０４の設定入力には、次の３ブロツ
クに対する色調整係数が与えられている。The setting inputs of each latch 302-304 are provided with color adjustment coefficients for the following three blocks.

すなわち、ＣＰＵ２５に変倍用の副走査クロックが割込
信号として入力されるごとに、割込処理（第２４図（ａ
）　、　（ｂ）参照）がなされ、オーバーフロー信号Ｙ
がセレクタ３１３を介してラッチ回路４０５にラッチ信
号りとして送られ、色調整係数が設定される。That is, each time the sub-scanning clock for scaling is input to the CPU 25 as an interrupt signal, the interrupt processing (FIG. 24(a)
), see (b)), and the overflow signal Y
is sent as a latch signal to the latch circuit 405 via the selector 313, and the color adjustment coefficient is set.

さらに、乗算器３０１に設定する係数の選択について説
明する。上述の登録画像メモリ回路ｌにおいて画像メモ
リ４０１ａ、４０　ｌｂ、４０１ｃの読み出し時に発生
した主走査方向のオーバーフロー信号Ｘは、第１選択信
号発生回路３＋１に人力され、第【選択信号発生回路３
１１は、オーバーフロー信号Ｘが入力される度毎に、セ
レクタ３０６が各ラッチ３０２〜３０４の出力を順次選
択的に切り替えるための信号を出力する。セレクタ３１
２は、モザイクモニタモードのときには、第１選択信号
発生回路３１１の出力Ｓ２１をセレクタ３０．６に伝え
る。従って、セレクタ３０６は、信号Ｓ２１に対応して
、ラッチ回路３０５にラッチされている各係数をブロッ
クごとに乗算器３０１に選択的に順次送り込む。Furthermore, selection of coefficients to be set in the multiplier 301 will be explained. The overflow signal X in the main scanning direction generated when reading the image memories 401a, 40 lb, and 401c in the registered image memory circuit 1 described above is input to the first selection signal generation circuit 3+1, and is then input to the first selection signal generation circuit 3+1.
11 outputs a signal for the selector 306 to sequentially selectively switch the outputs of the latches 302 to 304 every time the overflow signal X is input. Selector 31
2 transmits the output S21 of the first selection signal generation circuit 311 to the selector 30.6 in the mosaic monitor mode. Therefore, the selector 306 selectively sequentially sends each coefficient latched in the latch circuit 305 to the multiplier 301 block by block in response to the signal S21.

一方、登録画像メモリ回路１において画像メモリ４０１
ａ、４０　ｌｂ、４０１ｃの読み出し時に発生した副走
査方向のオーバーフロー信号Ｙは、セレクタ３１３に人
力されており、セレクタ３１３は、モザイクモニタモー
ドのときは、これをラッチ信号としてラッチ回路３０５
に伝える。これによって、オーバーフロー信号Ｙが出力
される度毎に、ラッチ３０２．３０３，３０４はその入
力データ（色調整係数）をラッチして更新する。従って
、副走査方向についてブロックが変わると、即座に係数
の組が変更される。On the other hand, in the registered image memory circuit 1, the image memory 401
The overflow signal Y in the sub-scanning direction that occurs when reading the signals 40 lb and 401c is input to the selector 313, and in the mosaic monitor mode, the selector 313 uses this as a latch signal to send the latch circuit 305 to the latch circuit 305.
tell to. As a result, each time the overflow signal Y is output, the latches 302, 303, and 304 latch and update their input data (color adjustment coefficients). Therefore, when the block changes in the sub-scanning direction, the set of coefficients is immediately changed.

各印字色Ｙ、Ｍ、Ｃについて以上の色調整が行われる。The above color adjustment is performed for each print color Y, M, and C.

次に、スーパーインポーズモードでの色彩調整について
説明する。スーパーインポーズモードでは、初期設定と
して第１ラツチ３０２、第２ラツチ３０３の出力にそれ
ぞれ原稿複写用の係数およびスーパーインポーズ領域用
の係数を設定しておく。そして、ラッチ回路３０５の出
力にこの値を伝えるため、セレクタ３１３はＣＰＵ２５
の発生するラッチ信号を選択しておく。また、セレクタ
３１２は第２選択信号発生回路３１４の出力を選択する
。第２選択信号発生回路３１４は、メモリ４０１のＯＥ
＝“Ｈ′のとき、セレクタ３１２が第１ラツチ３０２を
選択し、ＯＥ＝”Ｌ’のときセレクタ３１２が第２ラツ
チ３０３を選択するように信号Ｓ２１を発生する。この
ような回路によりスーパーインポーズモードでは、原稿
続出画像を印字する場合は、第１ラツチ３０２に設定さ
れた値に従い色調整を行い、メモリ４０１内の画像を読
み出す際には第２ラツチ３０３に設定された値に従い色
調整を行うことかできる。もちろん、印字色毎にラッチ
３０２，３０３の値は、設定しなおすことになる。Next, color adjustment in superimpose mode will be explained. In the superimpose mode, as an initial setting, a coefficient for original copying and a coefficient for the superimposed area are set in the outputs of the first latch 302 and the second latch 303, respectively. Then, in order to transmit this value to the output of the latch circuit 305, the selector 313
Select the latch signal that generates. Further, the selector 312 selects the output of the second selection signal generation circuit 314. The second selection signal generation circuit 314 selects the OE of the memory 401.
When OE="H', the selector 312 selects the first latch 302, and when OE="L', the selector 312 generates a signal S21 so as to select the second latch 303. With such a circuit, in the superimpose mode, when printing successive original images, color adjustment is performed according to the value set in the first latch 302, and when reading out the image in the memory 401, the color adjustment is performed in accordance with the value set in the second latch 303. You can adjust the color according to the set value. Of course, the values of the latches 302 and 303 must be reset for each print color.

なお、スーパーインポーズモードでもモザイクモニタモ
ードでもない場合は、画像データは画調設定回路２で処
理されず、直ちに電気変倍回路２６に送られる。Note that when the mode is neither the superimpose mode nor the mosaic monitor mode, the image data is not processed by the image tone setting circuit 2 and is immediately sent to the electric scaling circuit 26.

（ｆ）複写制御のフロー 第１７図は、デジタルカラー複写機を制御するＣＰＵ２
５の複写動作制御のスーパーインポーズ機能とモザイク
モニタモードに係るメインフローを示す。操作パネル７
０においてファンクションキー７８または７９が押され
てスーパーインポーズモードまたはモザイクモニタモー
ドに入ると、このメインフローに入る。(f) Flow of copying control FIG. 17 shows the CPU 2 that controls the digital color copying machine.
5 shows the main flow related to the superimpose function and mosaic monitor mode of copy operation control in No. 5. Operation panel 7
When the function key 78 or 79 is pressed at 0 to enter the superimpose mode or mosaic monitor mode, this main flow is entered.

画像登録の要求があれば（ステップＳｌでＹＥＳ、以下
「ステップ」を省略する）、画像登録処理を行う（Ｓ２
、第１８図参照）。画像登録とは、指定した領域の画像
の内容を登録することである。If there is a request for image registration (YES in step Sl, hereinafter "step" will be omitted), image registration processing is performed (S2
, see Figure 18). Image registration means to register the contents of an image in a designated area.

画像登録処理（Ｓ２）においては、使用者の希望する領
域を設定し、その領域の内容をメモリに登録する。In the image registration process (S2), the user sets a desired area and registers the contents of the area in the memory.

通常は、モザイクモニタモードをセレクトするというこ
とは、画像登録要求（Ｓｌ）、モザイクモニタ出力要求
（Ｓ３）ともに°ＹＥＳ’である。また、スーパーイン
ポーズモードをセレクトするということは、画像登録要
求（Ｓｌ）、スーパーインポーズ出力要求（Ｓ５）とも
にＹＥＳ’である。Normally, selecting the mosaic monitor mode means YES' for both the image registration request (Sl) and the mosaic monitor output request (S3). Furthermore, selecting the superimpose mode means YES' for both the image registration request (Sl) and the superimpose output request (S5).

モザイクモニタ出力要求があれば（Ｓ３でＹＥＳ）、モ
ザイクモニタ出力処理（Ｓ４、第２２図参照）を行う。If there is a mosaic monitor output request (YES in S3), mosaic monitor output processing (S4, see FIG. 22) is performed.

すなわち、登録した内容を読出し、それに各種色補正を
施してモザイク画像を出力する。次に、出力されたモザ
イク画像の中から使用者の希望するカラーバランスの画
像を選び、コピーを行うと、そのカラーバランスで全体
の画像が得られる。That is, the registered content is read out, various color corrections are performed on it, and a mosaic image is output. Next, when the user selects an image with the desired color balance from among the output mosaic images and copies it, the entire image is obtained with that color balance.

スーパーインポーズ出力要求の場合（Ｓ５でＹＥＳ）、
スーパーインポーズ出力設定を行う（Ｓ６、第２５図参
照）。すなわち、登録画像が複数あるかどうかのヂエッ
クの後、メモリからの続出設定を行う。次に、コピー要
求を行うと（Ｓ７でＹＥＳ）、コピーが行われ（Ｓ８．
’Ｓ９）、登録画像が原稿画像に重ねて印字される。In the case of superimpose output request (YES in S5),
Superimpose output settings are performed (S6, see FIG. 25). That is, after checking whether there are a plurality of registered images, settings are made for successive retrieval from memory. Next, when a copy request is made (YES in S7), copying is performed (S8.
'S9), the registered image is printed over the original image.

画像登録要求、モザイクモニタ出力要求、スーパーイン
ポーズ出力要求がいずれもなければ（Ｓｌ、８３．Ｓ５
でいずれもＮｏ）、通常のコピーを行う（３７〜Ｓ９）
。If there is no image registration request, mosaic monitor output request, or superimpose output request (Sl, 83.S5
(No in both cases), perform normal copying (37-S9)
.

第１８図は、画像登録処理（Ｓ２）のフローを示す。FIG. 18 shows the flow of image registration processing (S2).

操作パネル７０において、セットキー７６が押されると
、そのときに表示部８４で設定されていた領域設定値を
入力する（Ｓ２１）。さらに、その他の各種入力値（倍
率、２値など）を設定する（Ｓ２２）。そして、画像登
録がスタートできる状態であるか否かを判定する（Ｓ２
３）。否であれば、Ｓ３１に進み、画像登録要求をクリ
アし、リターンする。When the set key 76 is pressed on the operation panel 70, the area setting value that was set on the display section 84 at that time is input (S21). Furthermore, various other input values (magnification, binary values, etc.) are set (S22). Then, it is determined whether image registration can be started (S2
3). If not, the process advances to S31, clears the image registration request, and returns.

画像登録をスタートするときは（Ｓ２３でＹＥＳ）、ま
ず、領域設定値（Ｓ２１）より登録画像領域の頂点（左
上角と右下角）の座標を計算する（Ｓ２４）。次に、登
録画像モードを読み取る（Ｓ２５）。When starting image registration (YES in S23), first, the coordinates of the vertices (upper left corner and lower right corner) of the registered image area are calculated from the area setting values (S21) (S24). Next, the registered image mode is read (S25).

この登録画像モードには、（ａ）多値記憶（カラー）に
よるスーパーインポーズモード、（ｂ）モザイクモニタ
モード、（ｃ）２値記憶（カラー）によるスーパーイン
ポーズモードおよび（ｄ）２値記憶（単色）によるスー
パーインポーズモードの４種がある。This registered image mode includes (a) superimpose mode with multi-value storage (color), (b) mosaic monitor mode, (c) superimpose mode with binary storage (color), and (d) binary storage. There are four types of superimpose modes (single color).

次に、メモリ４０１に必要な空白領域があると判定され
ると（Ｓ２６でＹＥＳ）、メモリアドレス設定のための
固定オフセット量を設定しかつ記憶しく５２７）、その
登録画像モードに応じて登録画像メモリ回路ｌに各種デ
ータをセットする（Ｓ２８、第１９図〜第２１図参照）
。そして、画像登録要求をクリアして（Ｓ３１）、リタ
ーンする。Next, if it is determined that there is a necessary blank area in the memory 401 (YES in S26), a fixed offset amount for setting the memory address is set and stored (527), and the registered image is set according to the registered image mode. Set various data in the memory circuit l (S28, see Figures 19 to 21)
. Then, the image registration request is cleared (S31), and the process returns.

メモリ４０１に必要な残り容量がなければ、前に登録し
た画像データを消去するか否かの入力を待ち、消去する
ときは（Ｓ２９でＹＥＳ　）、消去を行った後（Ｓ３０
）、Ｓ２６に戻る。消去しない場合は（Ｓ　２９でＮＯ
）、ソノまま、Ｓ３１に進み、画像登録要求をクリアし
て、リターンする。If the memory 401 does not have the necessary remaining capacity, it waits for input as to whether or not to erase the previously registered image data, and if it wants to erase it (YES in S29), it erases it (S30).
), the process returns to S26. If you do not want to delete it (NO in S29)
), the process proceeds to S31, clears the image registration request, and returns.

以下余白 第１９図は、登録画像モードが多値記憶（カラー）によ
るスーパーインポーズモードまたはモザイクモニタモー
ドである場合の登録画像書込（８２８）のフローを示す
。はじめに、登録画像メモリ回路１に各種制御データを
設定する。すなわち、書込領域設定信号Ｘ、Ｙを書込領
域判別回路４０２に送り（Ｓ４Ｉ）、多値記憶を指定し
く５４２）、メモリ４０１についてデータ保持信号をＬ
゛としく５４３）、スーパーインポーズ続出信号とトリ
ミングコントロール信号をともにＨ°としく５４４）、
１因／読出信号をＬ°としく５４５）、ε丁コントロー
ル信号を０００°として全メモリ４０１ａ、４０１ｂ４
０１ｃを選択する（Ｓ４６）。そして、原稿のスキャン
を行い（Ｓ４７）、画像登録領域（書込領域）の多値デ
ータをメモリ４０　ｌａ、４０　ｌｂ。The following blank FIG. 19 shows the flow of registered image writing (828) when the registered image mode is superimpose mode or mosaic monitor mode using multi-value storage (color). First, various control data are set in the registered image memory circuit 1. That is, the write area setting signals X and Y are sent to the write area determination circuit 402 (S4I) to specify multi-level storage (542), and the data holding signal for the memory 401 is set to L.
543), both the superimpose successive signal and the trimming control signal are set to H°544),
1 cause/read signal is set to L°545), ε control signal is set to 000°, all memories 401a, 401b4
01c is selected (S46). Then, the document is scanned (S47), and the multivalued data of the image registration area (writing area) is stored in the memories 40 la and 40 lb.

４０１ｃに書き込む。そして、ＣＳコントロール信号を
Ｉ　１１’としてメモリ４０１への書込を禁止し、デー
タ保持信号をＨ°として、メモリ４０１のデータを保持
しく９４ｇ）、リターンする。Write to 401c. Then, the CS control signal is set to I11' to inhibit writing to the memory 401, the data holding signal is set to H° to hold the data in the memory 401, and the process returns (94g).

第２０図は、登録画像モードか２値記憶（カラー）によ
るスーパーインポーズモードである場合の登録画像書込
（Ｓ２８）のフローを示す。はじめに登録画像メモリ回
路ｌに各種制御データを設定する。すなわち、書込領域
設定信号Ｘ、Ｙを書込領域判別回路４０２に送り（Ｓ６
１）、２値記憶を指定しく５６２）、メモリ４０１につ
いてデータ保持信号をＬ′としく５６３）、スーパーイ
ンポーズ続出信号とトリミングコントロール信号をとも
にＨ゛とじ（Ｓ６４）、書込／読出信号を“Ｌｏとする
（Ｓ６５）。次に、Ｙ、Ｍ、Ｃの各印字色でのスキャン
を行い、画像データを記憶する。まず、ＣＳコントロー
ル信号を１１Ｏ°としてメモリ４０１ａを選択しく５６
６）、イエロー（Ｙ）についてスキャンを行い、書込領
域の画像データを２値データとして記憶する（Ｓ６７）
。同様に、マゼンタ（Ｍ）についてもメモリ４０１ｂを
選択しく５６８）、スキャンにより２値データを記憶す
る（Ｓ６９）。さらに、シアン（Ｃ）についてもメモリ
４０１Ｃを選択しく５７０）、スキャンにより２値デー
タを記憶する（Ｓ７１）。そして、ＣＳコントロール信
号を°１１１’としてメモリ４０１への書込を禁止し、
データ保持信号をＨ’としてメモリ４０１のデータを保
持しく５７２）、リターンする。なお、Ｓ６７、Ｓ６９
、Ｓ７１で登録済画像がある場合は、空き容量部分に記
憶するように固定オフセット量が設定されている（第１
８図９２７、第１１図参照）。FIG. 20 shows the flow of registered image writing (S28) in the registered image mode or the superimpose mode using binary storage (color). First, various control data are set in the registered image memory circuit l. That is, the write area setting signals X and Y are sent to the write area determination circuit 402 (S6
1), specify binary storage 562), set the data holding signal to L' for the memory 401 563), set both the superimpose successive signal and the trimming control signal to H (S64), and set the write/read signal to "Lo" (S65). Next, scan is performed in each print color of Y, M, and C, and the image data is stored. First, the CS control signal is set to 110° and the memory 401a is selected.
6) Scan for yellow (Y) and store the image data in the write area as binary data (S67)
. Similarly, the memory 401b is selected for magenta (M) (568), and binary data is stored by scanning (S69). Furthermore, the memory 401C is selected for cyan (C) (570), and binary data is stored by scanning (S71). Then, the CS control signal is set to °111', and writing to the memory 401 is prohibited,
The data holding signal is set to H' to hold the data in the memory 401 (572), and the process returns. In addition, S67, S69
, if there is a registered image in S71, a fixed offset amount is set so that it is stored in the free space (first
(See Figure 8927 and Figure 11).

第２１図は、登録画像モードか２値記憶（単色）による
スーパーインポーズモードである場合の登録画像書込（
Ｓ２８）のフローを示す。はじめに、登録画像メモリ回
路ｌに各種制御データを設定する。すなわち、書込領域
設定信号Ｘ、Ｙを書込領域判別回路４０２に送り（Ｓ８
１）、２値記憶を指定しく５８２）、メモリについてデ
ータ保持信号を“Ｌｏとしく５８３）、スーパーインポ
ーズ続出信号とトリミングコントロール信号をともにＨ
°としく５８４）、第１１図を用いて説明したように、
メモリ４０１の記憶８慎が最も有効に利用できるように
メモリを選択し、すなわち、メモリ選択データＡを°１
１０°、’１０１’または’０１１’としく５８５）、
１囚／読出信号をＬ°とする（Ｓ８６）。FIG. 21 shows registered image writing (
The flow of S28) is shown. First, various control data are set in the registered image memory circuit l. That is, the write area setting signals X and Y are sent to the write area determination circuit 402 (S8
1), Specify binary storage 582), set the data retention signal for the memory to “Lo” 583), and set both the superimpose successive signal and trimming control signal to H.
584), as explained using Figure 11,
The memory is selected so that the storage capacity of the memory 401 can be used most effectively, that is, the memory selection data A is
10°, '101' or '011'585),
The 1 prisoner/read signal is set to L° (S86).

次に、ＣＳコントロール信号をＡとしく５８７）、メモ
リを指定し、マスキング処理回路２４に対し、適当な色
補正（たとえば、比視感度にあった特性）を指定しく５
８８）、スキャンを行う（Ｓ８９）。そして、ＣＳコン
トロール信号を°ｔ　ｔ　ｔ’としてメモリ４０１への
書込を禁止し、データ保持信号をＨ’としてメモリ４０
１のデータを保持しく５９０）、リターンする。Next, set the CS control signal to A (587), specify the memory, and specify appropriate color correction (for example, a characteristic that matches the relative luminous efficiency) to the masking processing circuit 24.
88), scan is performed (S89). Then, the CS control signal is set to °t t t' to inhibit writing to the memory 401, and the data holding signal is set to H' to inhibit writing to the memory 401.
1 data is retained (590) and returns.

第２２図は、モザイクモニタ出力処理（Ｓ４）のフロー
を示す。まず、メモリ４０１に記憶した登録画像データ
を読出しくＳ　Ｉ　Ｏ１、第２３図参照）、それに色補
正を施して（Ｓ　Ｉ　Ｏ２）、モザイクモニタ画像を印
字する（Ｓ１０３）。FIG. 22 shows the flow of mosaic monitor output processing (S4). First, the registered image data stored in the memory 401 is read out (SIO1, see FIG. 23), color correction is performed on it (SIO2), and a mosaic monitor image is printed (S103).

次に、使用者が希望色バランスを選択すると（Ｓ１０４
）、その色調整係数を設定する（Ｓ１０５）。Next, when the user selects the desired color balance (S104
), and set its color adjustment coefficient (S105).

次に、コピー要求があると（Ｓ　Ｉ　０６でＹＥＳ）、
その希望色バランスで原稿のコピニを開始しく５１０７
）、Ｙ、Ｍ、Ｃの印字を行う。そして、コピー終了（Ｓ
　１０８でＹＥＳ）を待って、リターンすモザイクモニ
タ出力処理におけるメモリ内容の続出しく５ｌｏｔ）は
、第２３図に示すフローにより行われる。はじめに登録
画像メモリ回路１に各種制御データを設定する。すなわ
ち、使用者の指示に対応して続出領域設定信号Ｘ、Ｙを
続出領域判別回路４０８に送り（Ｓ１２１）、多値記憶
を指定しくＳ　１２２）、メモリ４０１についてデータ
保持信号をＨ゛としく５１２３）、スーパーインボーズ
読出信号を°Ｌ°としく５１２４）、トリミングコント
ロール信号を“Ｈｏとしく５１２５）、読出を指定しく
５Ｉ２６）、変倍用副走査クロック発生器２９に等倍デ
ータをセットする（Ｓ１２７）。なお、モザイクモニタ
モードでは、登録画像は１つなので、固定オフセット量
は０゛とする。Next, when there is a copy request (YES in S I 06),
Start copying the original with the desired color balance 5107
), Y, M, and C are printed. Then, copy ends (S
After waiting for YES in step 108, the process returns to continue reading out the memory contents in the mosaic monitor output process (5lots) according to the flow shown in FIG. First, various control data are set in the registered image memory circuit 1. That is, in response to the user's instructions, the continuous area setting signals X and Y are sent to the continuous area determination circuit 408 (S121), multi-level storage is specified (S122), and the data holding signal for the memory 401 is set to H. 5123), set the superimposed read signal to °L° 5124), set the trimming control signal to "Ho" 5125), specify readout 5I26), and set equal-sized data to the sub-scanning clock generator 29 for scaling. (S127).In the mosaic monitor mode, there is only one registered image, so the fixed offset amount is set to 0.

次に、ＣＳコントロール信号を０００゛とじて（ＳＩ２
８）、全メモリを選択し、割込処理を許可して（ＳＩ２
９）、後述の色調整係数を設定するための割込処理ルー
チン（第２４図（ａ）、　（ｂ））を作動可能として、
Ｙ、Ｍ、Ｃ，にのスキャンを行う（ＳＩ３０）。Next, the CS control signal is set to 000゛ (SI2
8) Select all memory and enable interrupt processing (SI2
9) Enable the interrupt processing routine (FIGS. 24(a) and 24(b)) for setting color adjustment coefficients, which will be described later.
Scan Y, M, and C (SI30).

スキャン終了後は、割込処理を禁止しく５１３１　）、
ＣＳコントロール信号を°１１１　としてメモリ４０１
への書込を禁止しくＳ　Ｉ　３２）、リターンする。After the scan is completed, interrupt processing is prohibited (5131),
The memory 401 sets the CS control signal to °111.
Disable writing to SI 32) and return.

第２４図（ａ）　、　（ｂ）は、色調整係数に、、　ｋ
ｍ、　ｋｃの設定処理を行うフローチャートである。Figures 24(a) and (b) show the color adjustment coefficients, k
12 is a flowchart for performing a setting process for m and kc.

この処理は、水平同期信号Ｈｓｙｎｃが発生ずる度毎に
ＣＰＵ２５に割り込みがかかり、これによる割り込みル
ーチンとして実行される。This process is executed as an interrupt routine by interrupting the CPU 25 every time the horizontal synchronization signal Hsync is generated.

この中で、カウンタＣｔ＋は、画像先端から副走査方向
への距離をカウントし、モザイクモニタ画１１；Ｍの印
字初め及び印字路わりを検出する。カウンタＣｔｔは、
副走査方向の距離をカウントし、モザイクモニタ画像の
ブロックの変化を検出する。Among these, the counter Ct+ counts the distance from the leading edge of the image in the sub-scanning direction, and detects the beginning of printing and the end of the printing path of the mosaic monitor image 11;M. The counter Ctt is
The distance in the sub-scanning direction is counted and changes in blocks of the mosaic monitor image are detected.

Ｔは、画像先端からモザイクモニタ画像の印字位置まで
の副走査方向の距離を表し、ρはｌブロックの副走査方
向の距離を表しく第７図参照）、画像登録処理（Ｓ２）
で設定されている。T represents the distance in the sub-scanning direction from the leading edge of the image to the print position of the mosaic monitor image, and ρ represents the distance in the sub-scanning direction of the l block (see Figure 7), image registration processing (S2)
is set.

まず、５３００でステートが判断され、その値「０」〜
「４」に応じて分岐する。First, the state is determined at 5300, and its value is "0" ~
Branch according to "4".

ステートが「０」のときには、画像先端（用紙Ｐの先端
）であるか否かが判断され（Ｓ３０１）、画像先端が通
過したときには、カウンタＣＬ、を初期化しく５３０２
）、ステートをｒｌＪにする（　５３０３）。When the state is "0", it is determined whether or not it is the leading edge of the image (leading edge of the paper P) (S301), and when the leading edge of the image has passed, the counter CL is initialized (5302).
), set the state to rlJ (5303).

ステートが「１」のときには、カウンタＣＬ、ｈ＜Ｔに
なるのを待ち（３３１１）、すなわちモザイクモニタ画
像ＧＭの先端である座標ｙ０の位置に達するのを待ち、
その後、使用する現像器のトナーの色によって、ステー
トｒ２ｊ、ｒ３ＪＪ４Ｊのいずれかにジャンプする。When the state is "1", the counter CL waits for h<T (3311), that is, waits for the position of the coordinate y0, which is the tip of the mosaic monitor image GM, to be reached,
Thereafter, the process jumps to either state r2j or r3JJ4J depending on the toner color of the developing device used.

すなわち、Ｙ（イエロー）のとき（Ｓ３１２でＹＥＳ）
はステートを「２」とする（Ｓ３１３）。Ｍ（マゼンタ
）のとき（Ｓ３２１でＹＥＳ）は、カウンタＣｔ２を初
期化しくＳ　３２２）、変数ｉを「０」としく５３２３
）、ステートを「３」とする（Ｓ３２４）。Ｃ（シアン
）のとき（Ｓ３２１でＮｏ）は、カウンタＣＬ、を初期
化しく５３３１）、変数ｊを「０」としく５３３２）、
ステートを「４」とする（Ｓ３３３）。That is, when Y (yellow) (YES in S312)
sets the state to "2" (S313). When M (magenta) (YES in S321), initialize the counter Ct2 (S322) and set the variable i to "0"5323
), the state is set to "3" (S324). When C (cyan) (No in S321), initialize the counter CL (5331), set the variable j to "0" (5332),
The state is set to "4" (S333).

ステートが「２」のときには、ラッチ３０２．３０３．
３０４にそれぞれ設定する係数１〜３にＹ−＋Ｙｏ、Ｙ
＋を代入しく５３４１）、カウンタＣｔ、が（Ｔ＋９１
２）になるのを待ち、すなわちモザイクモニタ画像ＧＭ
の後端である座標ｙ、の位置に達するのを待ち（Ｓ３４
２）、ステートを「０」とする（Ｓ３４３）。When the state is "2", latches 302.303.
Y-+Yo, Y for coefficients 1 to 3 set in 304 respectively
+5341), the counter Ct is (T+91
2), that is, the mosaic monitor image GM
Wait until it reaches the position of coordinate y, which is the rear end of (S34
2) Set the state to "0" (S343).

ステートが「３」のときは、係数１〜３にｍ、を代入し
く５３５１）、カウンタＣｔ４がＱになるのを待ち、す
なわちモザイクモニタのｌブロック分が終るのを待ち（
Ｓ３５２）、カウンタＣｔ、を初期化しくＳ３・５３）
、変数ｉを１つインクリメントする（Ｓ３５４　）。次
に、モザイクモニタ画像の後端に達するのを待ち（Ｓ３
５５）、ステートを「０」とする（Ｓ３５６）。つまり
、ここでは、係数１〜３には互いに同じ値ｍ、が設定さ
れるとともに、モザイクモニタ画像が副走査方向に１ブ
ロツク変わる毎に、係数１〜３が新しい値ｍｉ＋１　　
に変更される。When the state is "3", substitute m into the coefficients 1 to 3 (5351), wait for the counter Ct4 to become Q, that is, wait for l blocks of the mosaic monitor to finish (5351).
S352), initialize the counter Ct, S3.53)
, the variable i is incremented by one (S354). Next, wait until the rear end of the mosaic monitor image is reached (S3
55), the state is set to "0" (S356). That is, here, coefficients 1 to 3 are set to the same value m, and each time the mosaic monitor image changes by one block in the sub-scanning direction, coefficients 1 to 3 are set to a new value mi+1.
will be changed to

ステートが「４」のときは、係数１〜３にＣを代入しく
５３６１）、カウンタＣｔ２が（３Ｑ）になるのを待ち
、すなわちモザイクモニタの１ブロック分が終るのを待
ち（Ｓ３６２）、カウンタＣＬ、を初期化しく９３６３
）、変数ｊを１つインクリメントする（９３６４）。次
に、モザイクモニタ画像の後端に達するのを待ち（Ｓ３
６５）、ステートを「０」とする（９３６６）。つまり
、ここでは、係数１〜３には互いに同じ値Ｃ１が設定さ
れるとともに、モザイクモニタ画像が副走査方向に３ブ
ロツク変わる毎に、係数１〜３が新しい値Ｃ０に変更３
＋ｔ される。When the state is "4", substitute C for coefficients 1 to 3 (5361), wait for the counter Ct2 to become (3Q), that is, wait for one block of the mosaic monitor to finish (S362), and Initialize CL9363
), the variable j is incremented by one (9364). Next, wait until the rear end of the mosaic monitor image is reached (S3
65), and the state is set to "0" (9366). That is, here, coefficients 1 to 3 are set to the same value C1, and each time the mosaic monitor image changes by three blocks in the sub-scanning direction, coefficients 1 to 3 are changed to a new value C0.
+t will be done.

各ステートでの処理が終わると、カウンタＣｔ、。When the processing in each state is completed, the counter Ct.

ｃ５をインクリメントする（Ｓ３７１）。Increment c5 (S371).

以上の処理によって、各印字色について種々の係数が設
定され、色調整が行われる。Through the above processing, various coefficients are set for each print color, and color adjustment is performed.

第２５図は、スーパーインポーズ出力設定（Ｓ６）のフ
ローを示す。まず、登録画像が複数であるか否かを判定
する（Ｓ２０１）。複数であれば、操作パネル７０で使
用者に選択を促がしく５２０２）、使用者の選択が終了
するのを待つ（Ｓ２０３）。FIG. 25 shows the flow of superimpose output setting (S6). First, it is determined whether there are a plurality of registered images (S201). If there are more than one, the user is prompted to make a selection on the operation panel 70 (5202) and waits for the user to complete the selection (S203).

登録画像が単数であれば、その登録画像を選択画像とす
る（Ｓ２０４）。If there is a single registered image, that registered image is set as the selected image (S204).

、次に、出力すべき登録画像に対応するアドレス設定用
の固定オフセットｆｆｉを設定しく５２０５）、さらに
登録画像モードに応じて選択画像に関するデータを登録
画像メモリ回路１にセットし印字データを出力して（Ｓ
　２０６）、リターンする。Next, a fixed offset ffi for address setting corresponding to the registered image to be output is set (5205), and data regarding the selected image is set in the registered image memory circuit 1 according to the registered image mode, and print data is output. Te(S
206), return.

第２６図は、多値記憶（カラー）によるスーパーインポ
ースモードでの画像出力（９２０６）のフローを示す。FIG. 26 shows the flow of image output (9206) in superimpose mode using multi-value storage (color).

ここにＭＡＧＡは原稿に対する画像の変倍率であり、Ｍ
ＡＧＢはメモリに対するスーパーインポーズ画像の変倍
率である。はじめに書込／読出信号をＨ′とし、多値記
憶を指定し、メモリ４０１に対するデータ保持信号を“
Ｈ”とし、スーパーインポーズ続出信号をＨ°とする（
Ｓ２２１）、。Here, MAGA is the magnification ratio of the image relative to the original, and M
AGB is the scaling factor of the superimposed image with respect to the memory. First, set the write/read signal to H', specify multi-value storage, and set the data retention signal for the memory 401 to "
H” and the superimposed successive signal is H° (
S221),.

次に、変倍率ＭＡＧＡ＝ＭＡＧＢであるか否かを判定す
る（Ｓ２２２）。Next, it is determined whether the magnification ratio MAGA=MAGB (S222).

同じ倍率である場合（Ｓ　２２２でＹＥＳ）、変倍用副
走査クロック発生器２９にＭＡＧＡデータをセットしく
５２２３）、トリミングコントロール信号をＨ°とじ（
Ｓ２２４）、続出領域判別回路４゜８に続出領域設定信
号Ｘ、Ｙを送り（Ｓ２２５）、電気変倍回路２６にＭＡ
ＧＡデータをセットする（３２２６）。そして、ＣＳコ
ントロール信号に“０００°をセットしく５２２７）、
全メモリ４０１を選択して、Ｙ、Ｍ、Ｃ，にのスキャン
を行う（Ｓ２２８）。If the magnifications are the same (YES in S222), MAGA data is set in the sub-scanning clock generator 29 for variable magnification (5223), and the trimming control signal is set to H° (5223).
S224), sends successive area setting signals X and Y to the successive area discrimination circuit 4.8 (S225), and sends MA to the electric magnification circuit 26.
Set GA data (3226). Then, set the CS control signal to “000°” (5227),
All memories 401 are selected and Y, M, and C are scanned (S228).

スキャン終了後は、ＣＳコントロール信号を１１ビとし
て（Ｓ２２９）、メモリ４０１の続出を禁止し、リター
ンする。After the scan is completed, the CS control signal is set to 11 bits (S229) to prohibit continuous data from the memory 401, and the process returns.

変倍率ＭＡＧＡ＝ＭＡＧＢでない場合は（Ｓ２２２でＮ
ｏ）、まず、続出領域外で原稿画像を印字させる。すな
わち、変倍用副走査クロック発生器２９にＭＡＧＡデー
タをセットしく５２３１）、トリミングコントロール信
号を°Ｌ°としく５２３２）、セレクタ４２６に続出領
域で゛白°データを選択させ、続出領域判別回路４０８
に続出領域設定信号Ｘ、ＹをＭＡＧＡとＭＡＧＢの違い
を考慮してセットしく５２３３）、電気変倍回路２６に
ＭＡＧＡデータをセットする（Ｓ２３４）。そして、Ｃ
Ｓコントロール信号に“０００°をセットしく５２３５
）、全メモリを選択して、原稿についてＹ。If the magnification ratio MAGA=MAGB (N in S222)
o) First, the original image is printed outside the continuous printing area. That is, MAGA data is set in the sub-scanning clock generator 29 for variable magnification (5231), the trimming control signal is set to °L° (5232), the selector 426 is made to select "white data" in the successive region, and the successive region discrimination circuit 408
The area setting signals X and Y are set in consideration of the difference between MAGA and MAGB (5233), and MAGA data is set in the electric magnification circuit 26 (S234). And C
Set “000°” to S control signal 5235
), select all memories, and select Y for the original.

Ｍ、Ｃ，にのスキャンを行う（９２３６）。A scan is performed on M and C (9236).

次に、続出領域にメモリ４０１の画４’Ｑをスーパーイ
ンポーズする。すなわち、トリミングコントロール信号
をＨ゛とじ、スーパーインポーズ続出信号をＬ′としく
５２３７）、（ｒレクタ４２＋＋、：゛白゛データを選
択させ、続出領域判別回路４０８にＭＡＧＢに従う読出
領域信号をセットしく５２３８）、電気変倍回路２６に
ＭＡＧＢデータをセラ）Ｌ（Ｓ２３９）、変倍用副走査
クロック発生器２９にＭＡＧＢデータをセットする（Ｓ
２４０）。そして、スーパーインポーズ画像についてＹ
　、Ｍ、　ＣＫのスキャンを行う（Ｓ２４１）。スキャ
ン終了後は、ＣＳコントロール信号を°ｔ　ｔ　ｔ’と
して（Ｓ２２９）、メモリ４０１の続出を禁止し、リタ
ンする。Next, the image 4'Q of the memory 401 is superimposed on the continuous area. That is, the trimming control signal is set to H, the superimpose successive signal is set to L' (5237), (r-rector 42++, :'white' data is selected, and the readout area signal according to MAGB is set in the successive area determination circuit 408. 5238), set the MAGB data to the electric scaling circuit 26)L (S239), and set the MAGB data to the sub-scanning clock generator 29 for scaling (S239).
240). And about the superimposed image Y
, M, and CK are scanned (S241). After the scan is completed, the CS control signal is set to t t t' (S229) to prohibit the memory 401 from continuing to be read, and the process returns.

第２７図は、２値記憶（カラー）によるスーパーインポ
ーズモードにおける画像出力（９２０６）のフローを示
す。登録画像メモリ回路ｌにおいて、２値記憶を指定し
く５２５１）、データ保持信号をＩ］°としく５２５２
）、スーパーインポーズ続出信号を“Ｈｏとしく５２５
３）、トリミングコントロール信号をＨ゛とする（Ｓ２
５４）。また、変倍用副走査クロック発生器２９に等倍
データをセットしくＳ　２５５）、続出領域判別回路４
０８に続出領域設定信号ｘ、Ｙを設定しく３２５６）、
続出を指定する（Ｓ２５７）。FIG. 27 shows the flow of image output (9206) in superimpose mode using binary storage (color). In the registered image memory circuit l, specify binary storage 5251) and set the data holding signal to I]° 5252
), superimpose successive signals as “Ho” 525
3) Set the trimming control signal to H (S2
54). Also, set the same-size data in the sub-scanning clock generator 29 for variable magnification (S255), and continue area discriminating circuit 4.
Please set successive area setting signals x and Y in 08 3256),
Continuation is specified (S257).

次に、ＣＳコントロール信号を°１１０°とじて（９２
６＋）、メモリ４０１ａを選択して、イエ。Next, the CS control signal is adjusted to 110° (92
6+), select memory 401a, and go.

−のスキャンを行う（９２６２）。次に、ＣＳコントロ
ール信号を１０１゛とじて（８２６３）、メモリ４０１
ｂを選択して、マゼンタのスキャンを行う（９２６４）
。次に、ＣＳコントロール信号を０１１’として（９２
６５）、メモリ４０１ｃを選択して、シアンのスキャン
を行い（Ｓ２６６）、さらに、ＣＳコントロール信号を
　Ｉｌｌ’として（８２６７）、ブラック・のスキャン
を行い（９２６８）、リターンする。- is scanned (9262). Next, the CS control signal is separated from 101 (8263), and the memory 401 is
Select b and scan magenta (9264)
. Next, set the CS control signal to 011' (92
65), selects the memory 401c, performs cyan scan (S266), sets the CS control signal to Ill' (8267), performs black scan (9268), and returns.

第２８図は、２値記憶（単色）によるスーパーインポー
ズモードにおける画像出力（３２０６）のフローを示す
。モニタ画像メモリ回路！において、２＠記憶を指定し
、データ保持信号を“１−Ｔ’とし、スーパーインポー
ズ続出信号をＩ（’とし、トリミングコントロール信号
を°Ｈ゛とする（９２８＋）。FIG. 28 shows the flow of image output (3206) in the superimpose mode using binary storage (single color). Monitor image memory circuit! In , 2@ storage is specified, the data holding signal is set to "1-T', the superimpose successive signal is set to I(', and the trimming control signal is set to °H" (928+).

また、変倍用副走査クロック発生器２９に等倍データを
セットしく３２８２）、続出領域判別回路４０８に続出
領域設定信号Ｘ、Ｙを設定しく９２８３）、メモリ選択
データＡを１１０′、’Ｉ　ＯＩ　　または０１１’と
しく９２８４）、続出を指定する（８２８５）。Also, set the same size data in the sub-scanning clock generator 29 for scaling 3282), set the successive area setting signals X and Y in the successive area determination circuit 408 (9283), and set the memory selection data A to 110', 'I'. OI or 011' (9284), and specify continuation (8285).

次に、メモリに登録された画像をイエローで印字するか
否かに対応して（Ｓ　２８６でＹＥＳかＮＯ）、ＣＳコ
ントロール信号をメモリ選択データＡ（９２８６）また
は１１ビとしく９２８７）、イエローのスキャンを行う
（３２８９）。これにより、イエローで印字する場合に
は、登録画像がイエローでスーパーインポーズされる。Next, depending on whether the image registered in the memory is to be printed in yellow (YES or NO in S286), the CS control signal is set to memory selection data A (9286) or 11 bit (9287), yellow (3289). As a result, when printing in yellow, the registered image is superimposed in yellow.

マゼンタ、シアン、ブラックについても同様の処理を行
う。Similar processing is performed for magenta, cyan, and black.

最後に、ＣＳコントロール信号を°Ｉｔビとし、データ
保持信号をＨ’として（Ｓ２９０）、リターンする。Finally, the CS control signal is set to °It Bi, the data holding signal is set to H' (S290), and the process returns.

以下余白 （発明の効果） 登録画像のメモリ各項が画像記憶手段の容量より小さい
場合、複数の画像が登録可能となるので、画像記憶手段
の使用効率がよくなる。Margin below (effects of the invention) If each memory item of the registered image is smaller than the capacity of the image storage means, a plurality of images can be registered, so the efficiency of use of the image storage means is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、デジタルカラー複写機の概略断面図である。 第２図は、信号処理部のブロック図である。 第３図は、画像データ処理のタイミングチャートである
。 第４図は、操作パネルの平面図である。 第５図は、領域設定の図である。 第６図（ａ）　、　（ｂ）　、　（ｃ）は、それぞれ、
スーパーインポーズモードにおける原稿画像の複写の図
、登録画像の複写の図、スーパーインポーズ画像の図で
ある。 第７図は、モザイクモニタの出力フォーマットの図であ
る。 第８図は、登録画像メモリ回路の回路図である。 第９図は、データ選択回路の回路図である。 第１０図は、Ｓ−Ｐ変換のタイミングチャートである。 第１１図は、メモリに多値画像データと２値画像データ
を混在させて登録する方式を示す説明図である。 第１２図は、領域判別回路とアドレス発生回路の回路図
である。 第１３図は、領域判別回路のタイミングチャートである
。 第１４図は、同じ容量の複数の画像データの登録の状況
を示す図である。 第１５図は、異った容量の複数の画像データの登録の状
況を示す図である。 第１６図は、画調設定回路の回路図である。 第１７図は、デノタルカラー複写機のスーパーインポー
ズモードとモザイクモニタモードに係るメインフローの
図である。 第１８図は、画像登録処理のフローチャートである。 第１９図は、多値記憶によるスーパーインポーズモード
およびモザイクモニタモードにおける画像登録のフロー
チャートである。 第２０図は、２値記憶（フルカラー）によるスーパーイ
ンポーズモードにおける画像登録のフローチャートであ
る。 第２１図は、２値記憶によるスーパーインポーズモード
における単色での画像登録のフローチャートである。 第２２図は、モザイクモニタ出力設定のフローチャート
である。 第２３図は、メモリ内容続出のフローチャートである。 第２４図（ａ）　、　（ｂ）は、割込処理のフローチャ
ートである。 第２５図は、スーパーインポーズ出力設定のフローチャ
ートである。 第２６図は、多値記憶によるスーパーインポーズモード
での画像出力のフローチャートである。 第２７図は、２値記憶（カラー）によるスーパーインポ
ーズモードでの画像出力のフローチャートである。 第２８図は、２値記憶（単色）によるスーパーインポー
ズモードでの画像出力のフローチャートである。 Ｉ・・登録画像メモリ回路、２・・・画調設定回路、２
０・・・信号処理回路、　　２５・・ＣＰＵ。 ７０・・・操作パネル、　　　８４・・表示部、４０１
ａ、４０　ｌｂ、４０１ｃｍメモリ、４０２・・・書込
領域判別回路、 ４０３・・・書込アドレス発生カウンタ、４０８・・・
続出領域判別回路、 ４０９・・・続出アドレス発生カウンタ、４２２・・３
−ステートバッファ、 ４４２・・・データ選択回路。 第５図 第６目 （ｂ） 特許出願人　　ミノルタカメラ株式会社代理人　弁理士
　　青　山　　葆　はか１名ＣＫ８ 第 ０図 第１４図 第１５ 図 （ｙ１８プログラマブル〃ウンタ６１７／ｌ出かン第］
７図 第旧図 第２１．１ 第２２図 蟇２３図 第２５図FIG. 1 is a schematic sectional view of a digital color copying machine. FIG. 2 is a block diagram of the signal processing section. FIG. 3 is a timing chart of image data processing. FIG. 4 is a plan view of the operation panel. FIG. 5 is a diagram of area setting. Figures 6(a), (b), and (c) are, respectively,
FIG. 7 is a diagram of copying a document image, a diagram of copying a registered image, and a diagram of a superimposed image in superimpose mode. FIG. 7 is a diagram of the output format of the mosaic monitor. FIG. 8 is a circuit diagram of the registered image memory circuit. FIG. 9 is a circuit diagram of the data selection circuit. FIG. 10 is a timing chart of SP conversion. FIG. 11 is an explanatory diagram showing a method of registering multivalued image data and binary image data in a mixed manner in a memory. FIG. 12 is a circuit diagram of an area discrimination circuit and an address generation circuit. FIG. 13 is a timing chart of the area discrimination circuit. FIG. 14 is a diagram showing the registration status of a plurality of image data of the same capacity. FIG. 15 is a diagram showing the registration status of a plurality of image data of different capacities. FIG. 16 is a circuit diagram of the image tone setting circuit. FIG. 17 is a diagram of the main flow related to the superimpose mode and mosaic monitor mode of the digital color copying machine. FIG. 18 is a flowchart of image registration processing. FIG. 19 is a flowchart of image registration in superimpose mode and mosaic monitor mode using multi-value storage. FIG. 20 is a flowchart of image registration in superimpose mode using binary storage (full color). FIG. 21 is a flowchart of monochrome image registration in superimpose mode using binary storage. FIG. 22 is a flowchart of mosaic monitor output settings. FIG. 23 is a flowchart of memory contents successive additions. FIGS. 24(a) and 24(b) are flowcharts of interrupt processing. FIG. 25 is a flowchart of superimpose output setting. FIG. 26 is a flowchart of image output in superimpose mode using multi-value storage. FIG. 27 is a flowchart of image output in superimpose mode using binary storage (color). FIG. 28 is a flowchart of image output in superimpose mode using binary storage (single color). I...Registered image memory circuit, 2...Picture setting circuit, 2
0...Signal processing circuit, 25...CPU. 70...Operation panel, 84...Display section, 401
a, 40 lb, 401 cm memory, 402...Writing area determination circuit, 403...Writing address generation counter, 408...
Successive area determination circuit, 409... Successive address generation counter, 422...3
-state buffer, 442...data selection circuit. Figure 5, item 6 (b) Patent applicant Minolta Camera Co., Ltd. agent Patent attorney Aoyama Ao Haka 1 person CK8 Figure 0 Figure 14 Figure 15 (y18 programmable counter 617/l output number)
Figure 7 Old Figure 21.1 Figure 22 Toad Figure 23 Figure 25

Claims (1)

【特許請求の範囲】[Claims] （１）画像データを記憶する画像記憶手段と、原稿上の
注目領域と複写用紙上の禁止領域をそれぞれ設定する領
域設定手段と、 領域設定手段により設定された注目領域の原稿画像を読
み取り、画像データを画像記憶手段に記憶する画像登録
手段であって、画像記憶手段の記憶容量が許すかぎり複
数の注目領域の原稿画像を登録できる画像登録手段と、 画像印字用データに基づき複写用紙に印字を行う印字手
段と、 領域設定手段により設定された複写用紙上の禁止領域に
印字する際に、画像記憶手段に登録された登録画像、ま
たは複数の登録画像が登録されている場合には任意の登
録画像の画像データを読み出し、印字手段に画像印字用
データを送る登録画像印字制御手段を備えたことを特徴
とするデジタルカラー複写機。(1) An image storage means for storing image data, an area setting means for setting an area of interest on a document and a prohibited area on a copy sheet, and reading the original image of the area of interest set by the area setting means, An image registration means for storing data in an image storage means, the image registration means being capable of registering document images of a plurality of attention areas as long as the storage capacity of the image storage means allows, and printing on copy paper based on the image printing data. When printing in the prohibited area on the copy paper set by the area setting means, the registered image registered in the image storage means, or any registered image if multiple registered images are registered. A digital color copying machine characterized by comprising registered image printing control means for reading image data of an image and sending image printing data to a printing means.