JPH0231528B2 - - Google Patents
Info
- Publication number
- JPH0231528B2 JPH0231528B2 JP58143363A JP14336383A JPH0231528B2 JP H0231528 B2 JPH0231528 B2 JP H0231528B2 JP 58143363 A JP58143363 A JP 58143363A JP 14336383 A JP14336383 A JP 14336383A JP H0231528 B2 JPH0231528 B2 JP H0231528B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- reset
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
本発明は、電流切換型論理回路によるセツト＝
リセツト フリツプフロツプに関する。
リセツト フリツプフロツプに関する。
セツト信号及びリセツト信号の入力によつて任
意にセツト又はリセツト状態に遷移し得る、所謂
セツト＝リセツト フリツプフロツプを電流切換
型論理回路で構成する場合、第１図に示す回路が
従来より使用されている。第１図の従来回路のセ
ツト＝リセツト フリツプフロツプの動作を簡単
に説明する。まずセツト信号Ｓが「Ｈ」レベルに
あり、一方、リセツト信号Ｒが「Ｌ」レベルにあ
るとき、トランジスタQAがON、トランジスタQD
がOFFし、定電流源IOの電流は、トランジスタ
QAを主に流れる。従つて、負荷抵抗RL1の電圧降
下により相補出力には「Ｌ」レベルが出力
され、一方、負荷抵抗RL2では電圧降下が生じな
いから、真値出力OUTには「Ｈ」レベルが出力
され、即ち「セツト」された状態となる。次にセ
ツト入力Ｓ及びリセツト入力Ｒが、上記状態から
共に「Ｌ」レベルになつた場合、トランジスタ
QAはONからOFFへ変化する。
意にセツト又はリセツト状態に遷移し得る、所謂
セツト＝リセツト フリツプフロツプを電流切換
型論理回路で構成する場合、第１図に示す回路が
従来より使用されている。第１図の従来回路のセ
ツト＝リセツト フリツプフロツプの動作を簡単
に説明する。まずセツト信号Ｓが「Ｈ」レベルに
あり、一方、リセツト信号Ｒが「Ｌ」レベルにあ
るとき、トランジスタQAがON、トランジスタQD
がOFFし、定電流源IOの電流は、トランジスタ
QAを主に流れる。従つて、負荷抵抗RL1の電圧降
下により相補出力には「Ｌ」レベルが出力
され、一方、負荷抵抗RL2では電圧降下が生じな
いから、真値出力OUTには「Ｈ」レベルが出力
され、即ち「セツト」された状態となる。次にセ
ツト入力Ｓ及びリセツト入力Ｒが、上記状態から
共に「Ｌ」レベルになつた場合、トランジスタ
QAはONからOFFへ変化する。
一方、トランジスタQBのベースは、その直前
の状態で「Ｈ」レベルとなつている負荷抵抗RL2
に接続されているからON状態であり、他のすべ
てのトランジスタがOFFとなつているから、定
電流源IOの電流はトランジスタQBのみを流れる。
の状態で「Ｈ」レベルとなつている負荷抵抗RL2
に接続されているからON状態であり、他のすべ
てのトランジスタがOFFとなつているから、定
電流源IOの電流はトランジスタQBのみを流れる。
従つて負荷抵抗RL1には引き続き電流が流れ、
先の状態が保持される。即ちデータのホールド状
態となる。更に、リセツト入力「Ｒ」のみ「Ｈ」
レベルとすると、前述の動作と逆に、電流はRL2
→QD→IOと流れ、相補出力が「Ｈ」、真値出
力OUTが「Ｌ」の、「リセツト」状態となる。
先の状態が保持される。即ちデータのホールド状
態となる。更に、リセツト入力「Ｒ」のみ「Ｈ」
レベルとすると、前述の動作と逆に、電流はRL2
→QD→IOと流れ、相補出力が「Ｈ」、真値出
力OUTが「Ｌ」の、「リセツト」状態となる。
第１図の回路は、簡単な構成と、論理レベルが
一種類即ち、所謂縦型構成でない為に、使用可能
電源範囲が広くとれる等の長所を有するものの、
セツト、リセツト信号に対するしきい値が、出力
電位の“Ｈ”レベルとなる為、高速動作や、LSI
内部配線通過による信号振幅の減衰のある場合に
セツト又はリセツトの確実性が低下する欠点があ
る。
一種類即ち、所謂縦型構成でない為に、使用可能
電源範囲が広くとれる等の長所を有するものの、
セツト、リセツト信号に対するしきい値が、出力
電位の“Ｈ”レベルとなる為、高速動作や、LSI
内部配線通過による信号振幅の減衰のある場合に
セツト又はリセツトの確実性が低下する欠点があ
る。
本発明の目的は、上記欠点を除去し、安定動作
を実現する一方、従来回路からの大幅な素子数、
消費電力の増加のない電流切換型セツト＝リセツ
ト フリツプフロツプを提供する事にある。
を実現する一方、従来回路からの大幅な素子数、
消費電力の増加のない電流切換型セツト＝リセツ
ト フリツプフロツプを提供する事にある。
本発明の電流切換型セツト＝リセツト フリツ
プフロツプは、ベースにセツト信号が入力される
第１のトランジスタと、ベースに基準電圧源が与
えられる第２のトランジスタと、ベースにリセツ
ト信号が入力される第３のトランジスタと、コレ
クタを該第１のトランジスタのコレクタに接続
し、エミツタを該第２のトランジスタのコレクタ
に接続した第４のトランジスタと、コレクタを該
第３のトランジスタのコレクタおよび該第４のト
ランジスタのベースに接続し、エミツタを該第２
のトランジスタのコレクタに接続しベースを該４
のトランジスタのコレクタに接続した第５のトラ
ンジスタと、該第４のトランジスタのコレクタに
接続される第１の負荷抵抗と、該第５のトランジ
スタのコレクタに接続される第２の負荷抵抗と、
前記第１，第２，第３のトランジスタのエミツタ
に接続される定電流源と、該第一のトランジスタ
のコレクタに接続され相補出力を得る第一のエミ
ツタフオロアと、該第三のトランジスタのコレク
タに接続され真値出力を得る第二のエミツタフオ
ロアとを有することを特徴とする。
プフロツプは、ベースにセツト信号が入力される
第１のトランジスタと、ベースに基準電圧源が与
えられる第２のトランジスタと、ベースにリセツ
ト信号が入力される第３のトランジスタと、コレ
クタを該第１のトランジスタのコレクタに接続
し、エミツタを該第２のトランジスタのコレクタ
に接続した第４のトランジスタと、コレクタを該
第３のトランジスタのコレクタおよび該第４のト
ランジスタのベースに接続し、エミツタを該第２
のトランジスタのコレクタに接続しベースを該４
のトランジスタのコレクタに接続した第５のトラ
ンジスタと、該第４のトランジスタのコレクタに
接続される第１の負荷抵抗と、該第５のトランジ
スタのコレクタに接続される第２の負荷抵抗と、
前記第１，第２，第３のトランジスタのエミツタ
に接続される定電流源と、該第一のトランジスタ
のコレクタに接続され相補出力を得る第一のエミ
ツタフオロアと、該第三のトランジスタのコレク
タに接続され真値出力を得る第二のエミツタフオ
ロアとを有することを特徴とする。
第２図に、本発明によるセツト＝リセツト フ
リツプフロツプの実施例の回路図を示す。同図
で、セツト信号入力端子Ｓ及び、リセツト信号入
力端子Ｒが共に低レベルのとき、トランジスタＱ
１とトランジスタＱ３は「OFF」となり、定電
流源IOによる電流は、トランジスタＱ２を通つ
て、トランジスタＱ４、トランジスタＱ５及び負
荷抵抗RL1，RL2によるデータ保持回路へ供給さ
れ、上記トランジスタＱ４及びＱ５のコレクタ電
位としてのデータを保持する。
リツプフロツプの実施例の回路図を示す。同図
で、セツト信号入力端子Ｓ及び、リセツト信号入
力端子Ｒが共に低レベルのとき、トランジスタＱ
１とトランジスタＱ３は「OFF」となり、定電
流源IOによる電流は、トランジスタＱ２を通つ
て、トランジスタＱ４、トランジスタＱ５及び負
荷抵抗RL1，RL2によるデータ保持回路へ供給さ
れ、上記トランジスタＱ４及びＱ５のコレクタ電
位としてのデータを保持する。
ここで、セツト信号端子Ｓが高レベルに遷移し
た場合、トランジスタＱ２のベース電位即ち基準
電圧源VRの電圧値をしきい値として、トランジ
スタＱ１が「ON」となり、定電流源IOの電流は、
負荷抵抗RL1、トランジスタＱ１を通る様切換わ
り、従つてトランジスタＱ４のコレクタの電位は
低下し、一方、トランジスタＱ５のコレクタの電
位は上昇する。このとき、同図の様にトランジス
タＱ４，Ｑ５のコレクタにエミツタフオロアＱ
６，Ｑ７を接続し、それぞれのエミツタを各々相
補出力、真値出力OUTとすれば、真値出力
電位が高レベル、相補出力電位が低レベルのセツ
ト状態となる。
た場合、トランジスタＱ２のベース電位即ち基準
電圧源VRの電圧値をしきい値として、トランジ
スタＱ１が「ON」となり、定電流源IOの電流は、
負荷抵抗RL1、トランジスタＱ１を通る様切換わ
り、従つてトランジスタＱ４のコレクタの電位は
低下し、一方、トランジスタＱ５のコレクタの電
位は上昇する。このとき、同図の様にトランジス
タＱ４，Ｑ５のコレクタにエミツタフオロアＱ
６，Ｑ７を接続し、それぞれのエミツタを各々相
補出力、真値出力OUTとすれば、真値出力
電位が高レベル、相補出力電位が低レベルのセツ
ト状態となる。
又、その後、セツト信号Ｓを再び低レベルに戻
せば、当初のデータ保持状態となり、セツト状態
のまま保持を続ける事は明らかである。
せば、当初のデータ保持状態となり、セツト状態
のまま保持を続ける事は明らかである。
リセツト信号端子Ｒを高レベルにした場合は、
上記と同様に、トランジスタＱ２の電流が、トラ
ンジスタＱ３に切換わり、真値出力OUTが低レ
ベル、相補出力が高レベルのリセツト状態
に変化する。
上記と同様に、トランジスタＱ２の電流が、トラ
ンジスタＱ３に切換わり、真値出力OUTが低レ
ベル、相補出力が高レベルのリセツト状態
に変化する。
以上の動作に於いて、セツト，リセツト信号に
よる状態変化はトランジスタＱ１〜Ｑ３の間の電
流切換によつて行われ、このとき入力信号のしき
い値は、トランジスタＱ２のベースに供給される
基準電圧で設定されるから、セツト及びリセツト
の確度は通常のゲートと全く同一となり、従来回
路に比べて安定動作が可能である。又、構成素子
数は、トランジスタＱ２が追加されたのみで、消
費電力については、１つの定電流源のみを使用し
ているから、従来回路と全く同一である。
よる状態変化はトランジスタＱ１〜Ｑ３の間の電
流切換によつて行われ、このとき入力信号のしき
い値は、トランジスタＱ２のベースに供給される
基準電圧で設定されるから、セツト及びリセツト
の確度は通常のゲートと全く同一となり、従来回
路に比べて安定動作が可能である。又、構成素子
数は、トランジスタＱ２が追加されたのみで、消
費電力については、１つの定電流源のみを使用し
ているから、従来回路と全く同一である。
尚、第２図ではNPNトランジスタを用いてい
るが、PNPトランジスタを用いても同様の効果
を得られる事は明らかである。
るが、PNPトランジスタを用いても同様の効果
を得られる事は明らかである。
以上の様に本発明によれば、従来回路に僅かト
ランジスタ一個を追加するのみで、入力信号に対
するしきい値が通常ゲート回路並の安定動作をす
るセツト＝リセツト フリツプフロツプを得る事
ができる。
ランジスタ一個を追加するのみで、入力信号に対
するしきい値が通常ゲート回路並の安定動作をす
るセツト＝リセツト フリツプフロツプを得る事
ができる。
第１図は従来の電流切換型論理回路を示す回路
図、第２図は本発明によるセツト＝リセツト フ
リツプフロツプの実施例を示す回路図である。 QA〜QF……トランジスタ、RL1，RL2……負荷
抵抗、IO……定電流源、Ｓ……セツト信号入力端
子、Ｒ……リセツト信号入力端子、RE1，RE2…
…エミツタフオロア抵抗、VCC……高位側電圧
源、VEE……低位側電圧源、Q1〜Q7……トランジ
スタ、VR……基準電圧源、OUT……真値出力端
子、……相補出力端子。
図、第２図は本発明によるセツト＝リセツト フ
リツプフロツプの実施例を示す回路図である。 QA〜QF……トランジスタ、RL1，RL2……負荷
抵抗、IO……定電流源、Ｓ……セツト信号入力端
子、Ｒ……リセツト信号入力端子、RE1，RE2…
…エミツタフオロア抵抗、VCC……高位側電圧
源、VEE……低位側電圧源、Q1〜Q7……トランジ
スタ、VR……基準電圧源、OUT……真値出力端
子、……相補出力端子。
Claims (1)
- １ ベースにセツト信号が入力される第１のトラ
ンジスタと、ベースに基準電圧源が与えられる第
２のトランジスタと、ベースにリセツト信号が入
力される第３のトランジスタと、コレクタを該第
１のトランジスタのコレクタに接続し、エミツタ
を該第２のトランジスタのコレクタに接続した第
４のトランジスタと、コレクタを該第３のトラン
ジスタのコレクタおよび該第４のトランジスタの
ベースに接続し、エミツタを該第２のトランジス
タのコレクタに接続しベースを該第４のトランジ
スタのコレクタに接続した第５のトランジスタ
と、該第４のトランジスタのコレクタに接続され
る第１の負荷抵抗と、該第５のトランジスタのコ
レクタに接続される第２の負荷抵抗と、前記第
１、第２、第３のトランジスタのエミツタに接続
される定電流源と該第一のトランジスタのコレク
タに接続され相補出力を得る第一のエミツタフオ
ロアと、該第三のトランジスタのコレクタに接続
され真値出力を得る第二のエミツタフオロアとを
有することを特徴とする電流切換型セツト＝リセ
ツト フリツプフロツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143363A JPS6033731A (ja) | 1983-08-05 | 1983-08-05 | 電流切換型セット＝リセットフリップフロップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143363A JPS6033731A (ja) | 1983-08-05 | 1983-08-05 | 電流切換型セット＝リセットフリップフロップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6033731A JPS6033731A (ja) | 1985-02-21 |
| JPH0231528B2 true JPH0231528B2 (ja) | 1990-07-13 |
Family
ID=15337039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143363A Granted JPS6033731A (ja) | 1983-08-05 | 1983-08-05 | 電流切換型セット＝リセットフリップフロップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033731A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144115A (ja) * | 1984-12-18 | 1986-07-01 | Sony Corp | フリツプフロツプ |
-
1983
- 1983-08-05 JP JP58143363A patent/JPS6033731A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6033731A (ja) | 1985-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546004B2 (ja) | レベル変換回路 | |
| JPS6010815A (ja) | 論理回路 | |
| JPH0231528B2 (ja) | ||
| JP2760017B2 (ja) | 論理回路 | |
| JPH0155778B2 (ja) | ||
| KR860000799B1 (ko) | 스위치 회로 | |
| JPH05315902A (ja) | Ｅｃｌラッチ回路 | |
| JPH0322619A (ja) | ディジタル論理回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS6255327B2 (ja) | ||
| JPS6315527A (ja) | 論理回路 | |
| JPH0296411A (ja) | カレントミラー回路 | |
| JPS6340915Y2 (ja) | ||
| JP2681938B2 (ja) | フリツプフロツプ | |
| JP2636558B2 (ja) | 論理判定回路 | |
| JPS59219014A (ja) | 論理回路 | |
| JPS6354246B2 (ja) | ||
| JPS58146134A (ja) | 論理回路用入力回路 | |
| JPS62266917A (ja) | 半導体論理回路 | |
| JPS58105610A (ja) | 出力回路 | |
| JPH0338776B2 (ja) | ||
| JPH07183769A (ja) | ラッチ回路 | |
| JPH06120808A (ja) | Ｅｃｌ回路 | |
| JPH0370935B2 (ja) | ||
| JPS5975714A (ja) | フリツプ・フロツプ回路 |