JPH02299004A - Monitor system for programmable controller - Google Patents
Monitor system for programmable controllerInfo
- Publication number
- JPH02299004A JPH02299004A JP11948889A JP11948889A JPH02299004A JP H02299004 A JPH02299004 A JP H02299004A JP 11948889 A JP11948889 A JP 11948889A JP 11948889 A JP11948889 A JP 11948889A JP H02299004 A JPH02299004 A JP H02299004A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- module
- input
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はプログラマブルコントローラ（以下ＰＣと称す
る）のモニタ方式に関するもので、とくにＰＣとモニタ
装置との通信方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for monitoring a programmable controller (hereinafter referred to as a PC), and particularly to a method for communicating between a PC and a monitor device.
［従来の技術］
従来、ＰＣとモニタ装置との間で通信を行ない、ＰＣの
動作状態をモニタする場合、第３図に示すように、中央
処理装置（以下ＣＰＵと称する）ラック１と入出力（以
下Ｉ１０と称する）ラック２とをＩ１０バス３により接
続し、ＣＰＵラックｌにＣＰＵモジュール４と、通信モ
ジュール５とを設け、モニタ装置６と通信用モンユール
５との間で通信を行なっていた（例えば特開昭６２−２
４５３０８号公報）。[Prior Art] Conventionally, when communicating between a PC and a monitor device to monitor the operating status of the PC, as shown in FIG. (hereinafter referred to as I10) is connected to rack 2 by I10 bus 3, CPU module 4 and communication module 5 are provided in CPU rack l, and communication is performed between monitor device 6 and communication module 5. (For example, JP-A-62-2
45308).
［発明が解決しようとする課題］
ところが、上記のような構成では、モニタ装置との通信
はＰＣのＣＰＵが直接操作しているため、ＣＰＵがラダ
ー解読処理などの他の処理を行なう間の空き時間に行な
うため、他の処理をしている間はモニタ処理はされず、
モニタ装置の要求に速やかに応答できないという欠点が
あった。[Problems to be Solved by the Invention] However, in the above configuration, communication with the monitor device is directly controlled by the CPU of the PC, so there is no idle time while the CPU performs other processing such as ladder decoding processing. Because it is done at the same time, monitoring processing is not performed while other processing is being performed.
There was a drawback that it was not possible to respond quickly to requests from the monitor device.
本発明は、モニタ処理をＰＣのＣＰＵとは無関係に行な
うようにして処理速度を向上させることを目的とするも
のである。An object of the present invention is to improve processing speed by performing monitor processing independently of the CPU of a PC.
［課題を解決するための手段］
本発明は、中央処理装置モジュールを備えた中央処理装
置ラックと、入出力ランクと、モニタ装置とを備え、前
記中央処理装置ラックと入出力ラックとを入出力バスに
よって接続したプログラマブルコントローラのモニタ装
置において、前記入出力バスに入出力データをモニタす
るモニタモジュールを接続するとともに、モニタモジュ
ールとモニタ装置とを接続し、モニタモジュールとモニ
タ装置との間で通信を行なうことを特徴とするプログラ
マブルコントローラのモニタ方式である。[Means for Solving the Problems] The present invention includes a central processing unit rack including a central processing unit module, an input/output rank, and a monitor device, and the central processing unit rack and the input/output rack are connected to each other for input/output. In the monitor device of a programmable controller connected by a bus, a monitor module that monitors input/output data on the input/output bus is connected, the monitor module and the monitor device are connected, and communication is established between the monitor module and the monitor device. This is a programmable controller monitoring method characterized by:
［作用］
ＣＰＵの入出力データはいずれもモニタモジュールに一
旦格納され、そのデータがモニタ装置にモニタ要求が出
され次第送られるので、ＣＰＵはモニタ処理を行なわず
に済み、ＣＰＵのラダー解読処理などの処理速度が向上
し、モニタ通信もＣＰＵの空き時間を待つ必要がなく、
処理速度が向上する。[Operation] All input and output data of the CPU is temporarily stored in the monitor module, and the data is sent to the monitor device as soon as a monitor request is issued, so the CPU does not need to perform any monitor processing, and the CPU does not need to perform any processing such as ladder decoding processing. The processing speed has been improved, and there is no need to wait for CPU free time for monitor communication.
Processing speed is improved.
［実施例コ 本発明を図に示す実施例について説明する。[Example code] The present invention will be described with reference to embodiments shown in the drawings.
第１図は本発明の実施例を示すブロック図で、ＣＰＵラ
ック１とＩ１０ラック２との間にＩ１０バス３．３′を
介してモニタモジュール７が設けられており、ＣＰＵモ
ジュール４が行なうＩ１０サービスデータを全てモニタ
モジュール７に一旦蓄え、モニタ装置６の要求するＩ１
０データを出力する。FIG. 1 is a block diagram showing an embodiment of the present invention, in which a monitor module 7 is provided between a CPU rack 1 and an I10 rack 2 via an I10 bus 3.3', and a monitor module 7 is provided between a CPU rack 1 and an I10 rack 2. All service data is temporarily stored in the monitor module 7, and the I1 requested by the monitor device 6 is
Outputs 0 data.
したがって、ＣＰＵラックｌのＣＰＵモジュール４のＩ
１０サービス処理は、モニタモジュール７を介してＩ１
０ラック２の入力モジュール２１および出力モジュール
２２に対して行なわれる。Therefore, I of CPU module 4 of CPU rack l
10 service processing is performed by I1 via monitor module 7.
This is performed for the input module 21 and output module 22 of rack 2.
また、モニタ装置６からのモニタ要求は、モニタモジュ
ール７に対して行なわれる。Further, a monitor request from the monitor device 6 is made to the monitor module 7.
つぎに、モニタモジュール７の構成例を第２図に示す。Next, an example of the configuration of the monitor module 7 is shown in FIG.
Ｉ１０バス３はコネクタ８を介し、データバス９にデー
タとＩ１０選択信号を送るようにしである。データバス
９はコネクタＩＯを介し、Ｉ１０バス３′に接続されて
いるとともに、入力データ用のＦｉＦｏメモリ１１およ
び出力データ用のＦｉＦ。I10 bus 3 is configured to send data and an I10 selection signal to data bus 9 via connector 8. The data bus 9 is connected to the I10 bus 3' via a connector IO, and also includes a FiFo memory 11 for input data and a FiF for output data.
メモリ１２に接続されている。入力データ用ＦｉＦ。It is connected to memory 12. FiF for input data.
メモリ１１および出力データ用ＦｉＦｏメモリ１２から
アドレス・データバス１３が出ており、汎用マイクロプ
ロセッサ（以下ＭＰＵと称する）１４と通信用の集積回
路（以下ＬＳＩと称する）１５とを結ぶアドレス・デー
タバス１６と接続されている。アドレス・データバス１
６には定期的にＭＰＵ１４が入力データ用ＦｉＦｏメモ
リ１１および出力データ用ＦｉＦｏメモリ１２のデータ
を読み出すプログラム用のＲＯＭ１７とＭＰＵ１４が読
み出したデータを格納するワーク用のＲＡＭ１８が接続
されている。通信用ＬＳ１１５はコネクタ１９を介しモ
ニタ装置６に接続されている。An address/data bus 13 comes out from the memory 11 and the output data FiFo memory 12, and connects a general-purpose microprocessor (hereinafter referred to as MPU) 14 and a communication integrated circuit (hereinafter referred to as LSI) 15. 16. Address/data bus 1
6 is connected to a ROM 17 for a program from which the MPU 14 periodically reads data from the FiFo memory 11 for input data and the FiFo memory 12 for output data, and a work RAM 18 for storing data read by the MPU 14. The communication LS 115 is connected to the monitor device 6 via a connector 19.
ここで動作を説明すると、まず、ＣＰＵモ／ニール４か
らＩ１０ラック２の出力モジュール２２に対してデータ
を出力する場合、出力データはＩ１０バス３を介してモ
ニタモジュール７に入り、そのままモニタモジュール７
を通過して■１０バス３°を通り、Ｉ１０ラック２の出
力モジュールに書き込まれる。同時に、Ｉ１０バス３上
のライト信号ＷＲによりモニタモジュール７内のＦｉＦ
。To explain the operation here, first, when data is output from the CPU monitor 4 to the output module 22 of the I10 rack 2, the output data enters the monitor module 7 via the I10 bus 3, and is sent directly to the monitor module 7.
It passes through ■10 bus 3° and is written to the output module of I10 rack 2. At the same time, the write signal WR on the I10 bus 3 causes the FiF in the monitor module 7 to
.
メモリ１２にも書き込まれる。It is also written to the memory 12.
Ｉ１０ラック２の入力モジュール２１からＣＰＵモジュ
ール４ヘデータを入力する場合、このデ−夕は出力デー
タの場合と同様にＩ１０バス３°を介し、モニタモジュ
ール７を通過してＩ１０バス３を介し、ＣＰＵモジュー
ル４に読み込まれる。When inputting data from the input module 21 of the I10 rack 2 to the CPU module 4, this data is transmitted via the I10 bus 3°, through the monitor module 7, via the I10 bus 3, and sent to the CPU as in the case of output data. Loaded into module 4.
同時にこのデータはＩ１０バス３上のリード信号ＲＤに
より、モニタモジュール７内のＦｉＦｏメモリ１１にも
書き込まれる。At the same time, this data is also written to the FiFo memory 11 in the monitor module 7 by the read signal RD on the I10 bus 3.
このようにしてＦｉＦｏメモリＩｔおよび１２に書き込
まれたデータは、定期的にＭＰＵ ｌ ４がＦｉＦｏメ
モリ１１へのリード信号ＲＤにより読み出し、モニタモ
ジュール７のＲＡＭ１８に格納される。そして、モニタ
装置６からのモニタ要求が出されると、ＭＰＵ＋４はＲ
ＡＭ１８からＦｉＦ。The data written in the FiFo memories It and 12 in this manner is periodically read out by the MPU I 4 in response to a read signal RD to the FiFo memory 11, and is stored in the RAM 18 of the monitor module 7. Then, when a monitor request is issued from the monitor device 6, the MPU+4
FiF from AM18.
メモリ１２へのリード信号ＲＤによりデータを読み出し
、通信用ＬＳＩ１５を経由してモニタ装置６に伝送する
。Data is read by the read signal RD to the memory 12 and transmitted to the monitor device 6 via the communication LSI 15.
このように、ＣＰＵの入出力データはいずれもモニタモ
ジュール内に一旦格納され、そのデータがモニタ要求が
出され次第、モニタ装置に送られるので、ＣＰＵはモニ
タ処理を行なわずに済む。In this way, all input/output data of the CPU is temporarily stored in the monitor module, and the data is sent to the monitor device as soon as a monitor request is issued, so the CPU does not need to perform any monitor processing.
［発明の効果コ
以上のように、本発明によれば、ＰＣのＣＰＵはモニタ
処理を行なわずに済み、ＣＰＵのラダー解読処理などの
処理速度が速くなるとともに、モニタ処理はモニタ装置
とモニタモジュールとの間で独立して行なわれるため、
モニタ装置がモニタ要求を出してからの応答が早（なる
などの効果がある。[Effects of the Invention] As described above, according to the present invention, the CPU of the PC does not need to perform monitor processing, the processing speed of the CPU such as ladder decoding processing becomes faster, and the monitor processing is performed by the monitor device and the monitor module. Because it is carried out independently between
This has the effect of making the response faster after the monitor device issues a monitor request.
第１図は本発明の実施例を示すブロック図、第２図はモ
ニタモジュールの構成を示すブロック図、第３図は従来
例を示すブロック図である。
１・・・ＣＰＵラック、２・・・Ｉ１０ラック、３．３
゜・・・Ｉ１０バス、４・・・ＣＰＵモジュール、５・
・・通信モジュール、６・・・モニタ装置、７・・・モ
ニタモジュール、９・・・データバス、１１・・・入力
用ＦｉＦｏメモリ、１２・・・出力用ＦｉＦｏメモリ、
１３．１６・・・アドレス・データバス、１４・・汎用
マイクロプロセッサ（ＭＰＵ） 、ｌ ５・・・通信用
ＬＳＩ、＋７・・プログラム用ＲＯＭ、１８・・・ワー
ク用ＲＡＭ、２１・・・入力モジュール、２２・・出力
モジュール第１図
第３図FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a monitor module, and FIG. 3 is a block diagram showing a conventional example. 1...CPU rack, 2...I10 rack, 3.3
゜...I10 bus, 4...CPU module, 5.
... Communication module, 6... Monitor device, 7... Monitor module, 9... Data bus, 11... FiFo memory for input, 12... FiFo memory for output,
13.16... Address/data bus, 14... General-purpose microprocessor (MPU), l 5... LSI for communication, +7... ROM for program, 18... RAM for work, 21... Input Module, 22... Output module Figure 1 Figure 3
Claims (1)
クと、入出力ラックと、モニタ装置とを備え、前記中央
処理装置ラックと入出力ラックとを入出力バスによって
接続したプログラマブルコントローラのモニタ方式にお
いて、前記入出力バスに入出力データをモニタするモニ
タモジュールを接続するとともに、モニタモジュールと
モニタ装置とを接続し、モニタモジュールとモニタ装置
との間で通信を行なうことを特徴とするプログラマブル
コントローラのモニタ方式。 ２、前記モニタモジュールが、前記入出力バスのライト
信号によりデータを読み込む出力データ用のメモリと、
前記入出力バスのリード信号によりデータを読み込む入
力データ用のメモリと、前記入力データ用メモリおよび
出力データ用メモリのデータをそれぞれ読み込む汎用マ
イクロプロセッサと、プログラム用ＲＯＭと、前記プロ
グラム用ＲＯＭのプログラムにしたがって前記汎用マイ
クロプロセッサが読み出したデータを格納するワーク用
ＲＡＭと、前記ワーク用ＲＡＭに接続されるとともに前
記モニタ装置に接続された通信用集積回路とを備え、前
記モニタ装置からのモニタ要求により、前記汎用マイク
ロプロセッサが前記ワーク用ＲＡＭからデータを前記通
信用集積回路に伝達するようにした請求項１記載のプロ
グラマブルコントローラのモニタ方式。[Claims] 1. A programmable device comprising a central processing unit rack equipped with a central processing unit module, an input/output rack, and a monitor device, and the central processing unit rack and the input/output rack are connected by an input/output bus. The controller monitor method is characterized in that a monitor module for monitoring input/output data is connected to the input/output bus, and a monitor module and a monitor device are connected, and communication is performed between the monitor module and the monitor device. Monitoring method for programmable controllers. 2. An output data memory into which the monitor module reads data in response to a write signal of the input/output bus;
an input data memory that reads data in response to a read signal from the input/output bus, a general-purpose microprocessor that reads data from the input data memory and output data memory, respectively, a program ROM, and a program for the program ROM. Therefore, it is provided with a work RAM for storing data read by the general-purpose microprocessor, and a communication integrated circuit connected to the work RAM and also connected to the monitor device, and in response to a monitor request from the monitor device, 2. The programmable controller monitoring system according to claim 1, wherein said general-purpose microprocessor transmits data from said work RAM to said communication integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11948889A JPH02299004A (en) | 1989-05-12 | 1989-05-12 | Monitor system for programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11948889A JPH02299004A (en) | 1989-05-12 | 1989-05-12 | Monitor system for programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02299004A true JPH02299004A (en) | 1990-12-11 |
Family
ID=14762513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11948889A Pending JPH02299004A (en) | 1989-05-12 | 1989-05-12 | Monitor system for programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02299004A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019020822A (en) * | 2017-07-12 | 2019-02-07 | 株式会社日立産機システム | Programmable controller |
-
1989
- 1989-05-12 JP JP11948889A patent/JPH02299004A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019020822A (en) * | 2017-07-12 | 2019-02-07 | 株式会社日立産機システム | Programmable controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01295355A (en) | Interruption control circuit for multi-master bus | |
| JPH06222810A (en) | Central processing unit for process control system | |
| JPH02299004A (en) | Monitor system for programmable controller | |
| KR100949168B1 (en) | Controller | |
| JPH0254362A (en) | Parallel process computer | |
| KR100253790B1 (en) | Method of interface for controller board in medium and large computer | |
| JP2584903B2 (en) | External device control method | |
| JP3350699B2 (en) | Programmable controller | |
| JPH01126749A (en) | Data control device for peripheral equipment | |
| JP2543887B2 (en) | Line control device | |
| JPH0625932U (en) | CPU board for parallel processing | |
| JPS63163952A (en) | Data transfer system | |
| JPH01184569A (en) | Data transmission equipment | |
| JPH03225551A (en) | Input and output device access control system | |
| JPS62190544A (en) | Higher link unit for programmable controller | |
| JPS62266639A (en) | Interface device for input/output device | |
| JP2000099412A (en) | Device and method for controlling memory | |
| JPH02278452A (en) | Method for controlling buffer memory for transmission | |
| JPH04111149A (en) | Circuit system for dma device | |
| JPH01114959A (en) | Memory data transfer system | |
| JPS6168665A (en) | Input/output controlling device of computer | |
| JPH05233526A (en) | Dma control system | |
| JPS62140156A (en) | Polling system | |
| JPH03189802A (en) | Host link unit for programmable controller | |
| JPH0215749A (en) | System for setting line controlling information for communication control processor |