JPH01126749A - Data control device for peripheral equipment - Google Patents
Data control device for peripheral equipmentInfo
- Publication number
- JPH01126749A JPH01126749A JP28576987A JP28576987A JPH01126749A JP H01126749 A JPH01126749 A JP H01126749A JP 28576987 A JP28576987 A JP 28576987A JP 28576987 A JP28576987 A JP 28576987A JP H01126749 A JPH01126749 A JP H01126749A
- Authority
- JP
- Japan
- Prior art keywords
- data
- peripheral
- peripheral equipment
- peripheral device
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 64
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
乙の発明はホストコンピュータと周辺機器とのデータの
入出力を制御する周辺機器データ制御装置の改良に関す
るものである。[Detailed Description of the Invention] [Industrial Application Field] The invention of B relates to an improvement of a peripheral device data control device that controls data input/output between a host computer and peripheral devices.
第2図は、従来の周辺機器データ制御装置を示す全体構
成図であり、図において、1はホストコンピュータ、1
人は周辺機器データ制御装置、2は周辺機器データ制御
装置IAからホストコンピュータ1ヘデータ及び制御信
号を入出力するPCバス、3はホストコンピュータ1と
外部機器とのインターフェースをとるホストインターフ
ェース制御回路、4はホストコンピュータ1と周辺機器
8・・・8間のデータの入出力を制御するデータ入出力
制御回路、5は周辺機M8とのインターフェースをとる
S CS I (Small Computer Sy
stem Interface)規格のインターフェー
ス制御回路である。FIG. 2 is an overall configuration diagram showing a conventional peripheral device data control device. In the figure, 1 is a host computer;
2 is a peripheral device data control device; 2 is a PC bus for inputting and outputting data and control signals from the peripheral device data control device IA to the host computer 1; 3 is a host interface control circuit that interfaces the host computer 1 with external devices; 4 5 is a data input/output control circuit that controls data input/output between the host computer 1 and the peripheral devices 8...8, and 5 is a small computer system (SCSI) that interfaces with the peripheral device M8.
This is an interface control circuit based on the stem interface (Stem Interface) standard.
周辺機N8には、SC8I規格で制御できるようにする
ためにコント胃−ラ7が付いている。6はSC8Iバス
である。The peripheral device N8 is equipped with a controller 7 so that it can be controlled according to the SC8I standard. 6 is the SC8I bus.
次に動作について説明する。Next, the operation will be explained.
ホストコンピュータ1は特定のコマンドをPCバス2を
介して周辺機器データ制御装置1Aのホストインターフ
ェース制陣回路3に送り、データ入出力制御回路4で5
C8I規格に準じた信号に変換して、インターフェース
制御回路5に転送する。インターフェース制御回路5で
受は取ったコマンドは、5C8Iバス6を介してコント
四−ラフに送られ、コマンドに従ってコントローラ7ば
周辺機N8にデータの入出力を実行させる。この際入出
力されるデータもデータ入出力制卸@踏4で転送先のイ
ンターフェース仕様に変換された形で転送される。The host computer 1 sends a specific command to the host interface control circuit 3 of the peripheral device data control device 1A via the PC bus 2, and the data input/output control circuit 4
The signal is converted into a signal conforming to the C8I standard and transferred to the interface control circuit 5. The commands received by the interface control circuit 5 are sent to the controller via the 5C8I bus 6, and the controller 7 causes the peripheral device N8 to input and output data according to the commands. At this time, the input/output data is also transferred in a form converted to the interface specifications of the transfer destination by the data input/output control wholesaler @step 4.
従来の周辺機器データ制御装置は以上のように構成され
ているので、データ転送速度の遅い周辺機器8に対して
も、ホストコンピュータ1側から要求があるたびごとに
直接周辺機Wj8に対し、データを転送してやらなけれ
ばならず、非常に効率が悪いという問題点があった。Since the conventional peripheral device data control device is configured as described above, data is directly sent to the peripheral device Wj8 every time there is a request from the host computer 1 side, even for the peripheral device 8 with a slow data transfer speed. had to be transferred, which was a problem in that it was extremely inefficient.
この発明は上記のような問題点を解消するためになされ
たもので、周辺機器に入出力するデータを毎回直接周辺
機器をアクセスする乙となしに、高速に処理し得る周辺
機器データ制御装置を得ることを目的とする。This invention was made to solve the above problems, and provides a peripheral device data control device that can process data input and output from peripheral devices at high speed without directly accessing the peripheral devices each time. The purpose is to obtain.
乙の発明に係る周辺機器データ制御装置は、周辺機器に
入出力されるデータをランダムアクセス方式で高速にア
クセスし得る高速記憶素子から成る仮想周辺記憶装置を
備えると共に、該仮想周辺記憶装置をランダムアクセス
制御して該当データを上位計算機と仮想周辺記憶装置で
入出力する仮想記憶装置制御手段を備えたものである。The peripheral device data control device according to the invention of Party B is equipped with a virtual peripheral storage device consisting of a high-speed memory element that can access data input and output from the peripheral device at high speed in a random access method, and the virtual peripheral device is randomly accessed. It is equipped with a virtual storage device control means that controls access and inputs/outputs the corresponding data between the host computer and the virtual peripheral storage device.
乙の発明による周辺機器データ制御装置によれば、仮想
周辺記憶装置に記憶されたデータを仮想記憶制御手段に
よってランダムアクセスし、該当データを上位計算機と
仮想周辺記憶装置間で入出力するため、データを高速に
転送し得る効果がある。According to the peripheral device data control device according to the invention of Party B, the data stored in the virtual peripheral storage device is randomly accessed by the virtual storage control means, and the data is input/output between the host computer and the virtual peripheral storage device. This has the effect of transferring data at high speed.
以下、乙の発明の一実施例を図について説明する。 Hereinafter, one embodiment of the invention of B will be described with reference to the drawings.
第1図において、1〜8は従来装置と同一構成要素であ
る。12(よホストコンピュータ1と周辺機器8との間
で転送処理されるデータを記憶するランダムアクセス方
式の高速メモリディスクであり、仮想周辺記憶装置を構
成している。そして該メモリディスク12ばホストイン
ターフェース制御回路3、データ入出力制御袋M4、及
び内部バス13に接続され、中央処理装置9に処理を委
ねル事によって、周辺機IJiJ8、ホストコンピュー
タ1、メモリディスク12間のデータのやりとりが自由
に処理できるようになっている。10は中央処理装置1
1を制御するためのプログラムが格納されているROM
であり、11はプ四グラム作業時に使用されるデータ領
域を確保するRAMである。In FIG. 1, numerals 1 to 8 are the same components as in the conventional device. 12 (a random-access high-speed memory disk that stores data transferred between the host computer 1 and the peripheral device 8, and constitutes a virtual peripheral storage device). By connecting to the control circuit 3, data input/output control bag M4, and internal bus 13, and entrusting processing to the central processing unit 9, data can be exchanged freely between the peripheral device IJiJ8, the host computer 1, and the memory disk 12. 10 is the central processing unit 1
ROM that stores the program for controlling 1.
11 is a RAM that secures a data area used during program work.
以下、動作について説明する。The operation will be explained below.
周辺機器データ制御装置IAは、ホストコンピュータ1
よりコマンドをホストインターフェース制御回路3を介
して受は取り、そのコマンドがメモリディスク12から
周辺機器8へのデータ転送命令、又は周辺機M8からメ
モリディスク12へのデータ転送命令であった場合、こ
れらのデータ転送コマンドの処理を中央処理装置11へ
委ねるすなわち、ホストコンピュータ1がメモリディス
ク12を必要とする場合、そのデータ転送コマンドを中
央処理装置11にセットすることによってメモリディス
ク12に周辺機器8のデータを転送させ、それをホスト
コンピュータ1にとっての仮想の周辺記憶装置としてラ
ンダムアクセス方式で高速データ授受作業をさせる。The peripheral device data control device IA is the host computer 1
A command is received via the host interface control circuit 3, and if the command is a data transfer instruction from the memory disk 12 to the peripheral device 8 or a data transfer instruction from the peripheral device M8 to the memory disk 12, these commands are In other words, when the host computer 1 requires the memory disk 12, by setting the data transfer command to the central processing unit 11, the processing of the peripheral device 8 is transferred to the memory disk 12. Data is transferred and used as a virtual peripheral storage device for the host computer 1 to perform high-speed data exchange work using a random access method.
又、ホストコンピュータ1にとって、メモリディスク1
2が不必要となった場合、あるいは周辺機器8自体にデ
ータを出力する必要が生じた場合、それに対応するコマ
ンドをセットして、周辺機器8にメモリディスク12の
データを転送させ、通常の周辺機器8としての動作に戻
す。Also, for the host computer 1, the memory disk 1
2 is no longer needed, or when it becomes necessary to output data to the peripheral device 8 itself, set the corresponding command to have the peripheral device 8 transfer the data on the memory disk 12, and then output data to the peripheral device 8 itself. Return to operation as device 8.
又、周辺機58611のインターフェースは5C8Iイ
ンターフエースとなっているので、これに準じたインタ
ーフェースを持つ周辺機器であれば、すべてこの周辺機
器データ制御装置1Aを使用する事ができ、複数異種の
周辺機器を一台の周辺機器データ制御装置に接続して使
用する事も可能となる。In addition, since the interface of the peripheral device 58611 is the 5C8I interface, all peripheral devices that have an interface similar to this can use this peripheral device data control device 1A, and multiple different types of peripheral devices can be used. It is also possible to connect and use a single peripheral device data control device.
なお、上記実施例では、周辺機器側のインターフェース
にSC81インターフエースを使用したものを示したが
、他のインターフェースを使用しても、上記実施例と同
様の効果を奏する。In the above embodiment, the SC81 interface is used as the interface on the peripheral device side, but even if other interfaces are used, the same effects as in the above embodiment can be obtained.
以上のように、この発明によれば、上位計算機で処理す
る周辺機器上のデータをランダムアクセス方式の高速記
憶装置に蓄え、該高速記憶装置を仮想周辺記憶装置とし
て上位計算機との間でデータ転送作業させる構成とした
ため、上位計算機のデータ転送動作及びデータ処理時間
速度が向上するという効果が得られる。As described above, according to the present invention, data on a peripheral device to be processed by a host computer is stored in a random access high-speed storage device, and the data is transferred between the host computer and the high-speed storage device as a virtual peripheral storage device. Since the configuration is such that the data transfer operation and data processing time speed of the host computer are improved.
第1図はこの発明の一実施例による周辺機器データ制御
装置の全体構成図、第2図は従来の周辺機器データ制陣
装置の全体構成図である。
IAは周辺機器データ制御装置、1はホストコンピュー
タ、2はPCバス、3はホストインターフェース制御回
路、4はデータ入出力制御回路、5はインターフェース
制御回路、8は周辺機器、9はRAM、10はROM、
11は中央処理装置、12ばメモリディスク(仮想周辺
記憶装置)。
なお、図中同一符号は同一、又は相当部分を示す。
代理人 大 岩 増 雄(外2名)FIG. 1 is an overall configuration diagram of a peripheral device data control device according to an embodiment of the present invention, and FIG. 2 is an overall configuration diagram of a conventional peripheral device data control device. IA is a peripheral device data control device, 1 is a host computer, 2 is a PC bus, 3 is a host interface control circuit, 4 is a data input/output control circuit, 5 is an interface control circuit, 8 is a peripheral device, 9 is a RAM, 10 is a ROM,
11 is a central processing unit, and 12 is a memory disk (virtual peripheral storage device). Note that the same reference numerals in the figures indicate the same or equivalent parts. Agent Masuo Oiwa (2 others)
Claims (2)
る周辺機器データ制御装置において、上記周辺機器の入
出力データを一時記憶する仮想周辺記憶装置と、該仮想
周辺記憶装置と上記上位計算機間のデータ入出力をラン
ダム・アクセス制御する仮想記憶装置制御手段とを備え
たことを特徴とする周辺機器データ制御装置。(1) In a peripheral device data control device that controls data input/output between a host computer and a peripheral device, a virtual peripheral storage device that temporarily stores input/output data of the peripheral device, and a link between the virtual peripheral storage device and the host computer. A peripheral device data control device comprising virtual storage device control means for random access control of data input/output of the peripheral device.
ス方式の記憶素子から構成されるメモリディスクである
ことを特徴とする特許請求の範囲第(1)項記載の周辺
機器データ制御装置。(2) The peripheral device data control device according to claim (1), wherein the virtual peripheral storage device is a memory disk composed of a high-speed random access type storage element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28576987A JPH01126749A (en) | 1987-11-12 | 1987-11-12 | Data control device for peripheral equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28576987A JPH01126749A (en) | 1987-11-12 | 1987-11-12 | Data control device for peripheral equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01126749A true JPH01126749A (en) | 1989-05-18 |
Family
ID=17695816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28576987A Pending JPH01126749A (en) | 1987-11-12 | 1987-11-12 | Data control device for peripheral equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01126749A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0743687B2 (en) * | 1991-02-19 | 1995-05-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Data storage subsystem |
-
1987
- 1987-11-12 JP JP28576987A patent/JPH01126749A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0743687B2 (en) * | 1991-02-19 | 1995-05-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Data storage subsystem |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01126749A (en) | Data control device for peripheral equipment | |
JPH02128250A (en) | Access control circuit for information processor | |
JP3016788B2 (en) | Device communication / cache matching processing method | |
JP2522412B2 (en) | Communication method between programmable controller and input / output device | |
JP2619385B2 (en) | DMA controller | |
JPS63300346A (en) | Dma control system | |
JPH0736374A (en) | Data link system | |
JP2555580B2 (en) | Storage device control system | |
JPH01114959A (en) | Memory data transfer system | |
JPS6168665A (en) | Input/output controlling device of computer | |
JPS61251943A (en) | Data processor | |
JPH01184569A (en) | Data transmission equipment | |
JPS60136853A (en) | Data transfer system | |
JPH08221106A (en) | Programmable controller | |
JPH01248264A (en) | System for controlling contention of system bus | |
JPS6336401A (en) | Process controller | |
JPH01261763A (en) | Dma transfer control device | |
JPS63103351A (en) | Dma control circuit | |
JPH0342740B2 (en) | ||
JPS63228253A (en) | Interruption processing system | |
JPS6345661A (en) | Buffer memory circuit | |
JPS61163431A (en) | Virtual disc access controller | |
JPS6214866B2 (en) | ||
JPH02299004A (en) | Monitor system for programmable controller | |
JPS63182764A (en) | Memory control system |