JPH02298993A - 画像生成装置 - Google Patents
画像生成装置Info
- Publication number
- JPH02298993A JPH02298993A JP2049121A JP4912190A JPH02298993A JP H02298993 A JPH02298993 A JP H02298993A JP 2049121 A JP2049121 A JP 2049121A JP 4912190 A JP4912190 A JP 4912190A JP H02298993 A JPH02298993 A JP H02298993A
- Authority
- JP
- Japan
- Prior art keywords
- bitmap
- rbb
- image buffer
- image
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000007796 conventional method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 239000013598 vector Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/0062—Handling the output data combining generic and host data, e.g. filling a raster
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、改良型画像生成装置、より詳細には画像生成
装置においてデータを構造化し、操作し、記憶する方法
に関するものである。
装置においてデータを構造化し、操作し、記憶する方法
に関するものである。
発明が解決しようとする課題
画像生成装置は、電子プリンタ、他の視覚表示装置ある
いは伝送装置の構成要素であって、電子プリンタの印字
ヘッド、陰極線管（ＣＲＴ ）画面、ファクシミリ（Ｆ
ＡＸ ’）送信装置あるいは他のラスタ出力装置へ送る
ビットストリーム（２進数字）をラスタ走査方向で生成
するものである。
いは伝送装置の構成要素であって、電子プリンタの印字
ヘッド、陰極線管（ＣＲＴ ）画面、ファクシミリ（Ｆ
ＡＸ ’）送信装置あるいは他のラスタ出力装置へ送る
ビットストリーム（２進数字）をラスタ走査方向で生成
するものである。
画像生成装置は、ビットベクトルと呼ばれるワードを記
憶するため、ランダムアクセスメモリ（ＲＡＭ ）を使
用している。画像生成装置のＲＡＭの２つの基本的部品
はイメージバッファとビットマツプメモリ（共に、この
分野では、さまざまに呼ばれている）である、イメージ
バッファはラスタ出力装置へ送るデータを蓄積する。ビ
ットマツプメモリはビットマツプを記憶する。ビットマ
ップは、文字、数字、句読記号の画像、光学式走査また
はコンピュータで生成された画像、その他のディジタル
画像をマツピングする１ブロツクのビット（または、ビ
ットグループ）である。
憶するため、ランダムアクセスメモリ（ＲＡＭ ）を使
用している。画像生成装置のＲＡＭの２つの基本的部品
はイメージバッファとビットマツプメモリ（共に、この
分野では、さまざまに呼ばれている）である、イメージ
バッファはラスタ出力装置へ送るデータを蓄積する。ビ
ットマツプメモリはビットマツプを記憶する。ビットマ
ップは、文字、数字、句読記号の画像、光学式走査また
はコンピュータで生成された画像、その他のディジタル
画像をマツピングする１ブロツクのビット（または、ビ
ットグループ）である。
画像生成装置は′、ラスタリゼーション、ビットブロッ
ク転送、読出しの３つの処理がらなっている。ラスタリ
ゼーションは、ビットマツプを生成する処理である。ビ
ットブロック転送は、ビットブロックを転送する、より
正確にはビットマツプをイメージバッファヘコピーする
処理である。
ク転送、読出しの３つの処理がらなっている。ラスタリ
ゼーションは、ビットマツプを生成する処理である。ビ
ットブロック転送は、ビットブロックを転送する、より
正確にはビットマツプをイメージバッファヘコピーする
処理である。
読出しは、ＭＭしたデータをイメージバッファからラス
ク出力装置へ伝送する処理である。
ク出力装置へ伝送する処理である。
上記３つの処理は、この分野では標準的なものである（
例えば、＾ｎｄｒｅｗ Ｃ，１ｌｌｉｌｓｏｎ著の“Ｉ
ｓＣｕｓｔｏｍ ＢＩＴＢＬＴ ａ ＲＩＳＣ“、 Ｔ
ｈｅ Ｅｌｅｃｔｒｏｎｉｃ ＳｙｓｔｅｍＤｅｓｉｇ
ｎ Ｍａｇａｚｉｎｅ、Ｓｅｐｔｅｍｂｅｒ １９８８
を参照されたい）。上記の３つの処理には、ハードウェ
アデバイス、ソフトウェアアルゴリズム、またはそれら
の組合せを使用することができる。（ラスタリゼーショ
ンは′通常はソフトウェアであり、読出しは通常はハー
ドウェアである。） ラスタリゼーションはそれほど頻繁に行われないので、
その速度は特に重要でない。視覚表示装置または伝送装
置では、組立て前に、すべてのラスタリゼーションが一
度行われるだけのこともある。その場合には、フォント
は、前もってラスク図形処理が行われ、インストールさ
れる。
例えば、＾ｎｄｒｅｗ Ｃ，１ｌｌｉｌｓｏｎ著の“Ｉ
ｓＣｕｓｔｏｍ ＢＩＴＢＬＴ ａ ＲＩＳＣ“、 Ｔ
ｈｅ Ｅｌｅｃｔｒｏｎｉｃ ＳｙｓｔｅｍＤｅｓｉｇ
ｎ Ｍａｇａｚｉｎｅ、Ｓｅｐｔｅｍｂｅｒ １９８８
を参照されたい）。上記の３つの処理には、ハードウェ
アデバイス、ソフトウェアアルゴリズム、またはそれら
の組合せを使用することができる。（ラスタリゼーショ
ンは′通常はソフトウェアであり、読出しは通常はハー
ドウェアである。） ラスタリゼーションはそれほど頻繁に行われないので、
その速度は特に重要でない。視覚表示装置または伝送装
置では、組立て前に、すべてのラスタリゼーションが一
度行われるだけのこともある。その場合には、フォント
は、前もってラスク図形処理が行われ、インストールさ
れる。
他方、読出し速度は重要であり、またビットブロック転
送速度は特に重要である。−最に、読出しは、印刷（ま
たは表示、または伝送）するたびに各ページについて一
度行われる。また、文字をそれぞれ独立に生成するには
、ビットブロック転送を独立に行う必要であるので、−
ｆｆｉに、各続出しごとに、数千回のビットブロック転
送が行われる。
送速度は特に重要である。−最に、読出しは、印刷（ま
たは表示、または伝送）するたびに各ページについて一
度行われる。また、文字をそれぞれ独立に生成するには
、ビットブロック転送を独立に行う必要であるので、−
ｆｆｉに、各続出しごとに、数千回のビットブロック転
送が行われる。
従来は、イメージバッファのデータをラスク走査順序に
することによって読出しを最適化している。すなわち、
ワード内の連続するビット（または、ビットグループ）
は、ラスク走査順序の連続する画素に対応し、そして連
続するワードは走査線に沿った連続する画素セグメント
に対応している。
することによって読出しを最適化している。すなわち、
ワード内の連続するビット（または、ビットグループ）
は、ラスク走査順序の連続する画素に対応し、そして連
続するワードは走査線に沿った連続する画素セグメント
に対応している。
イメージバッファはＲＡＭの一部であり、従ってワード
はどの順序でアクセスしてもよいから、イメージバッフ
ァのワード順序は重要でないように見えるが、ＲＡＭは
、一連の連続するワードに対し、より高速のバーストア
クセスモードを提供できることが多い。したがって、読
出し速度とビットブロック転送速度は共に、イメージバ
ッファのワード順序によって決まる。
はどの順序でアクセスしてもよいから、イメージバッフ
ァのワード順序は重要でないように見えるが、ＲＡＭは
、一連の連続するワードに対し、より高速のバーストア
クセスモードを提供できることが多い。したがって、読
出し速度とビットブロック転送速度は共に、イメージバ
ッファのワード順序によって決まる。
課題を解決するための手段
本発明は、改良型画像生成装置である。詳しく述べると
、本発明は、ビットブロック転送のときバーストモード
のメモリアクセスを用いるために、画像生成装置におい
てデータを構造化し、操作し、記憶する方法である。本
発明の方′法では、従来の方法と同様に、ワード内の連
続するビット（またはビットグループ）はラスク走査順
序の連続する画素に対応する。しかし、従来の方法と異
なり、連続するワードは連続する走査線セグメントに対
応しておらず、連続する走査線にわたる画素ストリップ
に対応する。ストリップの高さは１ワード当たりのビッ
ト（または、ビットグループプ）の数である。これらの
ストリップは、ビットブロック転送をより高速に行い、
従ってシステムの動作をより高速にするなめに、バース
トモードで、ビットマツプメモリからアライニングハー
ドウェア（一般に、プロセッサレジスタ）へ、そしてイ
メージバッファへ転送される。
、本発明は、ビットブロック転送のときバーストモード
のメモリアクセスを用いるために、画像生成装置におい
てデータを構造化し、操作し、記憶する方法である。本
発明の方′法では、従来の方法と同様に、ワード内の連
続するビット（またはビットグループ）はラスク走査順
序の連続する画素に対応する。しかし、従来の方法と異
なり、連続するワードは連続する走査線セグメントに対
応しておらず、連続する走査線にわたる画素ストリップ
に対応する。ストリップの高さは１ワード当たりのビッ
ト（または、ビットグループプ）の数である。これらの
ストリップは、ビットブロック転送をより高速に行い、
従ってシステムの動作をより高速にするなめに、バース
トモードで、ビットマツプメモリからアライニングハー
ドウェア（一般に、プロセッサレジスタ）へ、そしてイ
メージバッファへ転送される。
実施例
本発明は、改良型画像生成装置である。詳しく述べると
、本発明は、ビットブロック転送のときバーストモード
のメモリアクセスを用いるために、画像生成装置におい
てデータを構造化し、操作し、記憶する方法である。
、本発明は、ビットブロック転送のときバーストモード
のメモリアクセスを用いるために、画像生成装置におい
てデータを構造化し、操作し、記憶する方法である。
画像生成装置は、電子視覚表示装置または伝送装置の構
成要素であり、ラスク出力装置へ送るビットストリーム
（２進数字）をラスク出力順序で生成するものである０
画像生成装置は、ビットベクトルと呼ばれるワードを記
憶するためランダムアクセスメモリ（ＲＡＭ）を使用し
ている。画像生成装置のＲＡＭの２つの基本的部品は、
イメージバッファとビットマツプメモリである。イメー
ジバッファはラスク出力装置へ送るデータを蓄積する。
成要素であり、ラスク出力装置へ送るビットストリーム
（２進数字）をラスク出力順序で生成するものである０
画像生成装置は、ビットベクトルと呼ばれるワードを記
憶するためランダムアクセスメモリ（ＲＡＭ）を使用し
ている。画像生成装置のＲＡＭの２つの基本的部品は、
イメージバッファとビットマツプメモリである。イメー
ジバッファはラスク出力装置へ送るデータを蓄積する。
ビットマツプメモリはビットマツプを記憶する。
ビットマツプは、文字、数字、句読記号の画像、光学式
走査またはコンピュータで生成された画像、その他のデ
ィジタル画像をマツピングする１ブロツクのビット（ま
たはビットグループ）である。
走査またはコンピュータで生成された画像、その他のデ
ィジタル画像をマツピングする１ブロツクのビット（ま
たはビットグループ）である。
画像生成装置は、ラスタリゼーション、ビットブロック
転送、および読出しの３つの処理を行う。ラスタリゼー
ションはビットマツプを生成する処理である。ビットブ
ロック転送はビットマツプをイメージバッファヘコピー
する処理である。
転送、および読出しの３つの処理を行う。ラスタリゼー
ションはビットマツプを生成する処理である。ビットブ
ロック転送はビットマツプをイメージバッファヘコピー
する処理である。
読出しはイメージバッファからラスク出力装置へ蓄積さ
れたデータを送る処理である。
れたデータを送る処理である。
本発明の方法では、従来の方法と同様に、ワード内の連
続するビット（またはビットグループ）はラスク走査順
序の連続する画素に対応する。しかし、従来の方法と異
なり、連続するワードは連続する走査線セグメントに対
応しておらず、連続する走査線にわたる画素ストリップ
に対応する。
続するビット（またはビットグループ）はラスク走査順
序の連続する画素に対応する。しかし、従来の方法と異
なり、連続するワードは連続する走査線セグメントに対
応しておらず、連続する走査線にわたる画素ストリップ
に対応する。
ストリップの高さは１ワード当たりのビット（またはビ
ットグループ）の数である。ビットブロック転送をより
高速に行い、従ってシステムの動作をより高速にするた
めに、これらのストリップは、バーストモードでビット
マツプメモリからアライニングハードウェア（一般に、
プロセッサレジスタ）へ、続いてイメージバッファへ転
送される。
ットグループ）の数である。ビットブロック転送をより
高速に行い、従ってシステムの動作をより高速にするた
めに、これらのストリップは、バーストモードでビット
マツプメモリからアライニングハードウェア（一般に、
プロセッサレジスタ）へ、続いてイメージバッファへ転
送される。
第１Ａ図と第４Ａ図を除くすべての図は、２進デイジタ
ルデータを示す。各ワードは、高さと幅の比が３２で、
１ビツトを表すため暗くされ、左から右へ連続的に増大
するアドレスを有する垂直な長方形として示しである。
ルデータを示す。各ワードは、高さと幅の比が３２で、
１ビツトを表すため暗くされ、左から右へ連続的に増大
するアドレスを有する垂直な長方形として示しである。
もう１つのワードの直ぐ上に示したＲＡＭのワードは、
それより上に、ある（相当大きな）アドレス変位した所
にある。
それより上に、ある（相当大きな）アドレス変位した所
にある。
もし並べて示せば、ワードは連続する。
本発明を理解するには、第１・図、第２図および第３図
に示した従来の方法を理解する必要がある。
に示した従来の方法を理解する必要がある。
第１図は従来のラスタリゼーションを示す。図示した入
力は、文字“Ａ”の輪郭の記述、すなわちストロークの
長さ、ストロークの傾斜すなわち角度、等についての数
値による記述である。直接示せば、単にこれらの数字の
表になるが、第１Ａ図に、その概念を記号で示す。第１
Ｃ図に、ラスク図形処理されたバージョン（ビットマツ
プ）を示す。
力は、文字“Ａ”の輪郭の記述、すなわちストロークの
長さ、ストロークの傾斜すなわち角度、等についての数
値による記述である。直接示せば、単にこれらの数字の
表になるが、第１Ａ図に、その概念を記号で示す。第１
Ｃ図に、ラスク図形処理されたバージョン（ビットマツ
プ）を示す。
第２の処理は、ビットブロック転送、より正確には、多
数のビットブロック転送である。イメージバッファがい
つでも読出しできるようになる前に、多数の、通常は数
千のビットブロック転送が行われる。
数のビットブロック転送である。イメージバッファがい
つでも読出しできるようになる前に、多数の、通常は数
千のビットブロック転送が行われる。
第２図は、従来の１ビツトブロツク転送の１ステツプを
示す、ビットマツプメモリの２つのワード（第２Ａ図）
は、次のやり方で、シフトされ、コピーされてイメージ
バッファの３つのワード（第２Ｃ図）になる。すなわち
、最初に、ビットマツプの垂直スライスの最初の３２ビ
ツトがレジスタＲ２にコピーされ（矢印１）、次に空の
レジスタＲ１と結合され、ダブルシフト抽出操作（矢印
２）されてレジスタＲ５に入れられ、その後イメージバ
ッファに記憶される（矢印３）。続いて、ビットマツプ
の垂直スライスの次の（図示ケースでは、最後の）３２
ビツトがレジスタＲ３にコピーされ（矢印４）、次にレ
ジスタＲ２と結合され、ダブルシフト抽出操作（矢印５
）されてレジスタＲ６に入れられ、その後イメージバッ
ファに記憶される（矢印６）。次に、空のレジスタＲ４
とレジスタＲ３が結合され、ダブルシフト抽出操作（矢
印７）されてレジスタＲ７に入れられ（矢印７）、その
後イメージバッファに記憶される（矢印８）。この全ス
テップがビットマツプの多数の垂直スライス（図示ケー
スでは、４９スライス）について繰り返されて、１ビツ
トブロツク転送が完了する。
示す、ビットマツプメモリの２つのワード（第２Ａ図）
は、次のやり方で、シフトされ、コピーされてイメージ
バッファの３つのワード（第２Ｃ図）になる。すなわち
、最初に、ビットマツプの垂直スライスの最初の３２ビ
ツトがレジスタＲ２にコピーされ（矢印１）、次に空の
レジスタＲ１と結合され、ダブルシフト抽出操作（矢印
２）されてレジスタＲ５に入れられ、その後イメージバ
ッファに記憶される（矢印３）。続いて、ビットマツプ
の垂直スライスの次の（図示ケースでは、最後の）３２
ビツトがレジスタＲ３にコピーされ（矢印４）、次にレ
ジスタＲ２と結合され、ダブルシフト抽出操作（矢印５
）されてレジスタＲ６に入れられ、その後イメージバッ
ファに記憶される（矢印６）。次に、空のレジスタＲ４
とレジスタＲ３が結合され、ダブルシフト抽出操作（矢
印７）されてレジスタＲ７に入れられ（矢印７）、その
後イメージバッファに記憶される（矢印８）。この全ス
テップがビットマツプの多数の垂直スライス（図示ケー
スでは、４９スライス）について繰り返されて、１ビツ
トブロツク転送が完了する。
すべてのビットブロック転送が完了した後、ベージ（ま
たは他の表示または伝送）の読出しが始まる。第３図は
、従来の読°出しの一部を示す。イメージバッファメモ
リの４つの連続する（左から右へ）ワード（第３Ａ図）
が、ある、走査線の−部（第３Ｂ図）として転送される
（矢印１．２．３゜４）、イメージバッファのすべての
ワードは連続して転送される。（ワードは連続して転送
されるので、バーストアクセスを使用することができる
。）第４図、第５図および第６図に、本発明の方法を示
す。第４図は本発明のラスタリゼーションを示す。図示
した入力は、第１Ａ図と同じ文字“ｌ Ａ ｌ＋の輪郭
の記述である。第４Ｃ図に、ラスク図形処理されたバー
ジョン（ビットマツプ）を示す、このビットマツプは、
第１Ｃ図と同じデータを有するが、異なるやり方で編成
される。すなわち、最初のワードは同じであり、第１Ｃ
図の第２ワードは第４Ｃ図の第２の半分の最初のワード
であり、第１Ｃ図の第３ワードは第４Ｃ図の第２ワード
であり、以下同様である。
たは他の表示または伝送）の読出しが始まる。第３図は
、従来の読°出しの一部を示す。イメージバッファメモ
リの４つの連続する（左から右へ）ワード（第３Ａ図）
が、ある、走査線の−部（第３Ｂ図）として転送される
（矢印１．２．３゜４）、イメージバッファのすべての
ワードは連続して転送される。（ワードは連続して転送
されるので、バーストアクセスを使用することができる
。）第４図、第５図および第６図に、本発明の方法を示
す。第４図は本発明のラスタリゼーションを示す。図示
した入力は、第１Ａ図と同じ文字“ｌ Ａ ｌ＋の輪郭
の記述である。第４Ｃ図に、ラスク図形処理されたバー
ジョン（ビットマツプ）を示す、このビットマツプは、
第１Ｃ図と同じデータを有するが、異なるやり方で編成
される。すなわち、最初のワードは同じであり、第１Ｃ
図の第２ワードは第４Ｃ図の第２の半分の最初のワード
であり、第１Ｃ図の第３ワードは第４Ｃ図の第２ワード
であり、以下同様である。
第２の処理は、イメージバッファの読出しの準備が完了
するまでの多数のビットブロック転送である。第５図は
本発明のビットブロック転送の１ステツプを示す。すな
わち、ビットマツプメモリの２つの３２ワードセル（第
５Ａ図）は、次のように、シフトされ、コピーされてイ
メージバッファの３つの３２ワードセル（第５Ｃ図）に
なる。最初に、ビットマツプの３２垂直スライスの３２
ビツト°がレジスタブロックＢ２にバーストコピーされ
（矢印１）、次に空のレジスタブロックＢ１と結合され
、３２ダブルシフト抽出操作（矢印２）されてレジスタ
ブロックＢＳに入れられ、その後イメージバッファにバ
ースト記憶される（矢印３）。続いて、ビットマツプの
同じ３２垂直スライスの次の（図示ケースでは、最後の
）３２ビツトがレジスタブロックＢ３にバーストコピー
され（矢印４）、次にレジスタブロックＢ２と結合され
、３２ダブルシフト抽出操作（矢印５）されてレジスタ
プロ・ンクＢ６に入れられ、その後イメージバッファに
バースト記憶される（矢印６）。次に、空のレジスタブ
ロックＢ４とレジスタブロックＲ３が結合され、３２ダ
ブルシフト抽出操作（矢印７）されてレジスタブロック
Ｂ７に入れられ、その後イメージバッファにバースト記
憶される（矢印８）。この全ステップが垂直スライスの
他のブロック（図示ケースでは、１７スライスの１以上
のブロック）について繰り返されて、１ビツトブロツク
転送が完了する。
するまでの多数のビットブロック転送である。第５図は
本発明のビットブロック転送の１ステツプを示す。すな
わち、ビットマツプメモリの２つの３２ワードセル（第
５Ａ図）は、次のように、シフトされ、コピーされてイ
メージバッファの３つの３２ワードセル（第５Ｃ図）に
なる。最初に、ビットマツプの３２垂直スライスの３２
ビツト°がレジスタブロックＢ２にバーストコピーされ
（矢印１）、次に空のレジスタブロックＢ１と結合され
、３２ダブルシフト抽出操作（矢印２）されてレジスタ
ブロックＢＳに入れられ、その後イメージバッファにバ
ースト記憶される（矢印３）。続いて、ビットマツプの
同じ３２垂直スライスの次の（図示ケースでは、最後の
）３２ビツトがレジスタブロックＢ３にバーストコピー
され（矢印４）、次にレジスタブロックＢ２と結合され
、３２ダブルシフト抽出操作（矢印５）されてレジスタ
プロ・ンクＢ６に入れられ、その後イメージバッファに
バースト記憶される（矢印６）。次に、空のレジスタブ
ロックＢ４とレジスタブロックＲ３が結合され、３２ダ
ブルシフト抽出操作（矢印７）されてレジスタブロック
Ｂ７に入れられ、その後イメージバッファにバースト記
憶される（矢印８）。この全ステップが垂直スライスの
他のブロック（図示ケースでは、１７スライスの１以上
のブロック）について繰り返されて、１ビツトブロツク
転送が完了する。
ページ（または他の表示）の読出しは、すべてのビット
ブロック転送が完了するまで始まらない。
ブロック転送が完了するまで始まらない。
第６図に、本発明の読出しの一部を示す。すなわち、イ
メージバッファメモリ（第６Ａ図）の４つの不連続の、
実際に、大きく離れた（下から上へ）ワードは、ある走
査線（第６Ｂ図、第３Ｂ図と同じ）の一部として転送さ
れる（矢印１，２，３．４）。
メージバッファメモリ（第６Ａ図）の４つの不連続の、
実際に、大きく離れた（下から上へ）ワードは、ある走
査線（第６Ｂ図、第３Ｂ図と同じ）の一部として転送さ
れる（矢印１，２，３．４）。
イメージバッファ全体の伝送が終わるまで、ワードは、
この順序で伝送される。
この順序で伝送される。
以上、特定の実施例について発明を説明したが、発明の
精神および発明の範囲の中で、さまざまな変更をなすこ
とができ、またその要素を均等物で代替できることは理
解されるであろう、さらに、発明の基本原理に包含され
る多くの修正をなすことができるであろう。
精神および発明の範囲の中で、さまざまな変更をなすこ
とができ、またその要素を均等物で代替できることは理
解されるであろう、さらに、発明の基本原理に包含され
る多くの修正をなすことができるであろう。
第１Ａ図は、文字“Ａ”の輪郭記述を記号で表した図、
第１Ｂ図は、ラスク図形処理における概念段階を記号で
表した図、 第１Ｃ図は、従来のビットマツプメモリ内のビットマツ
プ、 第２Ａ図は、従来のビットマツプメモリ内のビットマツ
プ（第１Ｃ図と同じ）、 第２Ｂ図は、従来のアライニングハードウェア（プロセ
ッサレジスタ）、 第２Ｃ図は、従来のイメージバッファのセグメント、 第３Ａ図は、従来のイメージバッファのセグメント（第
２Ｃ図と同じ）、 第３Ｂ図は、従来のラスク出力装置へのラスク走査順デ
ータストリームの１走査線の一部分、第４Ａ図は、文字
“Ａ ”の輪郭記述を記号で表した図（第１Ｃ図と同じ
）、 第４Ｂ図は、ラスク図形処理における概念段階を記号で
表した図、 第４Ｃ図は、ビットマツプメモリ内のビットマップ、 第５Ａ図は、本発明の文字のビットマツプく第４Ｂ図と
同じ）、 第５Ｂ図は、使用したアライニングハードウェア（３２
個のプロセッサレジスタのブロック）、第５Ｃ図は、イ
メージバッファの３つのセグメント、 第６Ａ図は、イメージバッファの４つのセグメント（第
５Ｃ図に類似している）、および第６Ｂ図は、ラスク出
力装置へのラスク走査順データストリームの１走査線の
一部分を示す図である。 符号の説明 Ｒ１−Ｒ７・・・レジスタ、８１〜Ｂ７・・・レジスタ
ブロック。 ＦＩＧ、 ７（
表した図、 第１Ｃ図は、従来のビットマツプメモリ内のビットマツ
プ、 第２Ａ図は、従来のビットマツプメモリ内のビットマツ
プ（第１Ｃ図と同じ）、 第２Ｂ図は、従来のアライニングハードウェア（プロセ
ッサレジスタ）、 第２Ｃ図は、従来のイメージバッファのセグメント、 第３Ａ図は、従来のイメージバッファのセグメント（第
２Ｃ図と同じ）、 第３Ｂ図は、従来のラスク出力装置へのラスク走査順デ
ータストリームの１走査線の一部分、第４Ａ図は、文字
“Ａ ”の輪郭記述を記号で表した図（第１Ｃ図と同じ
）、 第４Ｂ図は、ラスク図形処理における概念段階を記号で
表した図、 第４Ｃ図は、ビットマツプメモリ内のビットマップ、 第５Ａ図は、本発明の文字のビットマツプく第４Ｂ図と
同じ）、 第５Ｂ図は、使用したアライニングハードウェア（３２
個のプロセッサレジスタのブロック）、第５Ｃ図は、イ
メージバッファの３つのセグメント、 第６Ａ図は、イメージバッファの４つのセグメント（第
５Ｃ図に類似している）、および第６Ｂ図は、ラスク出
力装置へのラスク走査順データストリームの１走査線の
一部分を示す図である。 符号の説明 Ｒ１−Ｒ７・・・レジスタ、８１〜Ｂ７・・・レジスタ
ブロック。 ＦＩＧ、 ７（
Claims (1)
- （１）高さ（ラスタ走査方向に沿って）がｍ画素、幅（
ラスタ走査方向に直角に）がｎ画素のイメージに対応す
る、１ビットグループがｉビット、１ワードがｊビット
グループから成るビットマップであって、 高さがｊ画素、長さがｎ画素の前記イメージの１ストリ
ップに対応するｎワードの配列、および 高さがｊ画素で長さがｎ画素の前記イメージの連続する
ストリップに対応する各ｎワードの次に続く（ｋ−１）
個の配列から成り、前記配列法はビットブロック転送に
バーストアクセスを容易に使用できるように構成されて
おり、ｍはｊの倍数であり、ｋ＝ｍ／ｊであることを特
徴とするビットマップ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31945489A | 1989-03-06 | 1989-03-06 | |
| US319454 | 1989-03-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02298993A true JPH02298993A (ja) | 1990-12-11 |
Family
ID=23242303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049121A Pending JPH02298993A (ja) | 1989-03-06 | 1990-02-28 | 画像生成装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0392655A3 (ja) |
| JP (1) | JPH02298993A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3087783B2 (ja) * | 1991-11-15 | 2000-09-11 | セイコーエプソン株式会社 | シリアルプリンタ用文字パターン発生方法、及び装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4716554A (en) * | 1985-05-02 | 1987-12-29 | Sparton Corporation | Tapered wiring harness |
| US4893257A (en) * | 1986-11-10 | 1990-01-09 | International Business Machines Corporation | Multidirectional scan and print capability |
-
1990
- 1990-02-28 JP JP2049121A patent/JPH02298993A/ja active Pending
- 1990-03-01 EP EP19900302206 patent/EP0392655A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0392655A2 (en) | 1990-10-17 |
| EP0392655A3 (en) | 1992-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876600A (en) | Method and device for representing a composite image on a screen of a screen device | |
| US6064397A (en) | Method for creating multiple documents having identical background regions and page specific image regions | |
| US7593600B2 (en) | Black white image scaling for optical character recognition | |
| SE458401B (sv) | Datadisplaysystem innefattande en central behandlingsenhet samt en displayanordning varigenom bilder uppdateras vaesentligen oberoende av de perioder daa bildfaeltsbuffertanordningar uppfriskar displayen | |
| EP0438038B1 (en) | Graphics processor | |
| US5867612A (en) | Method and apparatus for the fast scaling of an image | |
| JPS63178287A (ja) | 表示装置 | |
| US5889893A (en) | Method and apparatus for the fast rotation of an image | |
| US5670982A (en) | System for fast 90-degree rotation of bi-level images | |
| JPH02298993A (ja) | 画像生成装置 | |
| JP2817771B2 (ja) | 画像データ回転方法およびシステム | |
| JPH09171564A (ja) | 描画装置 | |
| CN102682419B (zh) | 用于向量图形的动态线段对照表产生方法及装置 | |
| JPS6292080A (ja) | 文字パターン認識修正装置 | |
| JPH01100590A (ja) | 表示制御方式 | |
| JP3359361B2 (ja) | 拡大印刷装置 | |
| JPH06175637A (ja) | 文字の生成方法 | |
| JP2007081939A (ja) | データ平滑化回路 | |
| JPH0589238A (ja) | 画像処理装置、画像縮小方法、及び画像処理方法 | |
| JP2667958B2 (ja) | 文字パターン認識修正装置 | |
| JPH0750512B2 (ja) | 画像処理装置 | |
| JPH0573693A (ja) | 輪郭塗り潰し方式 | |
| JPS622367A (ja) | 画素数変換方式 | |
| JPH0916147A (ja) | 文字処理装置および方法 | |
| JPH05158456A (ja) | 文字表示エミュレ−ション方法 |