JPH02297965A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02297965A
JPH02297965A JP11742989A JP11742989A JPH02297965A JP H02297965 A JPH02297965 A JP H02297965A JP 11742989 A JP11742989 A JP 11742989A JP 11742989 A JP11742989 A JP 11742989A JP H02297965 A JPH02297965 A JP H02297965A
Authority
JP
Japan
Prior art keywords
barrier
layer
electrode
thin layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11742989A
Other languages
English (en)
Other versions
JPH0574231B2 (ja
Inventor
Koji Otsuka
康二 大塚
Hideyuki Ichinosawa
市野沢 秀幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP11742989A priority Critical patent/JPH02297965A/ja
Publication of JPH02297965A publication Critical patent/JPH02297965A/ja
Publication of JPH0574231B2 publication Critical patent/JPH0574231B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産!上立■工公互 本発明は半導体装置に関し、詳細には整流障壁(pn接
合又はショットキ障壁)が高耐圧化された半導体装置に
関する。
来 術 び−口の ゛すべき課 pn接合(p i n接合を含む)やショットキ障壁(
ショットキバリア)では、これらの周辺部分における耐
圧(以下、周辺耐圧と言う)が、これらの中央部での耐
圧(以下5バルク耐圧と言う)に比べて低下する傾向が
著しく、高耐圧化が回置であるという問題を有する。
この問題を解決するため、フィールドプレートを設けた
構造、ガードリングを設けた構造またはこれらの組合せ
構造が広(使われている。しかしながら、上記の構造で
は、十分な高耐圧効果が得られないのが実情である。
そこで、本発明の目的は、上記問題を解決し、高耐圧化
効果が大きく、かつ高耐圧化を確実に達成することがで
きる構造を提供することにある。
を  するための 本発明による半導体装置は、半導体領域と、電極を備え
て前記半導体領域との間に整流障壁を形成するように前
記半導体領域に隣接して形成された整流障壁形成手段と
、前記半導体領域に隣接して形成されたトンネル障壁層
と、前記半導体領域に前記トンネル障壁層を介して隣接
し且つ前記電極と電気的に接続された薄層とを有する。
前記トンネル障壁層は10Å〜200人の厚さを有し且
つ前記半導体領域との間に0.3eV以上の高さを有す
る電位障壁を形成し、前記薄層は10KΩ/□以上のシ
ート抵抗を有する抵抗層である。前記整流障壁に逆電圧
を印加したときに前記トンネル障壁層を通って前記半導
体領域と前記薄層の間に流れる量子力学的なトンネル効
果に基づくトンネル電流によって前記薄層の前記整流障
壁に近い側の端部と前記整流障壁から遠い側の端部との
間に電位差が生じる。
電流障壁形成手段の一つは、半導体領域との間にpn接
合を形成するように半導体領域と反対の導電型を有し、
かつ半導体領域よりも低い抵抗率を有している反対導電
型半導体領域と、この反対導電型半導体領域上に形成さ
れたオーミック電極から成る。また、前記電流障壁形成
手段の他の一つは、半導体領域との間にショットキバリ
アを形成するバリア電極である。
生−一且 本願発明によれば、整流障壁に逆電圧が印加されたとき
、整流障壁を通る微少な漏れ電流が流れるとともに、半
導体領域と薄層との間にもi・ンネル障壁膜を介して量
子力学的なトンネル効果に基づく微少なトンネル電流が
流れる。整流障壁に逆電圧を印加すると、薄層には上記
トンネル電流に基づいて横方向に電位勾配が生じ、薄層
は半導体領域に対して導体性のフィールドプレートより
も電界集中緩和効果の大きい高抵抗性フィールドブ、レ
ートとして作用する。したがって、整流障壁に逆電圧を
印加したときに整流障壁から広がる空乏層は上記高抵抗
性フィールドプレートの効果によって電界集中を良好に
緩和する滑らかな空乏層に形成される。結果として、整
流障壁の周辺部分での電界集中が大幅に緩和される。
失−1−匠 本発明の一実施例に係るショットキバリアダイオードと
その製造方法について第1図を参照して以下に説明する
第1図(A)に示すショットキバリアダイオードを製作
する際には、まず、第1図(B)に示すようにGaAs
から成るn中型領域(2)の上に、GaAsのエピタキ
シャル成長法により高抵抗のn型領域(3)を形成した
半導体基板(1)を用意する。n型領域(3)の不純物
濃度は約1.8×10”am−”、厚さは約1!5μm
である。
次に、上記n型領域(3)の上面全域にTa(タンタル
)の薄層即ちTa薄層を真空蒸着で形成する。続いて、
半導体基板(1)に空気中で300℃、5〜30分間の
熱処理を施す。これにより、上記Ta薄層は熱酸化され
、第1図(C)に示すように、n型領域(3)の上面全
域にTaの酸化物から成る薄層、即ちTa酸化物薄層(
4)が形成される。Ta酸化物薄層(4)は絶縁物薄層
と言える薄層である。
Ta酸化物薄層(4)は、厚さが約50人の極薄の膜で
ある。Ta酸化物薄層(4)は、本発明に基づくトンネ
ル障壁膜として機能する。このことについては後で説明
する。
次に、Ta酸化物薄層(4)の素子中央部分をエツチン
グ除去して、Ta酸化物薄層(4)に開口(5)を形成
する。続いて、半導体基板(1)の上面全域にAl(ア
ルミニウム)層を真空蒸着して、この蒸着層の周辺部を
第1図CD)に示すようにエツチング除去する。A1層
は、開口(5)を通じてn型領域(3)に隣接し、n型
領域(3)との界面にショットキバリア(7)を形成す
るので、以下、このA1層をバリア電極(6)と言う。
バリア電極(6)の厚さは約2μmとなっている。
また、半導体基板(1)の下面全域にAu(金)−Go
(ゲルマニュウム)合金とAuと番連続的に真空蒸着し
てオーミック電極(8)を形成する。
次に、半導体基板(1)の上面全域に錫を添加した酸化
インジウムを真空蒸着して、錫のドープされた酸化イン
ジウム層〔以下、I T O(indiumtin o
xide)膜という〕を形成する。続いて、Ar(アル
ゴン)雰囲気中にて半導体基板(1)と350℃、10
分間の熱処理を施した後、上記蒸着層の素子中央部と素
子周辺部をエツチング除去して第1図(E)に示すIT
O層(9)として薄層を形成する。ITO層(9)はバ
リア電極(6)よりも十分に大きい約10MΩのシート
抵抗を有する抵抗層となっている。ITO層(9)はそ
の内周側においてバリア電極(6)に隣接し且つ電気的
に接続されている。ITO層(6)はTa酸化物薄層(
4)の上面に延在しており、n型領域(3)とTa酸化
物薄層(4)を介して隣接する。
平面的に見て、ITO層(9)はショットキバリア(7
)を包囲するように閉環状に形成される。
次に、半導体基板(1)の上面全域にプラズマCVD 
(Chemical Vapor Dapositio
n)法または光CVD法によってによってシリコン酸化
膜を形成する。続いて、このシリコン酸化膜の素子中央
部をエツチング除去して、第1図(F)に示すように、
開口(10)を有するシリコン酸化膜(11)を形成す
る。更に、半導体基板(1)の上面にTi (チタン)
とA1を連続して真空蒸着し、この蒸着層の素子周辺側
をエツチング除去して第1図(A)に示すような外部接
続用の電極(12)を形成する。電極(12)はシリコ
ン酸化膜(11)の開口(10)を通じてバリア電極(
6)と電気的に接続されている。なお、電極(12)の
周辺部はバリア電極(6)の周端部よりも外側に位置し
ている。電極(12)のバリア電極(6)の外周端より
も外側に延在した部分は補助的なフィールドプレートと
して機能する。
こうして製作されたショットキバリアダイオードによれ
ば、高耐圧化が高い歩留りで得られるし、高速転流時(
順方向バイアスから逆方向バイアスに高速に切りかえた
時)においても定常時の耐圧、即ち、直流電圧印加時の
耐圧(以下、直流耐圧と言う)と同等な耐圧特性が得ら
れる。
高耐圧化が達成されるのは、ITO層(9)がn型領域
(3)に対して高抵抗性のフィールドプレートとして作
用し、ショットキバリア(7)の周辺部における電界集
中を有効に緩和することによる。以下、これについて詳
述する。n型領域(3)とITo層(9)との間に配置
されたTa酸化物薄層(4)は絶縁物であり、n型領域
(3)及びITO層(9)に対して障壁の高い電位障壁
を形成する。ここで、Ta酸化膜薄層(4)は厚さ50
人の極薄の膜であるから、上記電位障壁はその障壁の厚
さが十分に小さく、トンネル障壁となる。したがって、
ショットキバリア(7)に逆電圧を印加すると、ショッ
トキバリア(7)を通じて微少な漏れ電流が流れるとと
もに、n型領域(3)とITO層(9)の間にもTa酸
化物薄層(4)を介して量子力学的なトンネル効果に基
づいて逆方向トンネル電流が流れる。ここで、逆電圧は
アノードを構成する電極(12)とカソードを構成する
オーミック電極(8)に接続され、■To層(9)には
直接に接続されていない、したがって、ITO層(9)
に流れる上記のトンネル電流は電極(12)に流れ込む
。ITO層(9)は高抵抗層であるから、この微少なI
−ンネル電流に基づいて横方向に電位勾配が形成される
。つまり、ITO層(9)の電位分布は、ショットキバ
リア(7)側で電位が低く、ショットキバリア(7)か
ら遠ざかるにつれて電位が高くなる。このため、ショッ
トキバリア(7)から伸びる空乏層は、ITO層(9)
の抵抗性フィールドプレートの作用によって、ショット
キバリア(7)の周端部からITO層(9)の先端側i
こ向かうにつれてその広がりが徐々に小さく形成される
。結果として、電界集中を良好に緩和する滑らかな空乏
層が形成される。これにより、バリア電極(7)の周端
部近傍に生じる電界集中が有効に緩和されて、ショット
キバリア(7)の周辺耐圧が向上する。
なお、ITO層(9)の代わりに導体のフィールドプレ
ートを形成した場合には、このフィールドプレートに横
方向の電位勾配が生じないために、電界集中を良好に緩
和する空乏層を形成することはできない。
更に、本実施例のショットキバリアダイオードでは、前
述のように電極(12)のバリア電極(7)から外側に
延びた部分が補助的フィールドプレート(第2のフィー
ルドプレート)として作用し、高速転流時における耐圧
(以下、高速耐圧という)を向上できる。即ち、高速転
流時において、ITOM(9)は、その下方のTa酸化
物薄層(4)及びn型領域(3)と相俟って抵抗と容量
から構成される分布定数回路(または集中定数回路)を
形成すると考えられる。このため、高速転流時において
は、ITOM(9)の電位分布が上記分布定数回路の時
定数をもって形成される。
即ち、ITOM(9)の電位分布が印加された逆電圧に
対応した電位分布となるまでに時間的な遅れが生じる。
したがって、高速転流時はITOM(9)に基づくフィ
ールドプレート効果が良好に作用し戴く、ショットキバ
リア(7)から延びる空乏層が電界集中を緩和する空乏
層、即ち印加された逆電圧に対応した空乏層となるまで
に時間がかかる。したがって、高速転流時では定常時に
比べてアバランシェ降伏が起こり易い状態にある。
結果として、第2のフィールドプレートがない場合の高
速耐圧は、直流耐圧よりも低下し易い。本実施例のショ
ットキバリアダイオードによれば、第2のフィールドプ
レートとその下方のシリコン酸化膜(11)、ITOM
(9) 、Ta酸化物薄層(4)及びn型領域(3)と
が相俟って形成する分布定数回路の時定数が無視できる
程度に小さいから、高速転流時には、第2のフィールド
プレートに基づく空乏層が応答性良く形成され、この空
乏層によって電界集中を良好に緩和することができる。
したがって、高速転流時においても定常時とほぼ等しい
耐圧を得ることができる。高速転流時から定常時に近づ
くにつれて、ITOM(9)には印加された逆電圧に対
応した電位分布が形成され、この電位分布に基づいて広
がる空乏層によって電界集中が良好に緩和される。なお
、直流耐圧は第2のフィールドプレートの有無では耐圧
レベルに差異が認められない。したがって、定常時では
、ITOM(9)によるフィールドプレート効果が強力
であり、第2のフィールドプレートの作用はITOM(
9)にシールドされることもあって弱いものと考えられ
るゆ 以上のように本実施例のショットキバリアダイオードに
よれば、高耐圧が高い歩留まりで得られ、かつ耐圧特性
が安定であり、且つG a A sショットキバリアダ
イオードの特徴である高周波動作が大電流・高耐圧の条
件の下で余裕をもって可能となる。
鷹−」〔−佐 本発明は以下の変形例が可能である。
(1)トンネル障壁膜はTa酸化物薄層(4)に限られ
ない。例えば、シリコン酸化膜等の絶縁膜やバンドギャ
ップの大きい半導体等から形成されていてもよい、また
、トンネル障壁膜は量子力学的なトンネル効果が良好に
生じるように、その厚さを10Å〜200人、望ましく
は30Å〜100人に形成すべきである。
(2)  薄層はITOM(9)に限られない1例えば
、Ta (タンタル)等の金属層やInP (燐化イン
ジウム)、In5b(アンチモン化インジウム)1.I
nGaAs (砒化インジウム−ガリウム)、InGa
P (燐化インジウム−ガリウム)等の化合物半導体や
シリコン半導体等であってもよい。なお、薄層は電界集
中を良好に緩和する空乏層が形成されるように10KΩ
/□以上とする。
(3)   ITOM(9)のショットキバリア(7)
に近い側の端部とショットキバリア(10)から遠い側
の端部との間の電位差は、実用的には降伏電圧印加時に
おいて降伏電圧の1/4以上、望ましくは1/2以上と
するのがよい、即ち、この程度の電位差が生じるように
、ITOM(9)のシート抵抗、長さ、Ta酸化物薄層
(4)の厚さ等を設定すべきである。
(4)  半導体基板(1)はG a A s以外にも
AIGaAs(砒化アルミニウムーガリウム) 、Ga
P(燐化ガリウム) 、InP (燐化インジウム)等
の■〜■族化合物半導体、他の化合物半導体、更にはシ
リコン半導体であってもよい。
(5)  集積回路中に形成した半導体装置にも適用で
きる。
(6)  第2のフィールドプレートは抵抗体から成る
フィールドプレート、いわゆる抵抗性フィールドプレー
トとしてもよい。第2のフィールドプレートを抵抗性フ
ィードプレートとした場合、高速転流時の変位電流に基
づいて横方向に電位勾配が生じる。この結果、第2のフ
ィールドプレートの外周端での電界集中が緩和されて、
高速耐圧が直流耐圧レベルに安定して得られる。
(7)  Pn接合ダイオードに適用して、Pn接合の
周辺耐圧を向上させた構造としてもよい。
(8)トンネル障壁層が半導体領域に対して形成する電
位障壁の高さは逆方向漏れ電流が素子特性上多すぎない
ように0.3eV以上とする。
l胛ユ立来 以上のように、本発明によれば、高耐圧の半導体装置を
実現できる。しかも、高耐圧化効果を比較的大きくかつ
確実に得ることが可能である。
【図面の簡単な説明】
第1図は本発明の実施例を示すショットキバリアダイオ
ードの製造工程を示し、第1図(A)は製造されたショ
ットキバリアダイオードの断面図。 第1図CB)は半導体基板の断面図、第1図(C)はT
a酸化物薄層を形成した半導体基板の断面図、第1図(
D)はTa酸化物薄層の一部を除去してバリア電極を形
成した半導体基板の断面図、第1図(E)は更にITO
層を形成した半導体基板の断面図、第1図(F)はIT
O層の上にシリコン酸化膜を形成した半導体基板の断面
図である。 (1)、、半導体基板、(2)、、n中型領域、(3)
、、n型領域(半導体領域)、(4)、。 Ta酸化物薄ps(トンネル障壁層)、(6)、。 バリア電極(整流障壁形成手段)、(7)、。ショット
キバリア(整流障壁)、(9)、、ITO層(薄層)、
(12)。、電極、 特許出願人 サンケン電気株式会社 代理人清水陽−(ほか1名ンパ。 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)半導体領域と、電極を備えて前記半導体領域との
    間に整流障壁を形成するように前記半導体領域に隣接し
    て形成された整流障壁形成手段と、前記半導体領域に隣
    接して形成されたトンネル障壁層と、前記半導体領域に
    前記トンネル障壁層を介して隣接し且つ前記電極と電気
    的に接続された薄層とを有し、前記トンネル障壁層は1
    0Å〜200Åの厚さを有し且つ前記半導体領域との間
    に0.3eV以上の高さを有する電位障壁を形成し、前
    記薄層は10KΩ/□以上のシート抵抗を有する抵抗層
    であり、前記整流障壁に逆電圧を印加したときに前記ト
    ンネル障壁層を通って前記半導体領域と前記薄層の間に
    流れる量子力学的なトンネル効果に基づくトンネル電流
    によって前記薄層の前記整流障壁に近い側の端部と前記
    整流障壁から遠い側の端部との間に電位差が生じること
    を特徴とする半導体装置。
JP11742989A 1989-05-12 1989-05-12 半導体装置 Granted JPH02297965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11742989A JPH02297965A (ja) 1989-05-12 1989-05-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11742989A JPH02297965A (ja) 1989-05-12 1989-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH02297965A true JPH02297965A (ja) 1990-12-10
JPH0574231B2 JPH0574231B2 (ja) 1993-10-18

Family

ID=14711426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11742989A Granted JPH02297965A (ja) 1989-05-12 1989-05-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH02297965A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994512B2 (en) 2001-07-23 2011-08-09 Cree, Inc. Gallium nitride based diodes with low forward voltage and low reverse current operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994512B2 (en) 2001-07-23 2011-08-09 Cree, Inc. Gallium nitride based diodes with low forward voltage and low reverse current operation

Also Published As

Publication number Publication date
JPH0574231B2 (ja) 1993-10-18

Similar Documents

Publication Publication Date Title
US7675090B2 (en) Semiconductor device having a contact on a buffer layer thereof and method of forming the same
US7504673B2 (en) Semiconductor device including a lateral field-effect transistor and Schottky diode
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
TWI395320B (zh) 氮化鎵半導體裝置
US7564074B2 (en) Semiconductor device including a lateral field-effect transistor and Schottky diode
CN104247024A (zh) 碳化硅半导体器件
US20080197360A1 (en) Diode Having Reduced On-resistance and Associated Method of Manufacture
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
JPH10511812A (ja) パッシベーション層を有する半導体デバイス
JP5757746B2 (ja) 窒化物半導体装置
JPH01253270A (ja) 半導体装置
JPH02297965A (ja) 半導体装置
JPH02253659A (ja) 半導体装置
JP3067034B2 (ja) ショットキーバリア半導体装置
JPH01257370A (ja) ショットキバリア半導体装置
JP2008147552A (ja) 窒化物半導体装置
JPH0629557A (ja) 半導体装置の製造方法
JP2020202345A (ja) 半導体装置、及び、半導体装置の製造方法
JP2817217B2 (ja) 金属・半導体接合を有する半導体装置およびその製造方法
US20220037538A1 (en) Semiconductor diode and method of manufacturing such a diode
JP2010171287A (ja) 窒化物半導体装置
JPH0618280B2 (ja) ショットキバリア半導体装置
JPH065735B2 (ja) 半導体装置
JP2002134810A (ja) ガンダイオード
JPS6129555B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees