JPH02294971A - ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 - Google Patents
ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置Info
- Publication number
- JPH02294971A JPH02294971A JP1114914A JP11491489A JPH02294971A JP H02294971 A JPH02294971 A JP H02294971A JP 1114914 A JP1114914 A JP 1114914A JP 11491489 A JP11491489 A JP 11491489A JP H02294971 A JPH02294971 A JP H02294971A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- signal
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 36
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業」一の利用分野〕
本発明はディスク再生装置にかかわり、特に、アナログ
ＰＬＬのデータス１−ローブ回路におけるＰ Ｔ．，
Ｌのフリーラン周波数の無調整化を図ったディスク再生
装置に関する。
ＰＬＬのデータス１−ローブ回路におけるＰ Ｔ．，
Ｌのフリーラン周波数の無調整化を図ったディスク再生
装置に関する。
従来のディスク再生装置では、例えは４ＩＩ開昭５９１
２４０１３号公報に記載のように、伝送レー１〜の周期
Ｔに対して入力されるＥＦＭ信号が３Ｔ〜１１Ｔのパル
ス周期であるために、ＥＦＭ信号の極性反転信号と電圧
制御発振器の信号との位相比較を行うＰＬＬを構成し、
シリアルデータの取り込みを行っていた。
２４０１３号公報に記載のように、伝送レー１〜の周期
Ｔに対して入力されるＥＦＭ信号が３Ｔ〜１１Ｔのパル
ス周期であるために、ＥＦＭ信号の極性反転信号と電圧
制御発振器の信号との位相比較を行うＰＬＬを構成し、
シリアルデータの取り込みを行っていた。
上記従来技術は、電圧制御発振器（以下ｖＣ○と記す）
のフリーラン周波数のばらつきについて配慮がされてお
らず、ディスクから再生されたジッタ等を含んだＥ Ｆ
Ｍ信号の周波数がＩ） Ｌ Ｌ回路のロックレンジ内
に入るようにするため、また、定常位相誤差を減少させ
るため、フリーラン周波数の調整を必要とするという問
題点があった。
のフリーラン周波数のばらつきについて配慮がされてお
らず、ディスクから再生されたジッタ等を含んだＥ Ｆ
Ｍ信号の周波数がＩ） Ｌ Ｌ回路のロックレンジ内
に入るようにするため、また、定常位相誤差を減少させ
るため、フリーラン周波数の調整を必要とするという問
題点があった。
？発明の目的は，フリーラン周波数の無調整化を図った
ディスク再生装置を提供することにある。
ディスク再生装置を提供することにある。
」二記１］的は、ＥＦＭ入力端子からの入力信号を基７
（Ｉ！信号とするＰ Ｌ Ｉ．，回路に、ＶＣＯのフリ
一ラン周波数ｆｃと基準信号の周波数ｆＢとの差に対応
する電圧φ，をｖＣ○に加える第２のＰＬＬルーブを追
加するとともに、第１のＰＬＬループの基準入力がない
場合も、基準入力がある場合も、電圧φ１が■Ｃ○に印
加されるようにすることにより、達成される。
（Ｉ！信号とするＰ Ｌ Ｉ．，回路に、ＶＣＯのフリ
一ラン周波数ｆｃと基準信号の周波数ｆＢとの差に対応
する電圧φ，をｖＣ○に加える第２のＰＬＬルーブを追
加するとともに、第１のＰＬＬループの基準入力がない
場合も、基準入力がある場合も、電圧φ１が■Ｃ○に印
加されるようにすることにより、達成される。
本発明では、この第２のＰ Ｌ Ｌループは、基準発振
回路と、該基準発振回路の出力を分周する分周器と、第
１のｐ ｒ， ｒ−ループに基準入力がない場合は、■
ＣＯの出力が入力される分周器を有し、この２つの分周
器の出力が位相比較器に入力され、低域通過フィルタを
通して電圧φ■がＶＣ○に入力される。一方、第１のＰ
Ｌ Ｔ−ループに基準入力がある場合は、第２のルー
プの■ＣＯ出力が入力されていた分周器には■Ｃｏの出
力の代りに基準？振回路出力を入力し、位ヰ目比較器に
入力される信号の位相関係を第１−のＰ［、■，ループ
に基準人力かない場合と同じに保持する。これにより、
第１のＰＬＬルーブに基準入力がある場合にも、電圧φ
１がｖＣ○に印加されるようする。
回路と、該基準発振回路の出力を分周する分周器と、第
１のｐ ｒ， ｒ−ループに基準入力がない場合は、■
ＣＯの出力が入力される分周器を有し、この２つの分周
器の出力が位相比較器に入力され、低域通過フィルタを
通して電圧φ■がＶＣ○に入力される。一方、第１のＰ
Ｌ Ｔ−ループに基準入力がある場合は、第２のルー
プの■ＣＯ出力が入力されていた分周器には■Ｃｏの出
力の代りに基準？振回路出力を入力し、位ヰ目比較器に
入力される信号の位相関係を第１−のＰ［、■，ループ
に基準人力かない場合と同じに保持する。これにより、
第１のＰＬＬルーブに基準入力がある場合にも、電圧φ
１がｖＣ○に印加されるようする。
上記構成において、ディスクが再生状態てないとき、基
準発振周波数ｆｎとｖＣＯのフリーラン周波数ｆＣとの
差に対応する電圧φ■が■Ｃ○に印加された状態で、Ｐ
Ｌ Ｌループはロックされ、ＶＣＯは周波数ｆｎで発
振する。このとき、位相比較器へは、基準発振回路の出
力を分周した信号と、ｖＣＱの出力を分周した信号とが
入力されており、両者の位相関係は、ＶＣ○の入力電圧
と出力周波数の関係を示す第２図のようになっている。
準発振周波数ｆｎとｖＣＯのフリーラン周波数ｆＣとの
差に対応する電圧φ■が■Ｃ○に印加された状態で、Ｐ
Ｌ Ｌループはロックされ、ＶＣＯは周波数ｆｎで発
振する。このとき、位相比較器へは、基準発振回路の出
力を分周した信号と、ｖＣＱの出力を分周した信号とが
入力されており、両者の位相関係は、ＶＣ○の入力電圧
と出力周波数の関係を示す第２図のようになっている。
次に、ディスクが再生状態となり、ＥＦＭ信号が人力さ
れるときには、周波数１゛Ｂの■ＣＯ出力が入力されて
いた分周器には、■ＣＯ出力の代りに周波数ｆＢの基準
発振回路の出力を人力するように切り換えられる。これ
により、位相比１１ｔ器に入力される２つの分周器出力
の位相関係は保持され、ｖＣＯに対してＥ Ｆ Ｍ信号
の変動の影響を受けることなく電圧φ，を出力する。従
って、フリーラン周波数の、ＥＦＭ信号周波数からのず
れに対応する電圧φ１が印加されることから、フリーラ
ン周波数を調整せず、引き込み時間の短いＰ Ｌ Ｌ回
路を構成できる。
れるときには、周波数１゛Ｂの■ＣＯ出力が入力されて
いた分周器には、■ＣＯ出力の代りに周波数ｆＢの基準
発振回路の出力を人力するように切り換えられる。これ
により、位相比１１ｔ器に入力される２つの分周器出力
の位相関係は保持され、ｖＣＯに対してＥ Ｆ Ｍ信号
の変動の影響を受けることなく電圧φ，を出力する。従
って、フリーラン周波数の、ＥＦＭ信号周波数からのず
れに対応する電圧φ１が印加されることから、フリーラ
ン周波数を調整せず、引き込み時間の短いＰ Ｌ Ｌ回
路を構成できる。
以下、本発明によるディスク再生装置の実施例を図面に
より説明する。
より説明する。
第１図は本発明の第１の実施例におけるディスク再生装
置のデータストローブ用クロック生成のＰ Ｌ， Ｌ回
路のブロック図である。第」−図において、１は基準発
振回路、２は分周器、３は位相比較器、４は低域通過フ
ィルタ、５は加算器、６はＶＣ○、７は分周器、８，９
はスイッチ回路、１０は位相比較器、１１は低域通過フ
ィルタ、１２はＥＦＭ入力端子である。ディスク（図示
せず）から再生さ九たＥＦＭ信号は、ディスク再生装置
が再生状態にあるときには、ＥＦＭ入力端子１２から入
力され、位相比較器１０に加えられる。また、再生装置
か非再生状態のときには、零電位がＥＦＭ入力端子１２
を経由して、位相比較器１０に加えられる。位相比較器
１０の他の入力端子には、■ｃ○６の発振出力が入力さ
れ、ＥＦＭ入力端子１２からの入力と比較される。この
位相比較器１０は、３′ｒ〜ｌ． ］． Ｔの周期をも
つＮＲＺ符号であるＥＦＭ信号の−ＪＺがリエソシおよ
び下がりエッジと、クロノク信号の位相とを比較するも
のであり、ＥＦＭ人力端子１２がらの人力が零電位であ
るときはφ１が出力される。位相比較器１０の出力は、
低域通過フィルタｌ］を通して高域がカノ１・された後
、加算器５で低域通過フィルタ４の出力と加算され、そ
の出力がｖｃ○６に入力される。」二記のＥＦＭ入カ端
子１２，位相比較器１０，低域通過フィルタ１１および
Ｖｃ○６は、ディスク再生装置のデータス１〜ローブを
行うための夕ロック生成を行う、従来型のＰ Ｌ Ｌを
構成している。
置のデータストローブ用クロック生成のＰ Ｌ， Ｌ回
路のブロック図である。第」−図において、１は基準発
振回路、２は分周器、３は位相比較器、４は低域通過フ
ィルタ、５は加算器、６はＶＣ○、７は分周器、８，９
はスイッチ回路、１０は位相比較器、１１は低域通過フ
ィルタ、１２はＥＦＭ入力端子である。ディスク（図示
せず）から再生さ九たＥＦＭ信号は、ディスク再生装置
が再生状態にあるときには、ＥＦＭ入力端子１２から入
力され、位相比較器１０に加えられる。また、再生装置
か非再生状態のときには、零電位がＥＦＭ入力端子１２
を経由して、位相比較器１０に加えられる。位相比較器
１０の他の入力端子には、■ｃ○６の発振出力が入力さ
れ、ＥＦＭ入力端子１２からの入力と比較される。この
位相比較器１０は、３′ｒ〜ｌ． ］． Ｔの周期をも
つＮＲＺ符号であるＥＦＭ信号の−ＪＺがリエソシおよ
び下がりエッジと、クロノク信号の位相とを比較するも
のであり、ＥＦＭ人力端子１２がらの人力が零電位であ
るときはφ１が出力される。位相比較器１０の出力は、
低域通過フィルタｌ］を通して高域がカノ１・された後
、加算器５で低域通過フィルタ４の出力と加算され、そ
の出力がｖｃ○６に入力される。」二記のＥＦＭ入カ端
子１２，位相比較器１０，低域通過フィルタ１１および
Ｖｃ○６は、ディスク再生装置のデータス１〜ローブを
行うための夕ロック生成を行う、従来型のＰ Ｌ Ｌを
構成している。
ＶＣＯ６の入出力特性を第２図に示す。第２図において
、ｖＣ○のフリーラン周波数ｆＣで示しており、それに
対し再生ＥＦＭ信号の周期Ｔは、基準周波数１ ／ Ｔ
＝４．３２１８ＭＨｚを中心に変動している。基準発
振回路１は４ ．３ ２ ］． ８ Ｍ Ｉｌｚで安定
に発振している。
、ｖＣ○のフリーラン周波数ｆＣで示しており、それに
対し再生ＥＦＭ信号の周期Ｔは、基準周波数１ ／ Ｔ
＝４．３２１８ＭＨｚを中心に変動している。基準発
振回路１は４ ．３ ２ ］． ８ Ｍ Ｉｌｚで安定
に発振している。
スイッチ回路８と９は、ディスクが再生状態のときは、
スイッチ回路８がオン，スイソチ回路９がオフであり、
ディスクが非再生状態のときは、スイッチ回路８がオフ
，スイッチ回路９がオンとなる。従って、ディスクが非
再生状態のときは、分周器２に基準発振回路１の出力が
入力されて、１／Ｎに分周される。また、分周器７には
■Ｃ○６の出力が人力されて、１／Ｎ分周される。分周
器２と分周器７の出力はそれぞれ位相比較器３に入力さ
れ、位相比較器３の出力は低域通過フィルタ４て高域を
カッ１へされた後、加算器５に入力され、低域通過フィ
ルタ］１の出力φ。と加算された後、Ｖ Ｃ （：）
６に加えられる。上記の基準発振回路Ｊ，分周器２と７
，位相比較器３，低域通過フィルタ４およびＶＣ○６は
、第２のループを形成する。従って、基準発振回路上の
発振周波数１／Ｔ？．３２１８ＭＨｌｚて、ＶＣＯ６は
発振する。コノとき、加算器５の出力は、第２図に示さ
れる電圧φ１３＋φ■てあり、低域通過フィルタ４の出
力はψ，となっている。このようにして、第２のループ
か、ＶＣＯ６の人力電圧にオフセッ１へ電圧φ，を加え
ることにより、ｖＣ○６のフリーラン周波数をｆｃから
基準周波数１／Ｔに自動調整することになる。
スイッチ回路８がオン，スイソチ回路９がオフであり、
ディスクが非再生状態のときは、スイッチ回路８がオフ
，スイッチ回路９がオンとなる。従って、ディスクが非
再生状態のときは、分周器２に基準発振回路１の出力が
入力されて、１／Ｎに分周される。また、分周器７には
■Ｃ○６の出力が人力されて、１／Ｎ分周される。分周
器２と分周器７の出力はそれぞれ位相比較器３に入力さ
れ、位相比較器３の出力は低域通過フィルタ４て高域を
カッ１へされた後、加算器５に入力され、低域通過フィ
ルタ］１の出力φ。と加算された後、Ｖ Ｃ （：）
６に加えられる。上記の基準発振回路Ｊ，分周器２と７
，位相比較器３，低域通過フィルタ４およびＶＣ○６は
、第２のループを形成する。従って、基準発振回路上の
発振周波数１／Ｔ？．３２１８ＭＨｌｚて、ＶＣＯ６は
発振する。コノとき、加算器５の出力は、第２図に示さ
れる電圧φ１３＋φ■てあり、低域通過フィルタ４の出
力はψ，となっている。このようにして、第２のループ
か、ＶＣＯ６の人力電圧にオフセッ１へ電圧φ，を加え
ることにより、ｖＣ○６のフリーラン周波数をｆｃから
基準周波数１／Ｔに自動調整することになる。
ディスクの再生状態となると、スイッチ回路８と９が切
り換えられ、分周器７の人力は、ＶＣＯ６から基準発振
回路１の出力に切り換えられる。
り換えられ、分周器７の人力は、ＶＣＯ６から基準発振
回路１の出力に切り換えられる。
このとき、再生状態に切り換わるｒ’＋ｆに、ＶＣＯ６
は自動調整が働いてｆＢで発振しているため、分周器７
に入力される信号の周波数は再生時の周波数となってお
り、人力源か基７（ｆ！発振回路１に変わっても１７Ｔ
のまま変化しない。従って、位相比｛咬器３の入力源と
なる分周器２と７の出力の位相関係は、非再生時から再
生時に変わっても保持され続ける。上記の位相関係は、
最大で１゛だけの誤差、すなわち１， ／ Ｎ Ｘ １
．００％（Ｎは分周比）の誤差を含む。従って、必要と
する精度に応じて分周比Ｎを設定する。このとき、低域
通過フィルタ４の出力は、基７（ｔ！周波数］−／Ｔと
フリーラン周波数ｆＣに対応するオフセッ１へ電圧φ，
となり、再生時も自動調整機能は働きを続ける。また、
再生時は、位相比較器３に入力される信号はいずれも基
準発振回路］から供給されているため、ＥＦＭ入力端子
１２からの入力信号の影響を受けない。そのため、低域
通過フィルタ４の出力は安定した出力となり、」二記の
従来形のＰＬＬに悪影響を及ぼすことがない。
は自動調整が働いてｆＢで発振しているため、分周器７
に入力される信号の周波数は再生時の周波数となってお
り、人力源か基７（ｆ！発振回路１に変わっても１７Ｔ
のまま変化しない。従って、位相比｛咬器３の入力源と
なる分周器２と７の出力の位相関係は、非再生時から再
生時に変わっても保持され続ける。上記の位相関係は、
最大で１゛だけの誤差、すなわち１， ／ Ｎ Ｘ １
．００％（Ｎは分周比）の誤差を含む。従って、必要と
する精度に応じて分周比Ｎを設定する。このとき、低域
通過フィルタ４の出力は、基７（ｔ！周波数］−／Ｔと
フリーラン周波数ｆＣに対応するオフセッ１へ電圧φ，
となり、再生時も自動調整機能は働きを続ける。また、
再生時は、位相比較器３に入力される信号はいずれも基
準発振回路］から供給されているため、ＥＦＭ入力端子
１２からの入力信号の影響を受けない。そのため、低域
通過フィルタ４の出力は安定した出力となり、」二記の
従来形のＰＬＬに悪影響を及ぼすことがない。
以上のように、本実施例によれば、ディスク再生装置に
おいて、フリーラン調整を必要とすることなく、定常位
相誤差の少ないＰ Ｌ Ｌが構成できる。
おいて、フリーラン調整を必要とすることなく、定常位
相誤差の少ないＰ Ｌ Ｌが構成できる。
次に、本発明の第２の実施例を第３図により説明する。
第３図は該実施例におけるディスク再生装首の構成を示
すブロソク図である。図において、１：３はＰＬＬｌ路
、１５はディスク、１６は光ピックアノプ、１８はプリ
アンプ、１９はデータス１へローブ回路、２０は信号処
理回路、２１はＩ） ／ Ａ変換＋！１｛、２２はサー
ボ回路、２３はマイクロコンピュータ、２４はオーディ
オ出力端子、２５はディジタル出力端子である。ディス
ク１５に記録された信号は、光ピックアップ１６，プリ
アンプ１８て再生される，この信号がＥＦＭ信号となっ
ている。このＥＦＭ信号は、データストローブ回路１９
と，本発明によるＰ Ｌ Ｌｌ路１３とに送られる。ま
た、本実施例においては、ＰＬＬ回路Ｊ３の切り換えス
イッチ（第１図のスイッチ回路８，９に相当するもの、
図示せず）は、マイクロコンピュータ２３からのＳ Ｔ
Ｏ Ｐ状態を示す信号によって制御されるようになっ
ている。従って、第１図により説明した第１の実施例と
同様な自動調整イ幾能がマイクロコンピュータの制御の
下に得られる。なお、マイクロコンピュータ２３がらの
Ｓ Ｔ Ｏ Ｐ ＃ｋ態を示す信号は、ディスク再生装
置ではＣＬｖ制御を行うために通常必要どされているた
め、新たに制御信号を作成することなく、マイクロコン
ピュータ２３がらの制御を行うことが第３図において、
Ｐ Ｌ Ｌ回路１３で生成されたクロノクは、データス
１−ローブ回路１９に送られ、このクロツクにより、デ
ィスク１５から再生されたＥＦＭ信号はス１〜ローフさ
れる。データストローブ回路］９でス１−ローブされた
データは、信号処理回路２０てディシタル信号処理がな
された後，ディジタル出力端子２５から出力されるとと
もに、Ｄ／ハ変換器２〕でアナログ信号に変換され、オ
ーディオ出力端子２４から出力される。なお、サーボ回
路２２は、光ピノクアソプ１６やディスクモータ等を制
御するものである。
すブロソク図である。図において、１：３はＰＬＬｌ路
、１５はディスク、１６は光ピックアノプ、１８はプリ
アンプ、１９はデータス１へローブ回路、２０は信号処
理回路、２１はＩ） ／ Ａ変換＋！１｛、２２はサー
ボ回路、２３はマイクロコンピュータ、２４はオーディ
オ出力端子、２５はディジタル出力端子である。ディス
ク１５に記録された信号は、光ピックアップ１６，プリ
アンプ１８て再生される，この信号がＥＦＭ信号となっ
ている。このＥＦＭ信号は、データストローブ回路１９
と，本発明によるＰ Ｌ Ｌｌ路１３とに送られる。ま
た、本実施例においては、ＰＬＬ回路Ｊ３の切り換えス
イッチ（第１図のスイッチ回路８，９に相当するもの、
図示せず）は、マイクロコンピュータ２３からのＳ Ｔ
Ｏ Ｐ状態を示す信号によって制御されるようになっ
ている。従って、第１図により説明した第１の実施例と
同様な自動調整イ幾能がマイクロコンピュータの制御の
下に得られる。なお、マイクロコンピュータ２３がらの
Ｓ Ｔ Ｏ Ｐ ＃ｋ態を示す信号は、ディスク再生装
置ではＣＬｖ制御を行うために通常必要どされているた
め、新たに制御信号を作成することなく、マイクロコン
ピュータ２３がらの制御を行うことが第３図において、
Ｐ Ｌ Ｌ回路１３で生成されたクロノクは、データス
１−ローブ回路１９に送られ、このクロツクにより、デ
ィスク１５から再生されたＥＦＭ信号はス１〜ローフさ
れる。データストローブ回路］９でス１−ローブされた
データは、信号処理回路２０てディシタル信号処理がな
された後，ディジタル出力端子２５から出力されるとと
もに、Ｄ／ハ変換器２〕でアナログ信号に変換され、オ
ーディオ出力端子２４から出力される。なお、サーボ回
路２２は、光ピノクアソプ１６やディスクモータ等を制
御するものである。
以上のように、本実施例によれば、ディスク再生装置に
おいて、調整を必要とすることなく、ビッ１−エラーレ
−１−の良好なデータス１〜ローブ回路が得られる。ま
た、マイクロコンピュータ２３のＳＴＯＰ状態を示す信
号は、従来のディスク再生装置でも必要とされるもので
、新たに作成する必要がなく、回路規模を増加すること
なく、本発明による１） Ｌ Ｌ回路を制御することが
可能である。
おいて、調整を必要とすることなく、ビッ１−エラーレ
−１−の良好なデータス１〜ローブ回路が得られる。ま
た、マイクロコンピュータ２３のＳＴＯＰ状態を示す信
号は、従来のディスク再生装置でも必要とされるもので
、新たに作成する必要がなく、回路規模を増加すること
なく、本発明による１） Ｌ Ｌ回路を制御することが
可能である。
明する。第４図は該実施例におけるディスク再生装置の
データス１−ローフ用クロノタ生成を行うＰ Ｌ Ｔ，
回路の構成を示すブロック図である。図において、］−
は基準発振回路、３は位相比較器、４は低域通過フィル
タ、５は加算器、６はＶＣ○、］０は位相比較器、］１
は低域通過フィルタ、１２はＥＦＭ人力端子、２６は切
り換えスイッチ、２７は分周器である。ここで、ＥＦＭ
入力端子１２と、位相比較器１０と、低域通過フィルタ
１１と、ＶＣＯ６とは、第１図により説明した第１の実
施例と同様、従来形のＰ Ｔ， Ｌ回路を構成している
。
データス１−ローフ用クロノタ生成を行うＰ Ｌ Ｔ，
回路の構成を示すブロック図である。図において、］−
は基準発振回路、３は位相比較器、４は低域通過フィル
タ、５は加算器、６はＶＣ○、］０は位相比較器、］１
は低域通過フィルタ、１２はＥＦＭ人力端子、２６は切
り換えスイッチ、２７は分周器である。ここで、ＥＦＭ
入力端子１２と、位相比較器１０と、低域通過フィルタ
１１と、ＶＣＯ６とは、第１図により説明した第１の実
施例と同様、従来形のＰ Ｔ， Ｌ回路を構成している
。
基準発振回路１は、ＥＦＭ信号の周波数１−／Ｔ＝ ４
， ３ ２ １８ Ｍ Ｈｚ．とけ異なる周波数で発
振し、ディスク再生装置の信号処理回路、Ｄ／ハ変換器
（図示せず）等に基準クロソク，サンプリング周波数ｆ
．等のクロックを送るとともに、位相比較器３にはサン
ブリンタ周波数ｆ＋＋のクロックを送り、同時に、切り
換えスイッチ２Ｇにはｉ ／ Ｔ ＝ ４．３２１−８
Ｍ． ｌ｛ｚとは異なる周波数、例えは４ ． ２３３
６ Ｍ． Ｉｌｚ、の夕ロックを供給する。切り換えス
イッチ２６は、ディ？ク非再生時は、ＶＣＯ６の出力側
に接続し、ディスク１斤生時は、」二記のように、，ｌ
，ｐ ７（，１４発振回路１のタロツク側に接続するよ
うに動作する。そして、ディスク非再生時は、分周器２
７は入力を９８分周し、基準発振回路１からのｆｓ信号
と同じ４４．１ＫＩｌｚにして、位相比較器３に入力さ
れる。位相比較器３の出力は、低域通過フィルタ４で高
域をカットされ、第２図に示した電圧φ■が加算器５に
送られる。一方、低域通過フィルタ１１の出力電圧は、
第１図により説明した第１の実施例の場合と同じくφ。
， ３ ２ １８ Ｍ Ｈｚ．とけ異なる周波数で発
振し、ディスク再生装置の信号処理回路、Ｄ／ハ変換器
（図示せず）等に基準クロソク，サンプリング周波数ｆ
．等のクロックを送るとともに、位相比較器３にはサン
ブリンタ周波数ｆ＋＋のクロックを送り、同時に、切り
換えスイッチ２Ｇにはｉ ／ Ｔ ＝ ４．３２１−８
Ｍ． ｌ｛ｚとは異なる周波数、例えは４ ． ２３３
６ Ｍ． Ｉｌｚ、の夕ロックを供給する。切り換えス
イッチ２６は、ディ？ク非再生時は、ＶＣＯ６の出力側
に接続し、ディスク１斤生時は、」二記のように、，ｌ
，ｐ ７（，１４発振回路１のタロツク側に接続するよ
うに動作する。そして、ディスク非再生時は、分周器２
７は入力を９８分周し、基準発振回路１からのｆｓ信号
と同じ４４．１ＫＩｌｚにして、位相比較器３に入力さ
れる。位相比較器３の出力は、低域通過フィルタ４で高
域をカットされ、第２図に示した電圧φ■が加算器５に
送られる。一方、低域通過フィルタ１１の出力電圧は、
第１図により説明した第１の実施例の場合と同じくφ。
である。従って、ＶＣＯ６の出力は、基準周波数１ ／
Ｔ ＝４．３２１．８ＭＩ｛ｚて発振する。換言すれば
、ＶＣ○ノフリーラン周波数は、１ ／ Ｔ ＝４．３
２１８ＭＨｚに自動調整されたことになる。また、ディ
スク再生＋１ｉｙは、分周器２７は、基準発振回路１か
らのクロックをサンプリング周波数ｆｓまで分周する。
Ｔ ＝４．３２１．８ＭＩ｛ｚて発振する。換言すれば
、ＶＣ○ノフリーラン周波数は、１ ／ Ｔ ＝４．３
２１８ＭＨｚに自動調整されたことになる。また、ディ
スク再生＋１ｉｙは、分周器２７は、基準発振回路１か
らのクロックをサンプリング周波数ｆｓまで分周する。
−例として、送られた夕ロックが４ ． ２３３６ Ｍ
Ｈｚの場合は、９６分周し、４４ ． ］− Ｋ Ｈ
ｚの信号を出力する。この分周器２７の分周比の切り換
えと、切り換えスイソチ２６のリリ換えとは、ディスク
再生装置のなかの制御用マイクロコンピュータ（図示せ
ず）によって制御される．，位相比較器リ３に人カさゎ
，る信号の位相関係は、ディスク再生時の分周比の逆数
、すなわち、」ニハ己の例でいえは、］／９６ｘ＋．Ｏ
Ｏ％の誤差の範囲内において、ティ久ク非再生状態のと
きと同−に保持さわる。従って、低域通過フィルタ４の
出力は、ＥＦＭ入力端７− １ ２からの入方信号の影
響を受けずに、電圧φ，を出し続ける。換，ｊ″すれば
、ＶＣＯ６のフリーラン周波数は、ディスク再生時にも
、裁準周波数１／ｉ”に自動調整される。
Ｈｚの場合は、９６分周し、４４ ． ］− Ｋ Ｈ
ｚの信号を出力する。この分周器２７の分周比の切り換
えと、切り換えスイソチ２６のリリ換えとは、ディスク
再生装置のなかの制御用マイクロコンピュータ（図示せ
ず）によって制御される．，位相比較器リ３に人カさゎ
，る信号の位相関係は、ディスク再生時の分周比の逆数
、すなわち、」ニハ己の例でいえは、］／９６ｘ＋．Ｏ
Ｏ％の誤差の範囲内において、ティ久ク非再生状態のと
きと同−に保持さわる。従って、低域通過フィルタ４の
出力は、ＥＦＭ入力端７− １ ２からの入方信号の影
響を受けずに、電圧φ，を出し続ける。換，ｊ″すれば
、ＶＣＯ６のフリーラン周波数は、ディスク再生時にも
、裁準周波数１／ｉ”に自動調整される。
以」二のように、本実施例によれは、基準発振回路１の
発振周波数は、基準周波数１／Ｔと同しにする必要がな
くなる。また、本実施例によれば、基準発振回路１を、
ディスク再生装置の信号処理回路等に用いる他のクロノ
クの基準クロソク生成回路と共通化できる。さらに、本
実施例によれは、分周器２７の分周比を切り換えること
て、分周器の数、すなわち分周器の回路規模を低減する
ことができる。
発振周波数は、基準周波数１／Ｔと同しにする必要がな
くなる。また、本実施例によれば、基準発振回路１を、
ディスク再生装置の信号処理回路等に用いる他のクロノ
クの基準クロソク生成回路と共通化できる。さらに、本
実施例によれは、分周器２７の分周比を切り換えること
て、分周器の数、すなわち分周器の回路規模を低減する
ことができる。
次に、本発明の第４の実施例を第５図により説明する。
第５図は該実施例におけるディスク再生装置のデータス
１・ローブ用クロック生成を行う１−’ Ｌ Ｌ回路の
構成を示すブロック図である。第５図に示すブロソク図
は、基準発振回路１から位相比較器３に送られる信号が
周波数ｆｓの信号ではなく周波数ｆ０−の信号となって
いること、また分周器２７の分周比が、分周出力がｆ０
．どなるように選択されている以外は、第４図と構成は
同じである。ここで、周波数ｆ．ｚは、基準周波数１．
／Ｔと、基準発振回路］−から分周器２７に送られる信
号の周波数との公約数であればよい。一例を挙げると、
基準周波数１ ／ Ｔ ＝４．３２１８ＭＨｚ、基準発
振回路１から分周器２７への信号の周波数か４ ． ２
３３６ Ｍ ＨＺであるときは、ｆω＝１１．０２５Ｋ
ＩＩｚと選ぶことができる。
１・ローブ用クロック生成を行う１−’ Ｌ Ｌ回路の
構成を示すブロック図である。第５図に示すブロソク図
は、基準発振回路１から位相比較器３に送られる信号が
周波数ｆｓの信号ではなく周波数ｆ０−の信号となって
いること、また分周器２７の分周比が、分周出力がｆ０
．どなるように選択されている以外は、第４図と構成は
同じである。ここで、周波数ｆ．ｚは、基準周波数１．
／Ｔと、基準発振回路］−から分周器２７に送られる信
号の周波数との公約数であればよい。一例を挙げると、
基準周波数１ ／ Ｔ ＝４．３２１８ＭＨｚ、基準発
振回路１から分周器２７への信号の周波数か４ ． ２
３３６ Ｍ ＨＺであるときは、ｆω＝１１．０２５Ｋ
ＩＩｚと選ぶことができる。
このとき、分周器２７の分周比は、ディスク非再生時て
２４５、ディスク再生時で２４０となる。また、ディス
ク非再生時からディスク再生時に移ったときの、位相比
較器３の人力の位相関係に生しる誤差は、０．４％であ
る。その他の動作については、第４図により説明した第
３の実施例と同様である。
２４５、ディスク再生時で２４０となる。また、ディス
ク非再生時からディスク再生時に移ったときの、位相比
較器３の人力の位相関係に生しる誤差は、０．４％であ
る。その他の動作については、第４図により説明した第
３の実施例と同様である。
以」二のように、本実施例によれば、基準発振回路１の
発振周波数を基冫｛ＩＨ周波数１．／Ｔと同しにする必
要がなくなる。また、基準発振回路を、ディスク再生装
置の信号処理回路等の他のタロソタの基準夕ロック生成
回路と共通化できる。さらに、分周器２７の分周比を切
り換えることで、分周器の回路規模を低減することがで
きる。また、本実施例によれば、フリーラン周波数の自
動調整の精度を白山に選ぶことができる。
発振周波数を基冫｛ＩＨ周波数１．／Ｔと同しにする必
要がなくなる。また、基準発振回路を、ディスク再生装
置の信号処理回路等の他のタロソタの基準夕ロック生成
回路と共通化できる。さらに、分周器２７の分周比を切
り換えることで、分周器の回路規模を低減することがで
きる。また、本実施例によれば、フリーラン周波数の自
動調整の精度を白山に選ぶことができる。
第６図に、第１−図，第４図および第５図にある位相比
較器１０および低域通過フィルタ１１を具体的に実現し
た一例の回路図を示す。第６図において、６］．，６２
はＥｘ ＮＯＲ回路、６３ − ６５はフリップフロソ
ブ回路、６６． ６７はインハータ回路、６８は■〕チ
ャンネルＭＯＳＥＦＴ、６９はＮチャンネルＭＯＳＥＩ
” Ｔである。このように、位相比較器と低域通過フィ
ルタは、小規模回路で実現てぎる。
較器１０および低域通過フィルタ１１を具体的に実現し
た一例の回路図を示す。第６図において、６］．，６２
はＥｘ ＮＯＲ回路、６３ − ６５はフリップフロソ
ブ回路、６６． ６７はインハータ回路、６８は■〕チ
ャンネルＭＯＳＥＦＴ、６９はＮチャンネルＭＯＳＥＩ
” Ｔである。このように、位相比較器と低域通過フィ
ルタは、小規模回路で実現てぎる。
・ １６
データスト口一フ回路のなかのＰＬＬ回路の■Ｃ○のフ
リーラン周波数を、入力信号の伝送レー１・゛ｒに対し
１／Ｔの周波数に自動調整できるので、ディスク再生装
置の無調整化を図れるという効果がある。
リーラン周波数を、入力信号の伝送レー１・゛ｒに対し
１／Ｔの周波数に自動調整できるので、ディスク再生装
置の無調整化を図れるという効果がある。
第１図は本発明の第１の実施例におけるディスク再生装
置のデータストローブ用クロック生成のＰ Ｌ Ｌ回路
のブロック図、第２図は該実施例を説明するための特性
図、第３図は本発明の第２の実施例におけるディスク再
生装置の構成を示すブロック図、第４図は本発明の第３
の実施例におけるディスク再生装置のデータス１・ロー
ブ用クロック生成のＰ Ｌ Ｌ回路のブロック図、第５
図は本発明の第４の実施例における同じ＜ Ｐ Ｌ Ｌ
ｌ路のブロック図、第６図は第１．４．，５図中の位相
比較器および低域通過フィルタの具体例を示す回路図で
ある。 １・・・基準発振回路、 ２ ・分周器、３ ・
位イ・目比較器、 ４・低域通過フィルタ、５・
加算器、 ７・分周器、 １０・・位相比較器、 ２６・・切り換えスイソチ、 ６ − Ｖ Ｃ Ｏ、 ８，９・・・スイッチ回路、 １１・・低域通過フィルタ、 ２７ 分周器。
置のデータストローブ用クロック生成のＰ Ｌ Ｌ回路
のブロック図、第２図は該実施例を説明するための特性
図、第３図は本発明の第２の実施例におけるディスク再
生装置の構成を示すブロック図、第４図は本発明の第３
の実施例におけるディスク再生装置のデータス１・ロー
ブ用クロック生成のＰ Ｌ Ｌ回路のブロック図、第５
図は本発明の第４の実施例における同じ＜ Ｐ Ｌ Ｌ
ｌ路のブロック図、第６図は第１．４．，５図中の位相
比較器および低域通過フィルタの具体例を示す回路図で
ある。 １・・・基準発振回路、 ２ ・分周器、３ ・
位イ・目比較器、 ４・低域通過フィルタ、５・
加算器、 ７・分周器、 １０・・位相比較器、 ２６・・切り換えスイソチ、 ６ − Ｖ Ｃ Ｏ、 ８，９・・・スイッチ回路、 １１・・低域通過フィルタ、 ２７ 分周器。
Claims (1)
- 【特許請求の範囲】 １、ディスクを回転する手段と、ディスクからシリアル
信号を検出する光ピックアップと、光ピックアップから
出力されるシリアル信号の取り込みを行うデータストロ
ーブ回路と、データストローブ回路から出力されたディ
ジタル信号の信号処理を行う信号処理回路と、信号処理
回路およびディスク回転手段を制御する基準信号発振回
路とからなるディスク再生装置であって、電圧によって
出力周波数が制御される電圧制御発振器と、該電圧制御
発振器の出力と前記光ピックアップからの再生されたシ
リアルディジタル信号とを位相比較する第１の位相比較
器と、該第１の位相比較器の出力の高域成分をしや断し
て、前記電圧制御発振器へ出力する第１の低域通過フィ
ルタとからなるＰＬＬループを具備するとともに、前記
基準信号発振回路と、該基準信号発振回路から出力され
る基準周期信号を分周する第１の分周器と、前記電圧制
御発振器の出力もしくは前記基準信号発振回路の出力を
分周する第２の分周器と、前記第２の分周器の入力を、
前記電圧制御発振回路と前記基準信号発振回路とのいず
れかに切り換える切り換え回路と、前記第２の分周器の
出力の位相比較を行う第２の位相比較器と、該第２の位
相比較器の出力の高域成分をしや断する第２の低域通過
フィルタと、該第２の低域通過フィルタの出力を前記Ｐ
ＬＬループに加算する加算器とからなるＰＬＬ回路を設
けたことを特徴とするディスク再生装置。 ２、請求項１記載のディスク再生装置において、切り換
え回路を、ディスク回転中は基準信号発振回路側に、そ
れ以外の場合は電圧制御発振回路側に切り換えられる構
成としたことを特徴とするディスク再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114914A JP2595091B2 (ja) | 1989-05-10 | 1989-05-10 | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114914A JP2595091B2 (ja) | 1989-05-10 | 1989-05-10 | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7328578A Division JPH08235788A (ja) | 1995-12-18 | 1995-12-18 | ビット同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294971A true JPH02294971A (ja) | 1990-12-05 |
| JP2595091B2 JP2595091B2 (ja) | 1997-03-26 |
Family
ID=14649790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114914A Expired - Fee Related JP2595091B2 (ja) | 1989-05-10 | 1989-05-10 | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595091B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235788A (ja) * | 1995-12-18 | 1996-09-13 | Hitachi Ltd | ビット同期回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140761U (ja) * | 1984-08-16 | 1986-03-14 | ソニー株式会社 | Ｐｌｌ回路 |
| JPS6383966A (ja) * | 1986-09-27 | 1988-04-14 | Toshiba Corp | デジタル再生装置のデ−タ抜き取りクロツク信号生成回路 |
-
1989
- 1989-05-10 JP JP1114914A patent/JP2595091B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140761U (ja) * | 1984-08-16 | 1986-03-14 | ソニー株式会社 | Ｐｌｌ回路 |
| JPS6383966A (ja) * | 1986-09-27 | 1988-04-14 | Toshiba Corp | デジタル再生装置のデ−タ抜き取りクロツク信号生成回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235788A (ja) * | 1995-12-18 | 1996-09-13 | Hitachi Ltd | ビット同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2595091B2 (ja) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260066B1 (ko) | 디스크 재생 장치 | |
| JPS59201203A (ja) | 記録情報再生装置の時間軸補正回路 | |
| JPS63287211A (ja) | デジタルｐｌｌ回路 | |
| US20080290916A1 (en) | System Clock Generation Circuit | |
| US20080292629A1 (en) | System Clock Generation Circuit | |
| JPH02294971A (ja) | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 | |
| JP2003023354A (ja) | デジタル制御発振器 | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JPH08235788A (ja) | ビット同期回路 | |
| JPH1116293A (ja) | 電圧制御発振回路及びディスク再生装置 | |
| JPS62257676A (ja) | コンパクトデイスクプレ−ヤ | |
| JP4129711B2 (ja) | Ｐｌｌ回路 | |
| JP2685529B2 (ja) | ビット同期回路 | |
| JPH0249573B2 (ja) | ||
| JPH0734538Y2 (ja) | Ｐｌｌ回路 | |
| JPS61137279A (ja) | デイスクプレ−ヤ | |
| JP2564260B2 (ja) | クロツク生成回路 | |
| JPH0440671A (ja) | Ｐｌｌ装置 | |
| JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
| JPS6032161A (ja) | デジタル信号再生装置 | |
| KR0164511B1 (ko) | 콤팩트 디스크 플레이어 시스템의 가변속 재생회로 | |
| JPS63273116A (ja) | 再生速度制御装置 | |
| JPH02218059A (ja) | システムクロック発生装置 | |
| JPH01155717A (ja) | ディジタル位相同期回路 | |
| JPH02165472A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |