JPH02294971A - ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 - Google Patents
ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置Info
- Publication number
- JPH02294971A JPH02294971A JP1114914A JP11491489A JPH02294971A JP H02294971 A JPH02294971 A JP H02294971A JP 1114914 A JP1114914 A JP 1114914A JP 11491489 A JP11491489 A JP 11491489A JP H02294971 A JPH02294971 A JP H02294971A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- signal
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 36
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業」一の利用分野〕
本発明はディスク再生装置にかかわり、特に、アナログ
PLLのデータス1−ローブ回路におけるP T.,
Lのフリーラン周波数の無調整化を図ったディスク再生
装置に関する。
PLLのデータス1−ローブ回路におけるP T.,
Lのフリーラン周波数の無調整化を図ったディスク再生
装置に関する。
従来のディスク再生装置では、例えは4II開昭591
24013号公報に記載のように、伝送レー1〜の周期
Tに対して入力されるEFM信号が3T〜11Tのパル
ス周期であるために、EFM信号の極性反転信号と電圧
制御発振器の信号との位相比較を行うPLLを構成し、
シリアルデータの取り込みを行っていた。
24013号公報に記載のように、伝送レー1〜の周期
Tに対して入力されるEFM信号が3T〜11Tのパル
ス周期であるために、EFM信号の極性反転信号と電圧
制御発振器の信号との位相比較を行うPLLを構成し、
シリアルデータの取り込みを行っていた。
上記従来技術は、電圧制御発振器(以下vC○と記す)
のフリーラン周波数のばらつきについて配慮がされてお
らず、ディスクから再生されたジッタ等を含んだE F
M信号の周波数がI) L L回路のロックレンジ内
に入るようにするため、また、定常位相誤差を減少させ
るため、フリーラン周波数の調整を必要とするという問
題点があった。
のフリーラン周波数のばらつきについて配慮がされてお
らず、ディスクから再生されたジッタ等を含んだE F
M信号の周波数がI) L L回路のロックレンジ内
に入るようにするため、また、定常位相誤差を減少させ
るため、フリーラン周波数の調整を必要とするという問
題点があった。
?発明の目的は,フリーラン周波数の無調整化を図った
ディスク再生装置を提供することにある。
ディスク再生装置を提供することにある。
」二記1]的は、EFM入力端子からの入力信号を基7
(I!信号とするP L I.,回路に、VCOのフリ
一ラン周波数fcと基準信号の周波数fBとの差に対応
する電圧φ,をvC○に加える第2のPLLルーブを追
加するとともに、第1のPLLループの基準入力がない
場合も、基準入力がある場合も、電圧φ1が■C○に印
加されるようにすることにより、達成される。
(I!信号とするP L I.,回路に、VCOのフリ
一ラン周波数fcと基準信号の周波数fBとの差に対応
する電圧φ,をvC○に加える第2のPLLルーブを追
加するとともに、第1のPLLループの基準入力がない
場合も、基準入力がある場合も、電圧φ1が■C○に印
加されるようにすることにより、達成される。
本発明では、この第2のP L Lループは、基準発振
回路と、該基準発振回路の出力を分周する分周器と、第
1のp r, r−ループに基準入力がない場合は、■
COの出力が入力される分周器を有し、この2つの分周
器の出力が位相比較器に入力され、低域通過フィルタを
通して電圧φ■がVC○に入力される。一方、第1のP
L T−ループに基準入力がある場合は、第2のルー
プの■CO出力が入力されていた分周器には■Coの出
力の代りに基準?振回路出力を入力し、位ヰ目比較器に
入力される信号の位相関係を第1−のP[、■,ループ
に基準人力かない場合と同じに保持する。これにより、
第1のPLLルーブに基準入力がある場合にも、電圧φ
1がvC○に印加されるようする。
回路と、該基準発振回路の出力を分周する分周器と、第
1のp r, r−ループに基準入力がない場合は、■
COの出力が入力される分周器を有し、この2つの分周
器の出力が位相比較器に入力され、低域通過フィルタを
通して電圧φ■がVC○に入力される。一方、第1のP
L T−ループに基準入力がある場合は、第2のルー
プの■CO出力が入力されていた分周器には■Coの出
力の代りに基準?振回路出力を入力し、位ヰ目比較器に
入力される信号の位相関係を第1−のP[、■,ループ
に基準人力かない場合と同じに保持する。これにより、
第1のPLLルーブに基準入力がある場合にも、電圧φ
1がvC○に印加されるようする。
上記構成において、ディスクが再生状態てないとき、基
準発振周波数fnとvCOのフリーラン周波数fCとの
差に対応する電圧φ■が■C○に印加された状態で、P
L Lループはロックされ、VCOは周波数fnで発
振する。このとき、位相比較器へは、基準発振回路の出
力を分周した信号と、vCQの出力を分周した信号とが
入力されており、両者の位相関係は、VC○の入力電圧
と出力周波数の関係を示す第2図のようになっている。
準発振周波数fnとvCOのフリーラン周波数fCとの
差に対応する電圧φ■が■C○に印加された状態で、P
L Lループはロックされ、VCOは周波数fnで発
振する。このとき、位相比較器へは、基準発振回路の出
力を分周した信号と、vCQの出力を分周した信号とが
入力されており、両者の位相関係は、VC○の入力電圧
と出力周波数の関係を示す第2図のようになっている。
次に、ディスクが再生状態となり、EFM信号が人力さ
れるときには、周波数1゛Bの■CO出力が入力されて
いた分周器には、■CO出力の代りに周波数fBの基準
発振回路の出力を人力するように切り換えられる。これ
により、位相比11t器に入力される2つの分周器出力
の位相関係は保持され、vCOに対してE F M信号
の変動の影響を受けることなく電圧φ,を出力する。従
って、フリーラン周波数の、EFM信号周波数からのず
れに対応する電圧φ1が印加されることから、フリーラ
ン周波数を調整せず、引き込み時間の短いP L L回
路を構成できる。
れるときには、周波数1゛Bの■CO出力が入力されて
いた分周器には、■CO出力の代りに周波数fBの基準
発振回路の出力を人力するように切り換えられる。これ
により、位相比11t器に入力される2つの分周器出力
の位相関係は保持され、vCOに対してE F M信号
の変動の影響を受けることなく電圧φ,を出力する。従
って、フリーラン周波数の、EFM信号周波数からのず
れに対応する電圧φ1が印加されることから、フリーラ
ン周波数を調整せず、引き込み時間の短いP L L回
路を構成できる。
以下、本発明によるディスク再生装置の実施例を図面に
より説明する。
より説明する。
第1図は本発明の第1の実施例におけるディスク再生装
置のデータストローブ用クロック生成のP L, L回
路のブロック図である。第」−図において、1は基準発
振回路、2は分周器、3は位相比較器、4は低域通過フ
ィルタ、5は加算器、6はVC○、7は分周器、8,9
はスイッチ回路、10は位相比較器、11は低域通過フ
ィルタ、12はEFM入力端子である。ディスク(図示
せず)から再生さ九たEFM信号は、ディスク再生装置
が再生状態にあるときには、EFM入力端子12から入
力され、位相比較器10に加えられる。また、再生装置
か非再生状態のときには、零電位がEFM入力端子12
を経由して、位相比較器10に加えられる。位相比較器
10の他の入力端子には、■c○6の発振出力が入力さ
れ、EFM入力端子12からの入力と比較される。この
位相比較器10は、3′r〜l. ]. Tの周期をも
つNRZ符号であるEFM信号の−JZがリエソシおよ
び下がりエッジと、クロノク信号の位相とを比較するも
のであり、EFM人力端子12がらの人力が零電位であ
るときはφ1が出力される。位相比較器10の出力は、
低域通過フィルタl]を通して高域がカノ1・された後
、加算器5で低域通過フィルタ4の出力と加算され、そ
の出力がvc○6に入力される。」二記のEFM入カ端
子12,位相比較器10,低域通過フィルタ11および
Vc○6は、ディスク再生装置のデータス1〜ローブを
行うための夕ロック生成を行う、従来型のP L Lを
構成している。
置のデータストローブ用クロック生成のP L, L回
路のブロック図である。第」−図において、1は基準発
振回路、2は分周器、3は位相比較器、4は低域通過フ
ィルタ、5は加算器、6はVC○、7は分周器、8,9
はスイッチ回路、10は位相比較器、11は低域通過フ
ィルタ、12はEFM入力端子である。ディスク(図示
せず)から再生さ九たEFM信号は、ディスク再生装置
が再生状態にあるときには、EFM入力端子12から入
力され、位相比較器10に加えられる。また、再生装置
か非再生状態のときには、零電位がEFM入力端子12
を経由して、位相比較器10に加えられる。位相比較器
10の他の入力端子には、■c○6の発振出力が入力さ
れ、EFM入力端子12からの入力と比較される。この
位相比較器10は、3′r〜l. ]. Tの周期をも
つNRZ符号であるEFM信号の−JZがリエソシおよ
び下がりエッジと、クロノク信号の位相とを比較するも
のであり、EFM人力端子12がらの人力が零電位であ
るときはφ1が出力される。位相比較器10の出力は、
低域通過フィルタl]を通して高域がカノ1・された後
、加算器5で低域通過フィルタ4の出力と加算され、そ
の出力がvc○6に入力される。」二記のEFM入カ端
子12,位相比較器10,低域通過フィルタ11および
Vc○6は、ディスク再生装置のデータス1〜ローブを
行うための夕ロック生成を行う、従来型のP L Lを
構成している。
VCO6の入出力特性を第2図に示す。第2図において
、vC○のフリーラン周波数fCで示しており、それに
対し再生EFM信号の周期Tは、基準周波数1 / T
=4.3218MHzを中心に変動している。基準発
振回路1は4 .3 2 ]. 8 M Ilzで安定
に発振している。
、vC○のフリーラン周波数fCで示しており、それに
対し再生EFM信号の周期Tは、基準周波数1 / T
=4.3218MHzを中心に変動している。基準発
振回路1は4 .3 2 ]. 8 M Ilzで安定
に発振している。
スイッチ回路8と9は、ディスクが再生状態のときは、
スイッチ回路8がオン,スイソチ回路9がオフであり、
ディスクが非再生状態のときは、スイッチ回路8がオフ
,スイッチ回路9がオンとなる。従って、ディスクが非
再生状態のときは、分周器2に基準発振回路1の出力が
入力されて、1/Nに分周される。また、分周器7には
■C○6の出力が人力されて、1/N分周される。分周
器2と分周器7の出力はそれぞれ位相比較器3に入力さ
れ、位相比較器3の出力は低域通過フィルタ4て高域を
カッ1へされた後、加算器5に入力され、低域通過フィ
ルタ]1の出力φ。と加算された後、V C (:)
6に加えられる。上記の基準発振回路J,分周器2と7
,位相比較器3,低域通過フィルタ4およびVC○6は
、第2のループを形成する。従って、基準発振回路上の
発振周波数1/T?.3218MHlzて、VCO6は
発振する。コノとき、加算器5の出力は、第2図に示さ
れる電圧φ13+φ■てあり、低域通過フィルタ4の出
力はψ,となっている。このようにして、第2のループ
か、VCO6の人力電圧にオフセッ1へ電圧φ,を加え
ることにより、vC○6のフリーラン周波数をfcから
基準周波数1/Tに自動調整することになる。
スイッチ回路8がオン,スイソチ回路9がオフであり、
ディスクが非再生状態のときは、スイッチ回路8がオフ
,スイッチ回路9がオンとなる。従って、ディスクが非
再生状態のときは、分周器2に基準発振回路1の出力が
入力されて、1/Nに分周される。また、分周器7には
■C○6の出力が人力されて、1/N分周される。分周
器2と分周器7の出力はそれぞれ位相比較器3に入力さ
れ、位相比較器3の出力は低域通過フィルタ4て高域を
カッ1へされた後、加算器5に入力され、低域通過フィ
ルタ]1の出力φ。と加算された後、V C (:)
6に加えられる。上記の基準発振回路J,分周器2と7
,位相比較器3,低域通過フィルタ4およびVC○6は
、第2のループを形成する。従って、基準発振回路上の
発振周波数1/T?.3218MHlzて、VCO6は
発振する。コノとき、加算器5の出力は、第2図に示さ
れる電圧φ13+φ■てあり、低域通過フィルタ4の出
力はψ,となっている。このようにして、第2のループ
か、VCO6の人力電圧にオフセッ1へ電圧φ,を加え
ることにより、vC○6のフリーラン周波数をfcから
基準周波数1/Tに自動調整することになる。
ディスクの再生状態となると、スイッチ回路8と9が切
り換えられ、分周器7の人力は、VCO6から基準発振
回路1の出力に切り換えられる。
り換えられ、分周器7の人力は、VCO6から基準発振
回路1の出力に切り換えられる。
このとき、再生状態に切り換わるr’+fに、VCO6
は自動調整が働いてfBで発振しているため、分周器7
に入力される信号の周波数は再生時の周波数となってお
り、人力源か基7(f!発振回路1に変わっても17T
のまま変化しない。従って、位相比{咬器3の入力源と
なる分周器2と7の出力の位相関係は、非再生時から再
生時に変わっても保持され続ける。上記の位相関係は、
最大で1゛だけの誤差、すなわち1, / N X 1
.00%(Nは分周比)の誤差を含む。従って、必要と
する精度に応じて分周比Nを設定する。このとき、低域
通過フィルタ4の出力は、基7(t!周波数]−/Tと
フリーラン周波数fCに対応するオフセッ1へ電圧φ,
となり、再生時も自動調整機能は働きを続ける。また、
再生時は、位相比較器3に入力される信号はいずれも基
準発振回路]から供給されているため、EFM入力端子
12からの入力信号の影響を受けない。そのため、低域
通過フィルタ4の出力は安定した出力となり、」二記の
従来形のPLLに悪影響を及ぼすことがない。
は自動調整が働いてfBで発振しているため、分周器7
に入力される信号の周波数は再生時の周波数となってお
り、人力源か基7(f!発振回路1に変わっても17T
のまま変化しない。従って、位相比{咬器3の入力源と
なる分周器2と7の出力の位相関係は、非再生時から再
生時に変わっても保持され続ける。上記の位相関係は、
最大で1゛だけの誤差、すなわち1, / N X 1
.00%(Nは分周比)の誤差を含む。従って、必要と
する精度に応じて分周比Nを設定する。このとき、低域
通過フィルタ4の出力は、基7(t!周波数]−/Tと
フリーラン周波数fCに対応するオフセッ1へ電圧φ,
となり、再生時も自動調整機能は働きを続ける。また、
再生時は、位相比較器3に入力される信号はいずれも基
準発振回路]から供給されているため、EFM入力端子
12からの入力信号の影響を受けない。そのため、低域
通過フィルタ4の出力は安定した出力となり、」二記の
従来形のPLLに悪影響を及ぼすことがない。
以上のように、本実施例によれば、ディスク再生装置に
おいて、フリーラン調整を必要とすることなく、定常位
相誤差の少ないP L Lが構成できる。
おいて、フリーラン調整を必要とすることなく、定常位
相誤差の少ないP L Lが構成できる。
次に、本発明の第2の実施例を第3図により説明する。
第3図は該実施例におけるディスク再生装首の構成を示
すブロソク図である。図において、1:3はPLLl路
、15はディスク、16は光ピックアノプ、18はプリ
アンプ、19はデータス1へローブ回路、20は信号処
理回路、21はI) / A変換+!1{、22はサー
ボ回路、23はマイクロコンピュータ、24はオーディ
オ出力端子、25はディジタル出力端子である。ディス
ク15に記録された信号は、光ピックアップ16,プリ
アンプ18て再生される,この信号がEFM信号となっ
ている。このEFM信号は、データストローブ回路19
と,本発明によるP L Ll路13とに送られる。ま
た、本実施例においては、PLL回路J3の切り換えス
イッチ(第1図のスイッチ回路8,9に相当するもの、
図示せず)は、マイクロコンピュータ23からのS T
O P状態を示す信号によって制御されるようになっ
ている。従って、第1図により説明した第1の実施例と
同様な自動調整イ幾能がマイクロコンピュータの制御の
下に得られる。なお、マイクロコンピュータ23がらの
S T O P #k態を示す信号は、ディスク再生装
置ではCLv制御を行うために通常必要どされているた
め、新たに制御信号を作成することなく、マイクロコン
ピュータ23がらの制御を行うことが第3図において、
P L L回路13で生成されたクロノクは、データス
1−ローブ回路19に送られ、このクロツクにより、デ
ィスク15から再生されたEFM信号はス1〜ローフさ
れる。データストローブ回路]9でス1−ローブされた
データは、信号処理回路20てディシタル信号処理がな
された後,ディジタル出力端子25から出力されるとと
もに、D/ハ変換器2〕でアナログ信号に変換され、オ
ーディオ出力端子24から出力される。なお、サーボ回
路22は、光ピノクアソプ16やディスクモータ等を制
御するものである。
すブロソク図である。図において、1:3はPLLl路
、15はディスク、16は光ピックアノプ、18はプリ
アンプ、19はデータス1へローブ回路、20は信号処
理回路、21はI) / A変換+!1{、22はサー
ボ回路、23はマイクロコンピュータ、24はオーディ
オ出力端子、25はディジタル出力端子である。ディス
ク15に記録された信号は、光ピックアップ16,プリ
アンプ18て再生される,この信号がEFM信号となっ
ている。このEFM信号は、データストローブ回路19
と,本発明によるP L Ll路13とに送られる。ま
た、本実施例においては、PLL回路J3の切り換えス
イッチ(第1図のスイッチ回路8,9に相当するもの、
図示せず)は、マイクロコンピュータ23からのS T
O P状態を示す信号によって制御されるようになっ
ている。従って、第1図により説明した第1の実施例と
同様な自動調整イ幾能がマイクロコンピュータの制御の
下に得られる。なお、マイクロコンピュータ23がらの
S T O P #k態を示す信号は、ディスク再生装
置ではCLv制御を行うために通常必要どされているた
め、新たに制御信号を作成することなく、マイクロコン
ピュータ23がらの制御を行うことが第3図において、
P L L回路13で生成されたクロノクは、データス
1−ローブ回路19に送られ、このクロツクにより、デ
ィスク15から再生されたEFM信号はス1〜ローフさ
れる。データストローブ回路]9でス1−ローブされた
データは、信号処理回路20てディシタル信号処理がな
された後,ディジタル出力端子25から出力されるとと
もに、D/ハ変換器2〕でアナログ信号に変換され、オ
ーディオ出力端子24から出力される。なお、サーボ回
路22は、光ピノクアソプ16やディスクモータ等を制
御するものである。
以上のように、本実施例によれば、ディスク再生装置に
おいて、調整を必要とすることなく、ビッ1−エラーレ
−1−の良好なデータス1〜ローブ回路が得られる。ま
た、マイクロコンピュータ23のSTOP状態を示す信
号は、従来のディスク再生装置でも必要とされるもので
、新たに作成する必要がなく、回路規模を増加すること
なく、本発明による1) L L回路を制御することが
可能である。
おいて、調整を必要とすることなく、ビッ1−エラーレ
−1−の良好なデータス1〜ローブ回路が得られる。ま
た、マイクロコンピュータ23のSTOP状態を示す信
号は、従来のディスク再生装置でも必要とされるもので
、新たに作成する必要がなく、回路規模を増加すること
なく、本発明による1) L L回路を制御することが
可能である。
明する。第4図は該実施例におけるディスク再生装置の
データス1−ローフ用クロノタ生成を行うP L T,
回路の構成を示すブロック図である。図において、]−
は基準発振回路、3は位相比較器、4は低域通過フィル
タ、5は加算器、6はVC○、]0は位相比較器、]1
は低域通過フィルタ、12はEFM人力端子、26は切
り換えスイッチ、27は分周器である。ここで、EFM
入力端子12と、位相比較器10と、低域通過フィルタ
11と、VCO6とは、第1図により説明した第1の実
施例と同様、従来形のP T, L回路を構成している
。
データス1−ローフ用クロノタ生成を行うP L T,
回路の構成を示すブロック図である。図において、]−
は基準発振回路、3は位相比較器、4は低域通過フィル
タ、5は加算器、6はVC○、]0は位相比較器、]1
は低域通過フィルタ、12はEFM人力端子、26は切
り換えスイッチ、27は分周器である。ここで、EFM
入力端子12と、位相比較器10と、低域通過フィルタ
11と、VCO6とは、第1図により説明した第1の実
施例と同様、従来形のP T, L回路を構成している
。
基準発振回路1は、EFM信号の周波数1−/T= 4
, 3 2 18 M Hz.とけ異なる周波数で発
振し、ディスク再生装置の信号処理回路、D/ハ変換器
(図示せず)等に基準クロソク,サンプリング周波数f
.等のクロックを送るとともに、位相比較器3にはサン
ブリンタ周波数f++のクロックを送り、同時に、切り
換えスイッチ2Gにはi / T = 4.321−8
M. l{zとは異なる周波数、例えは4 . 233
6 M. Ilz、の夕ロックを供給する。切り換えス
イッチ26は、ディ?ク非再生時は、VCO6の出力側
に接続し、ディスク1斤生時は、」二記のように、,l
,p 7(,14発振回路1のタロツク側に接続するよ
うに動作する。そして、ディスク非再生時は、分周器2
7は入力を98分周し、基準発振回路1からのfs信号
と同じ44.1KIlzにして、位相比較器3に入力さ
れる。位相比較器3の出力は、低域通過フィルタ4で高
域をカットされ、第2図に示した電圧φ■が加算器5に
送られる。一方、低域通過フィルタ11の出力電圧は、
第1図により説明した第1の実施例の場合と同じくφ。
, 3 2 18 M Hz.とけ異なる周波数で発
振し、ディスク再生装置の信号処理回路、D/ハ変換器
(図示せず)等に基準クロソク,サンプリング周波数f
.等のクロックを送るとともに、位相比較器3にはサン
ブリンタ周波数f++のクロックを送り、同時に、切り
換えスイッチ2Gにはi / T = 4.321−8
M. l{zとは異なる周波数、例えは4 . 233
6 M. Ilz、の夕ロックを供給する。切り換えス
イッチ26は、ディ?ク非再生時は、VCO6の出力側
に接続し、ディスク1斤生時は、」二記のように、,l
,p 7(,14発振回路1のタロツク側に接続するよ
うに動作する。そして、ディスク非再生時は、分周器2
7は入力を98分周し、基準発振回路1からのfs信号
と同じ44.1KIlzにして、位相比較器3に入力さ
れる。位相比較器3の出力は、低域通過フィルタ4で高
域をカットされ、第2図に示した電圧φ■が加算器5に
送られる。一方、低域通過フィルタ11の出力電圧は、
第1図により説明した第1の実施例の場合と同じくφ。
である。従って、VCO6の出力は、基準周波数1 /
T =4.321.8MI{zて発振する。換言すれば
、VC○ノフリーラン周波数は、1 / T =4.3
218MHzに自動調整されたことになる。また、ディ
スク再生+1iyは、分周器27は、基準発振回路1か
らのクロックをサンプリング周波数fsまで分周する。
T =4.321.8MI{zて発振する。換言すれば
、VC○ノフリーラン周波数は、1 / T =4.3
218MHzに自動調整されたことになる。また、ディ
スク再生+1iyは、分周器27は、基準発振回路1か
らのクロックをサンプリング周波数fsまで分周する。
−例として、送られた夕ロックが4 . 2336 M
Hzの場合は、96分周し、44 . ]− K H
zの信号を出力する。この分周器27の分周比の切り換
えと、切り換えスイソチ26のリリ換えとは、ディスク
再生装置のなかの制御用マイクロコンピュータ(図示せ
ず)によって制御される.,位相比較器リ3に人カさゎ
,る信号の位相関係は、ディスク再生時の分周比の逆数
、すなわち、」ニハ己の例でいえは、]/96x+.O
O%の誤差の範囲内において、ティ久ク非再生状態のと
きと同−に保持さわる。従って、低域通過フィルタ4の
出力は、EFM入力端7− 1 2からの入方信号の影
響を受けずに、電圧φ,を出し続ける。換,j″すれば
、VCO6のフリーラン周波数は、ディスク再生時にも
、裁準周波数1/i”に自動調整される。
Hzの場合は、96分周し、44 . ]− K H
zの信号を出力する。この分周器27の分周比の切り換
えと、切り換えスイソチ26のリリ換えとは、ディスク
再生装置のなかの制御用マイクロコンピュータ(図示せ
ず)によって制御される.,位相比較器リ3に人カさゎ
,る信号の位相関係は、ディスク再生時の分周比の逆数
、すなわち、」ニハ己の例でいえは、]/96x+.O
O%の誤差の範囲内において、ティ久ク非再生状態のと
きと同−に保持さわる。従って、低域通過フィルタ4の
出力は、EFM入力端7− 1 2からの入方信号の影
響を受けずに、電圧φ,を出し続ける。換,j″すれば
、VCO6のフリーラン周波数は、ディスク再生時にも
、裁準周波数1/i”に自動調整される。
以」二のように、本実施例によれは、基準発振回路1の
発振周波数は、基準周波数1/Tと同しにする必要がな
くなる。また、本実施例によれば、基準発振回路1を、
ディスク再生装置の信号処理回路等に用いる他のクロノ
クの基準クロソク生成回路と共通化できる。さらに、本
実施例によれは、分周器27の分周比を切り換えること
て、分周器の数、すなわち分周器の回路規模を低減する
ことができる。
発振周波数は、基準周波数1/Tと同しにする必要がな
くなる。また、本実施例によれば、基準発振回路1を、
ディスク再生装置の信号処理回路等に用いる他のクロノ
クの基準クロソク生成回路と共通化できる。さらに、本
実施例によれは、分周器27の分周比を切り換えること
て、分周器の数、すなわち分周器の回路規模を低減する
ことができる。
次に、本発明の第4の実施例を第5図により説明する。
第5図は該実施例におけるディスク再生装置のデータス
1・ローブ用クロック生成を行う1−’ L L回路の
構成を示すブロック図である。第5図に示すブロソク図
は、基準発振回路1から位相比較器3に送られる信号が
周波数fsの信号ではなく周波数f0−の信号となって
いること、また分周器27の分周比が、分周出力がf0
.どなるように選択されている以外は、第4図と構成は
同じである。ここで、周波数f.zは、基準周波数1.
/Tと、基準発振回路]−から分周器27に送られる信
号の周波数との公約数であればよい。一例を挙げると、
基準周波数1 / T =4.3218MHz、基準発
振回路1から分周器27への信号の周波数か4 . 2
336 M HZであるときは、fω=11.025K
IIzと選ぶことができる。
1・ローブ用クロック生成を行う1−’ L L回路の
構成を示すブロック図である。第5図に示すブロソク図
は、基準発振回路1から位相比較器3に送られる信号が
周波数fsの信号ではなく周波数f0−の信号となって
いること、また分周器27の分周比が、分周出力がf0
.どなるように選択されている以外は、第4図と構成は
同じである。ここで、周波数f.zは、基準周波数1.
/Tと、基準発振回路]−から分周器27に送られる信
号の周波数との公約数であればよい。一例を挙げると、
基準周波数1 / T =4.3218MHz、基準発
振回路1から分周器27への信号の周波数か4 . 2
336 M HZであるときは、fω=11.025K
IIzと選ぶことができる。
このとき、分周器27の分周比は、ディスク非再生時て
245、ディスク再生時で240となる。また、ディス
ク非再生時からディスク再生時に移ったときの、位相比
較器3の人力の位相関係に生しる誤差は、0.4%であ
る。その他の動作については、第4図により説明した第
3の実施例と同様である。
245、ディスク再生時で240となる。また、ディス
ク非再生時からディスク再生時に移ったときの、位相比
較器3の人力の位相関係に生しる誤差は、0.4%であ
る。その他の動作については、第4図により説明した第
3の実施例と同様である。
以」二のように、本実施例によれば、基準発振回路1の
発振周波数を基冫{IH周波数1./Tと同しにする必
要がなくなる。また、基準発振回路を、ディスク再生装
置の信号処理回路等の他のタロソタの基準夕ロック生成
回路と共通化できる。さらに、分周器27の分周比を切
り換えることで、分周器の回路規模を低減することがで
きる。また、本実施例によれば、フリーラン周波数の自
動調整の精度を白山に選ぶことができる。
発振周波数を基冫{IH周波数1./Tと同しにする必
要がなくなる。また、基準発振回路を、ディスク再生装
置の信号処理回路等の他のタロソタの基準夕ロック生成
回路と共通化できる。さらに、分周器27の分周比を切
り換えることで、分周器の回路規模を低減することがで
きる。また、本実施例によれば、フリーラン周波数の自
動調整の精度を白山に選ぶことができる。
第6図に、第1−図,第4図および第5図にある位相比
較器10および低域通過フィルタ11を具体的に実現し
た一例の回路図を示す。第6図において、6].,62
はEx NOR回路、63 − 65はフリップフロソ
ブ回路、66. 67はインハータ回路、68は■〕チ
ャンネルMOSEFT、69はNチャンネルMOSEI
” Tである。このように、位相比較器と低域通過フィ
ルタは、小規模回路で実現てぎる。
較器10および低域通過フィルタ11を具体的に実現し
た一例の回路図を示す。第6図において、6].,62
はEx NOR回路、63 − 65はフリップフロソ
ブ回路、66. 67はインハータ回路、68は■〕チ
ャンネルMOSEFT、69はNチャンネルMOSEI
” Tである。このように、位相比較器と低域通過フィ
ルタは、小規模回路で実現てぎる。
・ 16
データスト口一フ回路のなかのPLL回路の■C○のフ
リーラン周波数を、入力信号の伝送レー1・゛rに対し
1/Tの周波数に自動調整できるので、ディスク再生装
置の無調整化を図れるという効果がある。
リーラン周波数を、入力信号の伝送レー1・゛rに対し
1/Tの周波数に自動調整できるので、ディスク再生装
置の無調整化を図れるという効果がある。
第1図は本発明の第1の実施例におけるディスク再生装
置のデータストローブ用クロック生成のP L L回路
のブロック図、第2図は該実施例を説明するための特性
図、第3図は本発明の第2の実施例におけるディスク再
生装置の構成を示すブロック図、第4図は本発明の第3
の実施例におけるディスク再生装置のデータス1・ロー
ブ用クロック生成のP L L回路のブロック図、第5
図は本発明の第4の実施例における同じ< P L L
l路のブロック図、第6図は第1.4.,5図中の位相
比較器および低域通過フィルタの具体例を示す回路図で
ある。 1・・・基準発振回路、 2 ・分周器、3 ・
位イ・目比較器、 4・低域通過フィルタ、5・
加算器、 7・分周器、 10・・位相比較器、 26・・切り換えスイソチ、 6 − V C O、 8,9・・・スイッチ回路、 11・・低域通過フィルタ、 27 分周器。
置のデータストローブ用クロック生成のP L L回路
のブロック図、第2図は該実施例を説明するための特性
図、第3図は本発明の第2の実施例におけるディスク再
生装置の構成を示すブロック図、第4図は本発明の第3
の実施例におけるディスク再生装置のデータス1・ロー
ブ用クロック生成のP L L回路のブロック図、第5
図は本発明の第4の実施例における同じ< P L L
l路のブロック図、第6図は第1.4.,5図中の位相
比較器および低域通過フィルタの具体例を示す回路図で
ある。 1・・・基準発振回路、 2 ・分周器、3 ・
位イ・目比較器、 4・低域通過フィルタ、5・
加算器、 7・分周器、 10・・位相比較器、 26・・切り換えスイソチ、 6 − V C O、 8,9・・・スイッチ回路、 11・・低域通過フィルタ、 27 分周器。
Claims (1)
- 【特許請求の範囲】 1、ディスクを回転する手段と、ディスクからシリアル
信号を検出する光ピックアップと、光ピックアップから
出力されるシリアル信号の取り込みを行うデータストロ
ーブ回路と、データストローブ回路から出力されたディ
ジタル信号の信号処理を行う信号処理回路と、信号処理
回路およびディスク回転手段を制御する基準信号発振回
路とからなるディスク再生装置であって、電圧によって
出力周波数が制御される電圧制御発振器と、該電圧制御
発振器の出力と前記光ピックアップからの再生されたシ
リアルディジタル信号とを位相比較する第1の位相比較
器と、該第1の位相比較器の出力の高域成分をしや断し
て、前記電圧制御発振器へ出力する第1の低域通過フィ
ルタとからなるPLLループを具備するとともに、前記
基準信号発振回路と、該基準信号発振回路から出力され
る基準周期信号を分周する第1の分周器と、前記電圧制
御発振器の出力もしくは前記基準信号発振回路の出力を
分周する第2の分周器と、前記第2の分周器の入力を、
前記電圧制御発振回路と前記基準信号発振回路とのいず
れかに切り換える切り換え回路と、前記第2の分周器の
出力の位相比較を行う第2の位相比較器と、該第2の位
相比較器の出力の高域成分をしや断する第2の低域通過
フィルタと、該第2の低域通過フィルタの出力を前記P
LLループに加算する加算器とからなるPLL回路を設
けたことを特徴とするディスク再生装置。 2、請求項1記載のディスク再生装置において、切り換
え回路を、ディスク回転中は基準信号発振回路側に、そ
れ以外の場合は電圧制御発振回路側に切り換えられる構
成としたことを特徴とするディスク再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1114914A JP2595091B2 (ja) | 1989-05-10 | 1989-05-10 | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1114914A JP2595091B2 (ja) | 1989-05-10 | 1989-05-10 | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7328578A Division JPH08235788A (ja) | 1995-12-18 | 1995-12-18 | ビット同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02294971A true JPH02294971A (ja) | 1990-12-05 |
JP2595091B2 JP2595091B2 (ja) | 1997-03-26 |
Family
ID=14649790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1114914A Expired - Fee Related JP2595091B2 (ja) | 1989-05-10 | 1989-05-10 | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2595091B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235788A (ja) * | 1995-12-18 | 1996-09-13 | Hitachi Ltd | ビット同期回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6140761U (ja) * | 1984-08-16 | 1986-03-14 | ソニー株式会社 | Pll回路 |
JPS6383966A (ja) * | 1986-09-27 | 1988-04-14 | Toshiba Corp | デジタル再生装置のデ−タ抜き取りクロツク信号生成回路 |
-
1989
- 1989-05-10 JP JP1114914A patent/JP2595091B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6140761U (ja) * | 1984-08-16 | 1986-03-14 | ソニー株式会社 | Pll回路 |
JPS6383966A (ja) * | 1986-09-27 | 1988-04-14 | Toshiba Corp | デジタル再生装置のデ−タ抜き取りクロツク信号生成回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08235788A (ja) * | 1995-12-18 | 1996-09-13 | Hitachi Ltd | ビット同期回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2595091B2 (ja) | 1997-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100260066B1 (ko) | 디스크 재생 장치 | |
JPS59201203A (ja) | 記録情報再生装置の時間軸補正回路 | |
JPS63287211A (ja) | デジタルpll回路 | |
US20080290916A1 (en) | System Clock Generation Circuit | |
US20080292629A1 (en) | System Clock Generation Circuit | |
JPH02294971A (ja) | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 | |
JP2003023354A (ja) | デジタル制御発振器 | |
JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
JPH08235788A (ja) | ビット同期回路 | |
JPH1116293A (ja) | 電圧制御発振回路及びディスク再生装置 | |
JPS62257676A (ja) | コンパクトデイスクプレ−ヤ | |
JP4129711B2 (ja) | Pll回路 | |
JP2685529B2 (ja) | ビット同期回路 | |
JPH0249573B2 (ja) | ||
JPH0734538Y2 (ja) | Pll回路 | |
JPS61137279A (ja) | デイスクプレ−ヤ | |
JP2564260B2 (ja) | クロツク生成回路 | |
JPH0440671A (ja) | Pll装置 | |
JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
JPS6032161A (ja) | デジタル信号再生装置 | |
KR0164511B1 (ko) | 콤팩트 디스크 플레이어 시스템의 가변속 재생회로 | |
JPS63273116A (ja) | 再生速度制御装置 | |
JPH02218059A (ja) | システムクロック発生装置 | |
JPH01155717A (ja) | ディジタル位相同期回路 | |
JPH02165472A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |