JPH02294069A - Active matrix array and its manufacture and liquid crystal displaying device and its manufacture - Google Patents
Active matrix array and its manufacture and liquid crystal displaying device and its manufactureInfo
- Publication number
- JPH02294069A JPH02294069A JP1114735A JP11473589A JPH02294069A JP H02294069 A JPH02294069 A JP H02294069A JP 1114735 A JP1114735 A JP 1114735A JP 11473589 A JP11473589 A JP 11473589A JP H02294069 A JPH02294069 A JP H02294069A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- layer
- matrix array
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000005291 magnetic effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 17
- 239000003302 ferromagnetic material Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 4
- 230000006378 damage Effects 0.000 abstract description 20
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000005294 ferromagnetic effect Effects 0.000 abstract description 4
- 230000005674 electromagnetic induction Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 3
- 239000004020 conductor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 44
- 230000005611 electricity Effects 0.000 description 16
- 230000003068 static effect Effects 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は表示装置等に応用されるアクティブマトリクス
アレー及びその製造方法並びに液晶表示装置及びその製
造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an active matrix array applied to display devices and a method of manufacturing the same, and a liquid crystal display device and a method of manufacturing the same.
従来の技術
近年、画像表示装置の平面化への期待が高まっており、
この分野の研究開発も非常に活発に行われている。その
中でも液晶を用いたフラットディスプレイは商品化も進
められ有望視されている。Conventional technology In recent years, expectations for flat image display devices have been increasing.
Research and development in this field is also very active. Among these, flat displays using liquid crystals are being commercialized and are seen as promising.
液晶を用い、高画質を実現するフラットディスプレイの
一つに能動素子と液晶光学素子より成る単位絵素を二次
元のマトリクス状に配列するアクティブマトリクス型の
液晶表示装置がある。第３図はその等価回路を示し、１
９は薄膜トランジスタ（Ｔｈｉｎ Ｅ１１１１ Ｘｒａ
ｎｓ１ｓｔｏｒ：Ｔ Ｆ Ｔと以下では略記する）、２
０は液晶セル、１７は走査信号線、１８は映像信号線で
ある。走査信号線１７に薄膜トランジスタ１９がＯＮす
るように順次走査線にゲート信号を印加し、映像信号線
１８より走査線１ラインに対応した映像信号を液晶セル
２０に書き込ませる線順次走査によってＣＲＴと同等の
機能が賦与される。One type of flat display that uses liquid crystal to achieve high image quality is an active matrix type liquid crystal display device in which unit picture elements made of active elements and liquid crystal optical elements are arranged in a two-dimensional matrix. Figure 3 shows the equivalent circuit, 1
9 is a thin film transistor (Thin E1111
ns1stor: abbreviated as T F T), 2
0 is a liquid crystal cell, 17 is a scanning signal line, and 18 is a video signal line. A gate signal is sequentially applied to the scanning lines so that the thin film transistor 19 is turned on to the scanning signal line 17, and a video signal corresponding to one scanning line is written from the video signal line 18 to the liquid crystal cell 20.It is equivalent to a CRT by line sequential scanning. functions are provided.
さて、第４図は液晶表示用アクティブマトリクスアレー
としての能動素子として薄膜トランジスタを用いたアク
ティブマトリクスアレーの構成である。１７は走査線（
ゲートバス）、１８は映像信号線（ソースバス）、１９
は能動素子としての薄膜トランジスタ、２１は画素電極
、２２及び２３は外部駆動回路と接続される電極であり
、これらは透明ガラス基板上に形成されている。このＴ
ＰＴアレーを液晶パネルにするには配向膜としてポリイ
ミド等を塗布し、配向処理を行わねばならないが、この
処理に発生する静電気や、人体からの静電気等によりＴ
ＰＴのゲート絶縁膜やゲートバスとデータパス間の絶縁
膜にかかる高電圧に対する対策として特開昭６１−８８
５５７号公報には、ＴＦＴアレーにおいてすべてのゲー
トパス及びすべてのソースバスを予め電気的に接続して
同電位にしておき、所望のパネル完成後ゲートバス及び
データパスを電気的に分離する方法が開示されている。Now, FIG. 4 shows the structure of an active matrix array using thin film transistors as active elements as an active matrix array for liquid crystal display. 17 is the scanning line (
gate bus), 18 is a video signal line (source bus), 19
2 is a thin film transistor as an active element, 21 is a pixel electrode, 22 and 23 are electrodes connected to an external drive circuit, and these are formed on a transparent glass substrate. This T
In order to make a PT array into a liquid crystal panel, it is necessary to apply polyimide as an alignment film and perform an alignment process, but the static electricity generated during this process and static electricity from the human body causes T
As a countermeasure against high voltage applied to the gate insulating film of PT and the insulating film between the gate bus and the data path, JP-A-61-88
Publication No. 557 discloses a method in which all gate paths and all source buses in a TFT array are electrically connected in advance to have the same potential, and the gate buses and data paths are electrically separated after the desired panel is completed. has been done.
以下ではその方法について説明する。The method will be explained below.
まずガラス基板上にＣｒ等の金属により第図のようなゲ
ートパターン２５−１、２５−２、・・・・を形成する
。各ゲートライン２５−１、２５−２、・・・・は外部
回路との接続を行なうための電極２６一Ｌ ２Ｂ−２
・・・・によりすべて接続されているためほぼ同電位で
ある。次にゲート絶縁膜である窒化シリコン、続いて半
導体層である非品質シリコンを基板全面にプラズマＣＶ
Ｄ法により連続的に成膜し、非品質シリコンを所定の形
状２９にパターニングする。コンタクトホール２８を形
成するために窒化シリコンをエッチングする。次にＡｌ
等の金属を選択的に被着し、バターニングしてソース電
極３３及びドレイン電極３４を形成する。First, gate patterns 25-1, 25-2, . . . as shown in the figure are formed on a glass substrate using metal such as Cr. Each gate line 25-1, 25-2, . . . is an electrode 26-L 2B-2 for connection with an external circuit.
Because they are all connected by ..., they are at almost the same potential. Next, silicon nitride, which is a gate insulating film, and then non-quality silicon, which is a semiconductor layer, are deposited on the entire surface of the substrate by plasma CVD.
A film is continuously formed by method D, and the non-quality silicon is patterned into a predetermined shape 29. Etch the silicon nitride to form contact holes 28. Next, Al
A source electrode 33 and a drain electrode 34 are formed by selectively depositing metals such as metals and patterning.
この状態においてゲートライン２５−Ｌ ２５−２、
・・・・及びソースライン３２−Ｌ ３２−２、・・
・・は、電極２８−１、２Ｂ−２、・・・・及び３１−
１、３１−２、・・・・はすべて相互接続ライン２７、
３０に各々よって接続されているため、ほぼ同電位であ
り、またゲートライン２５−１、２５−２、・・・・及
びソースライン３２−１、３２−２、・・・・は各電極
を介してコンタクトホールで接続されているため、結局
すべてのゲートライン及びソースラインはほぼ同電位と
なる。In this state, the gate line 25-L 25-2,
...and source line 32-L 32-2, ...
... are electrodes 28-1, 2B-2, ... and 31-
1, 31-2, ... are all interconnection lines 27,
The gate lines 25-1, 25-2, . . . and the source lines 32-1, 32-2, . Since they are connected through contact holes, all gate lines and source lines end up at approximately the same potential.
次に図示はしていないが、画素電極を例えば■Ｔｏでド
レインに接続するような形状に形成する。Next, although not shown, the pixel electrode is formed into a shape such that it is connected to the drain by, for example, ■To.
そしてこのＴＰＴアレー基板を液晶表示素子とするため
にポリイミド等の配向膜を塗布して配向処理（ラビング
）を行なうのであるがこの処理持に発生する静電気や人
体からの静電気に対してもすべてのゲートパス及びソー
スバスが同電位であるために静電破壊に対する信籟性が
向上する。In order to use this TPT array substrate as a liquid crystal display element, an alignment film such as polyimide is coated and an alignment treatment (rubbing) is performed, but all static electricity generated during this process and static electricity from the human body is eliminated. Since the gate path and source bus are at the same potential, reliability against electrostatic damage is improved.
配向処理及び液晶の注入を行なう組立工程後、切断線３
５、３θに沿って切断するか、或はそれぞれのゲートバ
ス及びソースバスが分離するように選択的にエッチング
すれば液晶パネルが完成する。After the assembly process of alignment treatment and injection of liquid crystal, cut line 3
A liquid crystal panel is completed by cutting along the 5 and 3θ angles or selectively etching the gate bus and source bus to separate them.
発明が解決しようとする課題
しかしながら上記のような構成では、アクティブマトリ
クスアレーの製造工程及び液晶パネルの・組立工程にお
ける静電気に対しては効果を有することが本発明者らの
検討でもわかったが充分であるとは言えない。しかも、
端子がすべて電気的に接続されているため、シ日一ト、
断線あるいはトランジスタ特性等のアクティブマトリク
スアレーとしての電気的検査を行うことが不可能となる
。Problems to be Solved by the Invention However, the inventors have found that the above configuration is effective against static electricity in the manufacturing process of active matrix arrays and the assembly process of liquid crystal panels, but it is not sufficient. I cannot say that it is. Moreover,
Since all terminals are electrically connected,
It becomes impossible to conduct electrical inspections for the active matrix array, such as disconnections or transistor characteristics.
また液晶パネル組立工程後に各実装端子を電気的に独立
させるため、この方法では電気的に分離後の静電気に対
しては無防備である。従って基板を切断中の静電気や、
分離後の外部駆動回路を実装する工程、人体及び治具等
からの静電気については考慮がなされていない。しかも
、静電気による破壊は実際には外部駆動回路を実装し、
液晶表示素子として・点灯させる最終段階までまったく
わからない。従って、もし静電気破壊が起こったならば
、歩留まりが下がるだけでなく、静電気破壊が製造の最
終段階で初めてわかるために、そのロスコストは非常に
大きい。Furthermore, since each mounting terminal is made electrically independent after the liquid crystal panel assembly process, this method is vulnerable to static electricity after electrical isolation. Therefore, static electricity while cutting the board,
No consideration is given to the process of mounting the external drive circuit after separation, and static electricity from the human body, jigs, and the like. Moreover, damage caused by static electricity is actually achieved by implementing an external drive circuit,
As a liquid crystal display element, it is completely unknown until the final stage of lighting it up. Therefore, if electrostatic damage occurs, not only will the yield be reduced, but the loss cost will be very large because the electrostatic damage will only be detected at the final stage of manufacturing.
さらに、実際に市場に出された後、万が一静電気破壊が
起こっても対策が無いといった問題点を有していた。Furthermore, there was a problem in that even if electrostatic damage occurred after it was actually put on the market, there was no countermeasure.
本発明はかかる点に鑑み、アクティブマトリクスアレー
の電気的検査が可能で、しかも静電気破壊によるＴＰＴ
等の能動素子を元に回復し歩留りが高く、ロスコストが
小さいアクティブマトリクスアレー及び液晶表示装置の
製造方法を提供すること、並びにアクティブマトリクス
アレーもしくは液晶表示装置製造後において静電気破壊
を生じても修復可能なアクティブマトリクスアレー及び
液晶表示装置を提供することを目的とする。In view of these points, the present invention enables electrical inspection of active matrix arrays, and also enables TPT damage caused by electrostatic breakdown.
To provide a method for manufacturing an active matrix array and a liquid crystal display device with high yield and low loss cost by restoring based on active elements such as, and also capable of repairing even if electrostatic damage occurs after manufacturing the active matrix array or liquid crystal display device. An object of the present invention is to provide an active matrix array and a liquid crystal display device.
一般にあるゲートバスまたはソースバスに静電気による
高電圧が印加された場合、そのバスライン上のＴＰＴで
はゲート絶縁層中に電荷が注入されＴＰＴの閾値電圧（
以下ではＶ ｔ ｈと略記する）がシフトすることによ
ってＴＰＴの静電気破壊が生ずると考えられる。 （尚
、とのｖｔｋシフトは１つのＴＰＴだけではなく静電気
が印加されたバスライン上の多数のＴＰＴにも発生する
ので静電気破壊は画像上では通常線欠陥として現われる
。）この注入された電荷をリリースすることができれば
ＴＰＴを静電気破壊から回復させることができる。電荷
をリリースさせる手段として熱的なアニールを行なえば
良い。しかしながら液晶表示装置として完成した後では
、液晶、偏光板、等の耐熱性の悪い材料が含まれるため
単に加熱炉でア二一ルすることができない。Generally, when a high voltage due to static electricity is applied to a certain gate bus or source bus, charges are injected into the gate insulating layer of the TPT on that bus line, and the threshold voltage of the TPT (
It is thought that electrostatic breakdown of the TPT occurs due to a shift in V th (hereinafter abbreviated as V th ). (In addition, since the vtk shift with and occurs not only in one TPT but also in many TPTs on the bus line to which static electricity is applied, static electricity damage usually appears as a line defect on the image.) This injected charge If it can be released, TPT can be recovered from electrostatic damage. Thermal annealing may be performed as a means to release the charge. However, after the liquid crystal display device is completed, it cannot be simply annealed in a heating furnace because it contains materials with poor heat resistance such as liquid crystal and polarizing plates.
課題を解決するための手段
アクティブマトリクスアレーの導電層を予め強磁性体を
含む導電層で形成し、電磁誘導加熱により、導電層を発
熱させ、絶縁層及び半導体層を局所的に加熱することに
よって熱的なアニールを行ない静電気破壊から修復する
。Means for Solving the Problem By forming the conductive layer of the active matrix array in advance from a conductive layer containing a ferromagnetic material, and causing the conductive layer to generate heat using electromagnetic induction heating, the insulating layer and the semiconductor layer are locally heated. Perform thermal annealing to repair electrostatic damage.
作用
本発明は前記した構成により製造すると、静電気破壊が
救済され、歩留りが高く、ロスコストの小さいアクティ
ブマトリクスアレーまたは液晶表示装置が製造できる。Function: When the present invention is manufactured with the above-described configuration, electrostatic damage can be relieved, and an active matrix array or liquid crystal display device can be manufactured with high yield and low loss cost.
また、本発明は前記した構成をとるとアクティブマトリ
クスアレーまたは液晶表示装置製造後に生じる静電気破
壊に対しても修復可能なアクティブマトリクスアレーま
たは液晶表示装置を提供できる。Further, the present invention can provide an active matrix array or a liquid crystal display device which can be repaired even from electrostatic damage caused after the active matrix array or liquid crystal display device is manufactured.
実施例
第１図は本発明の第１の実施例におけるアクティブマト
リクスアレーの断面図を示し、この図面を用いて説明す
る。Embodiment FIG. 1 shows a sectional view of an active matrix array according to a first embodiment of the present invention, and explanation will be given using this drawing.
まず、ガラス基板１上にＴＰＴのゲート電極と走査信号
線を兼ねる第一の導電層２を強磁性体例えばＮｌで選択
的に被着形成する。その後例えばプラズマＣＶＤ法によ
り全面に第一の透明絶縁層３として例えば窒化シリコン
層と、ドナーまたはアクセプタとなる不純物をほとんど
含まない非晶質シリコン半導体層４を全面に被着形成し
、引き続いて半導体保護層５として例えば、窒化シリコ
ン層を選択的に被着形成する。そして、非品質シリコン
半導体層と第二の金属層とのコンタクトのオーミック性
を増すためにドナーもしくはアクセプタとなる不純物と
してＰまたはＡｓを含んだ非晶質シリコン半導体層６を
被着形成する。その次に、図示はしないが、このアクテ
ィブマトリクスアレーの端部に走査信号線２上の窒化シ
リコン層３と非品質シリコン半導体層４上に通常のフォ
トリソグラフィー法で開口部のレジストパターンを形成
し、例えば平杵平板型のりアクティブイオンエッチング
装置にて、エッチングして開口部を形成し、Ｎｉが一部
露出する。そして、映像信号線とＴＰＴのソースを兼ね
る第二の金属層７およびＴＰＴのドレインとなる第二の
金属層８の材料として例えばＡＩを全面に被着後、ソー
ス●ドレインのレジストパターンを形成してソ一ス●ド
レインのレジストパターンをマスクとしてＡＩをエッチ
ングにより選択的に除去した後、このソース●ドレイン
のレジストパターン（即ち、第二の金属層７および８）
をマスクとして不純物としてＰまたはＡｓを含んだ非品
質シリコン半導体層６をそして このソース●ドレイン
のレジストパターン（即ち、第二の金属層７および８）
と半導体保護層５をマスクとして、非品質シリコン層４
を例えば、弗硝酸系のエッチング液によって連続で選択
的に除去する。この時、同時にアクティブマトリクスア
レ一端部の開口部を介して走査信号線２の取り出し電極
も形成される。そして最後に、透明導電層９として例え
ばＩ Ｔ Ｏ （ｉｎｄｉｕｍ−Ｔｌｎ−Ｑｘｌｄｅ）
を選択的に被着形成してアクティブマトリクスアレーは
完成される。First, a first conductive layer 2 serving as a TPT gate electrode and a scanning signal line is selectively deposited on a glass substrate 1 using a ferromagnetic material such as Nl. Thereafter, for example, a first transparent insulating layer 3 such as a silicon nitride layer and an amorphous silicon semiconductor layer 4 containing almost no impurities as donors or acceptors are deposited on the entire surface by plasma CVD method, and then the semiconductor For example, a silicon nitride layer is selectively deposited as the protective layer 5 . Then, in order to increase the ohmic nature of the contact between the non-quality silicon semiconductor layer and the second metal layer, an amorphous silicon semiconductor layer 6 containing P or As as an impurity serving as a donor or acceptor is deposited. Next, although not shown, a resist pattern with an opening is formed on the silicon nitride layer 3 on the scanning signal line 2 and the non-quality silicon semiconductor layer 4 at the end of the active matrix array using a normal photolithography method. For example, an opening is formed by etching using an active ion etching device using a flat plate type paste plate, and a portion of Ni is exposed. Then, after depositing, for example, AI on the entire surface of the second metal layer 7 that serves as the video signal line and the source of the TPT, and the second metal layer 8 that serves as the drain of the TPT, a resist pattern for the source and drain is formed. After selectively removing the AI by etching using the source/drain resist pattern as a mask, this source/drain resist pattern (i.e., second metal layers 7 and 8) is removed.
A non-quality silicon semiconductor layer 6 containing P or As as an impurity is used as a mask, and this source/drain resist pattern (i.e., second metal layers 7 and 8) is formed.
and the semiconductor protective layer 5 as a mask, the non-quality silicon layer 4 is
is continuously and selectively removed using, for example, a fluoronitric acid-based etching solution. At this time, a lead-out electrode for the scanning signal line 2 is also formed through the opening at one end of the active matrix array. Finally, as the transparent conductive layer 9, for example, ITO (indium-Tln-Qxlde)
The active matrix array is completed by selectively depositing the active matrix.
この後、断線、シロートあるいはトランジスタ特性等の
電気的検査が行われる。After this, electrical inspections such as disconnections, short circuits, transistor characteristics, etc. are performed.
さて、上述のアクティブマトリクスアレーには製造途中
で静電気により破壊されている素子が生じている可能性
がある。従って、時間的に変化する磁場として電磁石１
０（図中では模式的に実際よりも小さく描かれている。Now, there is a possibility that some elements of the above-mentioned active matrix array may be destroyed by static electricity during manufacturing. Therefore, as a time-varying magnetic field, the electromagnet 1
0 (in the figure, it is schematically drawn smaller than it actually is.
実際にはアレーとほぼ同じか、もしくは大きいものを用
いるのが望ましい）に交流電源１１から６０Ｈｚの交流
電流を流し、強磁性体であるＮｉに渦電流を生じさせ、
そのジュール熱によりＮｉを発熱させる。その熱により
絶縁層または半導体層を局所的に加熱アニールした。約
１０分〜１時間の交流磁場の印加により静電気破壊はす
べて回復させることができた。In reality, it is desirable to use an array that is approximately the same size or larger than the array) by passing an alternating current of 60 Hz from the alternating current power supply 11 to generate an eddy current in Ni, which is a ferromagnetic material.
The Joule heat causes Ni to generate heat. The insulating layer or the semiconductor layer was locally heated and annealed using the heat. All electrostatic damage could be recovered by applying an alternating magnetic field for about 10 minutes to 1 hour.
（第２の実施例）
第２図は本発明の第２の実施例を示す模式図である。ま
ず、第１の実施例と同様の方法でアクティブマトリクス
アレーを形成する。上述のアクティブマトリクスアレー
と一主面上に第二の透明導電層１３を被着したガラス基
板１２の両方に配向膜１４としてポリイミド樹脂を塗布
し硬化させた後、配向処理を行う。この配向処理は、上
述のアクティブマトリクスアレーと一主面上に第二の透
明導電層１３を被着したガラス基板１２とでは約９０度
の角度をつける。(Second Embodiment) FIG. 2 is a schematic diagram showing a second embodiment of the present invention. First, an active matrix array is formed in the same manner as in the first embodiment. A polyimide resin is applied as an alignment film 14 to both the active matrix array described above and the glass substrate 12 on which the second transparent conductive layer 13 is deposited on one main surface, and after hardening, an alignment treatment is performed. This alignment process creates an angle of about 90 degrees between the active matrix array described above and the glass substrate 12 on which the second transparent conductive layer 13 is deposited on one main surface.
そして、液晶１５として例えばノイスト●ネマチック液
晶を両基板間に封入し、さらに上下に偏光板１６を配置
すれば液晶パネルが完成される。Then, a liquid crystal panel is completed by sealing, for example, a Noist nematic liquid crystal between the two substrates as the liquid crystal 15, and further arranging polarizing plates 16 above and below.
そして最後に駆動回路を実装すれば液晶表示装置が完成
される。Finally, by mounting a driving circuit, the liquid crystal display device is completed.
この完成された液晶表示装置を実際に駆動し、画像検査
を行う段階で静電気破壊によると考えられる欠陥が発見
されたならば、時間的に変化する磁場として電磁石１０
（図中では模式的に実際よりも小さく描かれている。実
際にはアレーとほぼ同じか、もしくは大きいものを用い
るのが望ましい）．に交流電源１１として６０Ｈｚの交
流電流を流し、強磁性体であるＮｉに渦電流を生じさせ
、そのジュール熱によりＮｉを発熱させる。その熱によ
り絶縁層または半導体層を局所的に加熱アニ−ルした。If a defect thought to be caused by electrostatic breakdown is discovered when this completed liquid crystal display device is actually driven and an image inspection is performed, an electromagnet 10
(In the figure, it is schematically drawn smaller than the actual size. In reality, it is desirable to use something that is approximately the same size or larger than the array.) An alternating current of 60 Hz is applied as an alternating current power supply 11 to generate an eddy current in Ni, which is a ferromagnetic material, and the resulting Joule heat causes the Ni to generate heat. The insulating layer or the semiconductor layer was locally heated and annealed using the heat.
約１０分〜１時間の交流磁場の印加により静電気破壊は
すべて回復させることができた。All electrostatic damage could be recovered by applying an alternating magnetic field for about 10 minutes to 1 hour.
尚、上記の第１及び第２の実施例では、強磁性体を含む
導電層としてＮｉを用いたが、これはＮ１−Ｃｒ合金等
の強磁性体を含むものならば何でもよい。また、Ｅ３０
Ｈｚの交流磁場を１０分〜１時間印加したが、静電気破
壊の程度等により太きく変化するので、上記実施例の印
加磁場に限定するものではない。In the first and second embodiments described above, Ni was used as the conductive layer containing a ferromagnetic material, but any material containing a ferromagnetic material such as an N1-Cr alloy may be used. Also, E30
Although an alternating current magnetic field of Hz was applied for 10 minutes to 1 hour, the applied magnetic field is not limited to that of the above example, as it varies greatly depending on the degree of electrostatic breakdown and the like.
また、上記実施例では非品質シリコンを用いた薄膜トラ
ンジスタアレーをアクティブマトリクスアレーとして用
いたが、これも非品質シリコンを用いた薄膜トランジス
タアレーに限定するものではなく多結晶シリコン、単結
晶シリコン、化合物半導体等を用いたアクティブマトリ
クスアレーならば何でも良い。In addition, in the above embodiment, a thin film transistor array using non-quality silicon was used as an active matrix array, but this is not limited to thin film transistor arrays using non-quality silicon, and may include polycrystalline silicon, single crystal silicon, compound semiconductor, etc. Any active matrix array using .
また、上記実施例では第一の導１！層２が強磁性体のＮ
ｌで構成されているため、例えば市場に出た後、再び静
電気破壊が生じても、再度時間的に変化する磁場を印加
させれば静電気破壊から回復させることができるので恒
久的な静電気対策となり得る。Moreover, in the above embodiment, the first lead 1! Layer 2 is ferromagnetic N
For example, even if static electricity damage occurs again after it goes on the market, it can be recovered from the static electricity damage by applying a temporally varying magnetic field again, so it becomes a permanent static electricity countermeasure. obtain.
発明の効果
以上説明したように、本発明゛によれば静電気破壊が発
見された時点で、液晶等の耐熱性に劣る材料に影響を与
えることなく半導体層もしくは絶縁層を局所的にしかも
一括して加熱アニールし、静電気破壊から素子を回復さ
せることができ、しかも恒久的な対策となるのでその実
用上の効果は非常に大きい。Effects of the Invention As explained above, according to the present invention, when electrostatic damage is discovered, semiconductor layers or insulating layers can be locally and collectively removed without affecting materials with poor heat resistance such as liquid crystals. It is possible to recover the element from electrostatic damage by heating and annealing it, and it is a permanent countermeasure, so its practical effects are very large.
第１図は本発明によるアクティブマトリクスアレーの第
１の実施例の模式図、第２図は本発明による液晶表意装
置の第２の実施例の模式図、第３図液晶表示装置の等価
回路図、第４図はＴＰＴを用いたアクティブマトリクス
アレーの概略模式図、第５図及び第８図は従来の静電気
対策をもつＴＰＴアレーの形成過程を示す要部平面図で
ある。
１・・・・ガラス基板、２・・・・第一の金属層（走査
信号線）、３・・・・第一の透明絶縁層（窒化シリコン
）４・・・・非品質シリコン半導体履、５・・・・半導
体保護層、６・・・・不純物としてＰまたはＡｓを含む
非品質シリコン半導体層、７・・・・第二の金属層（映
像信号線、Ａｌ）、８・・・・第二の金属層（ドレイン
電極．ＡＩ）、９・・・・第一の透明導電層（絵素電極
）、１０・・・・電磁石、１１・・・・交流電源、１２
・・・・ガラス基板、１３・・・・第二の透明導電層、
１４・・・・配向膜、１５・・・・液晶層、１６・・・
・偏光板、１７・・・・走査信号線（ゲートパス）、１
８・・・・映像信号線（ソースバス）、１９・・・・薄
膜トランジスタ（ＴＰＴ）、２０・・・・液晶セル、２
１・・・・絵素電極、２２・・・・走査信号線を外部駆
動回路と接続される電極、２３・・・・映像信号線を外
部駆動回路と接続される電極、２４・・・・ガラス基板
、２５−１、２５−２、２５−３・・・・ゲートライン
、２Ｂ−Ｌ ２６−２、２８−３・・・・ゲートライ
ン電極、２７・・・・ゲート相互接続ライン、２８・・
・・コンタクトホール、２９・・・・非晶質シリコン層
、３１−１、３１−２・・・・ソースライン電極、３２
−１、３２−２・・・・ソースライン、３３・・・・ソ
ース電極、３４・・・・ドレイン電極。３５、３６・・
・・切断線。
代理人の氏名 弁理士 粟野重孝 はか１名ノー−一グ
ラス五顆
第２図
第
図
富
図
第
図
第
Ｏ
図
ｚ８FIG. 1 is a schematic diagram of a first embodiment of an active matrix array according to the present invention, FIG. 2 is a schematic diagram of a second embodiment of a liquid crystal display device according to the present invention, and FIG. 3 is an equivalent circuit diagram of a liquid crystal display device. , FIG. 4 is a schematic diagram of an active matrix array using TPT, and FIGS. 5 and 8 are principal part plan views showing the process of forming a conventional TPT array with anti-static measures. 1... Glass substrate, 2... First metal layer (scanning signal line), 3... First transparent insulating layer (silicon nitride) 4... Non-quality silicon semiconductor layer, 5... Semiconductor protective layer, 6... Non-quality silicon semiconductor layer containing P or As as an impurity, 7... Second metal layer (video signal line, Al), 8... Second metal layer (drain electrode.AI), 9...First transparent conductive layer (pixel electrode), 10...Electromagnet, 11...AC power supply, 12
...Glass substrate, 13...Second transparent conductive layer,
14...Alignment film, 15...Liquid crystal layer, 16...
・Polarizing plate, 17...Scanning signal line (gate path), 1
8...Video signal line (source bus), 19...Thin film transistor (TPT), 20...Liquid crystal cell, 2
1... Picture element electrode, 22... Electrode to which the scanning signal line is connected to an external drive circuit, 23... Electrode to which the video signal line is connected to the external drive circuit, 24... Glass substrate, 25-1, 25-2, 25-3... Gate line, 2B-L 26-2, 28-3... Gate line electrode, 27... Gate interconnection line, 28・・・
...Contact hole, 29...Amorphous silicon layer, 31-1, 31-2...Source line electrode, 32
-1, 32-2...source line, 33...source electrode, 34...drain electrode. 35, 36...
... Cutting line. Name of agent: Patent attorney Shigetaka Awano Haka 1 person No-Ichi Glass Gokon 2nd Figure Tomomi Figure O Figure Z8
Claims (5)
層と半導体層と前記半導体層と一部重なり合うように形
成された一対の第二の導電層をマトリクス状に配置した
アクティブマトリクスアレーにおいて、前記第一または
第二の導電層の少なくとも一方が強磁性体を含むことを
特徴とするアクティブマトリクスアレー。(1) An active layer in which a first conductive layer, an insulating layer, a semiconductor layer selectively formed on a substrate, and a pair of second conductive layers formed so as to partially overlap the semiconductor layer are arranged in a matrix. An active matrix array, wherein at least one of the first or second conductive layer contains a ferromagnetic material.
る請求項１に記載のアクティブマトリクスアレー。(2) The active matrix array according to claim 1, wherein the ferromagnetic material contains at least Ni.
時間的に変化する磁場を印加する工程を含むことを特徴
とするアクティブマトリクスアレーの製造方法。(3) A method for manufacturing an active matrix array, comprising the step of applying a temporally varying magnetic field to the active matrix array according to claim 1.
スアレーを有する第一の基板と一主面上に透明電極を有
する第二の基板間に液晶材料を挟持し、前記両基板の少
なくとも一方には偏光板を配置する液晶表示装置。(4) A liquid crystal material is sandwiched between a first substrate having the active matrix array according to claim 1 on one principal surface and a second substrate having a transparent electrode on one principal surface; On one side is a liquid crystal display device with a polarizing plate.
る磁場を印加する工程を含むことを特徴とする液晶表示
装置の製造方法。(5) A method for manufacturing a liquid crystal display device, comprising the step of applying a temporally varying magnetic field to the liquid crystal display device according to claim 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11473589A JP2600371B2 (en) | 1989-05-08 | 1989-05-08 | Active matrix array, method of manufacturing the same, liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11473589A JP2600371B2 (en) | 1989-05-08 | 1989-05-08 | Active matrix array, method of manufacturing the same, liquid crystal display device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294069A true JPH02294069A (en) | 1990-12-05 |
| JP2600371B2 JP2600371B2 (en) | 1997-04-16 |
Family
ID=14645331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11473589A Expired - Fee Related JP2600371B2 (en) | 1989-05-08 | 1989-05-08 | Active matrix array, method of manufacturing the same, liquid crystal display device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600371B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004310085A (en) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | Display arrangement and its manufacturing method |
| US6873388B2 (en) | 2002-01-04 | 2005-03-29 | Fujitsu Display Technologies Corporation | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same |
| US7847873B2 (en) | 2003-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
-
1989
- 1989-05-08 JP JP11473589A patent/JP2600371B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873388B2 (en) | 2002-01-04 | 2005-03-29 | Fujitsu Display Technologies Corporation | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same |
| US7133113B2 (en) | 2002-01-04 | 2006-11-07 | Sharp Kabushiki Kaisha | Method of manufacturing a LCD using a photoresist with varying thickness |
| JP2004310085A (en) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | Display arrangement and its manufacturing method |
| US7847873B2 (en) | 2003-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP4623986B2 (en) * | 2003-03-26 | 2011-02-02 | 株式会社半導体エネルギー研究所 | Method for manufacturing display device |
| US8760594B2 (en) | 2003-03-26 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600371B2 (en) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100370344C (en) | Electronic device, display device and production method thereof | |
| US7072004B2 (en) | Array substrate for a liquid crystal display device and method for fabricating thereof having vertical pattern | |
| CN1992291B (en) | Thin film transistor substrate and fabricating method thereof | |
| JP3497098B2 (en) | Liquid crystal display device | |
| JPH0588203A (en) | Method of assembling metal-insulator-metal type device array and display, into which such array is incorporated | |
| TW200403508A (en) | Display device and repairing method for broken line of the device | |
| JP3111944B2 (en) | Active matrix liquid crystal display | |
| KR0151296B1 (en) | Lcd device with structure for preventing static electricity | |
| JPH02294069A (en) | Active matrix array and its manufacture and liquid crystal displaying device and its manufacture | |
| JPH0519294A (en) | Line defect correcting method for active matrix display device | |
| JPS627022A (en) | Liquid crystal display device | |
| KR100621533B1 (en) | Array substrate for Liquid crystal display and method for fabricating thereof | |
| JP3337011B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| JPH055896A (en) | Active matrix display device | |
| JPH11258627A (en) | Thin-film device | |
| JPS63208023A (en) | Production of liquid crystal display element | |
| JPH08248430A (en) | Liquid crystal display device, substrate of liquid crystal display device and method for dividing this substrate | |
| JPH07112069B2 (en) | Display device | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JPH022522A (en) | Manufacture of tft panel | |
| JPH10104647A (en) | Liquid crystal display device | |
| JP4592977B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
| JP2664814B2 (en) | Active matrix display device | |
| JPH02244126A (en) | Production of thin-film transistor panel | |
| JP3545879B2 (en) | Display element manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |