JPH02293722A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH02293722A
JPH02293722A JP1115493A JP11549389A JPH02293722A JP H02293722 A JPH02293722 A JP H02293722A JP 1115493 A JP1115493 A JP 1115493A JP 11549389 A JP11549389 A JP 11549389A JP H02293722 A JPH02293722 A JP H02293722A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
electrodes
substrate
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1115493A
Other languages
English (en)
Inventor
Michiya Oura
大浦 道也
Tetsuya Hamada
哲也 濱田
Tadahisa Yamaguchi
山口 忠久
Kazuhiro Takahara
高原 和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1115493A priority Critical patent/JPH02293722A/ja
Publication of JPH02293722A publication Critical patent/JPH02293722A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 高画質表示を達成できるアクティブマトリクス型液晶表
示装置に関し、 液晶セルに掛かる電圧を完全な対象波形とすることがで
き、従って残像が発生しない液晶表示装置を提供するこ
とを目的とし、 対向配置された第1および第2の岱板間に液晶セルより
なる複数の画素を薄膜トランジスタと組み合わせて71
・リクス状に配列したアクティブマトリクス型液晶表示
装置の構成において、前記第1の基板上に、各画素対応
の画素電極と、該画素電極ごとに第1および第2の薄膜
トランジスタと、画素の行対応に配列された複数本のス
キャンバスと、画素の列対応に配列されたデータバスを
設け、且つ、前記第1の薄膜1・ランジスクの制御電極
,一方および他方の被制御電極をそれぞれ前記スキャン
バス,画素電極,データバスに接続するとともに、前記
第2の薄膜トランジスタの制御電極を前記スキャンバス
に接続し、前記第2の基板上に、前記画素電極に対応し
て対向電極と、各画素の行または列対応にストライプ状
のコモン電極とを設け、前記第2の薄膜トランジスタの
一方の被制御電極を前記対向電極と、他方の被制御電極
を前記コモン電極と、それぞれ柱状電極により接続して
なる構成とする。
〔産業上の利用分野〕
本発明は、高画質表示を達成できるアクティブマトリク
ス型液晶表示装置に関する。
アクティブマトリクス型液晶表示装置は、大容量表示に
おいてもコン1・ラストが低下しないため、ポケットT
V等への実用化が盛んになされている。
しかしながら残像という、長時間同一パターンを表示す
ると、そのパターンが焼きつくという現象があり、情報
端末等に用いる場合に問題となる。
残像の発生しない液晶表示装置が強く求められている。
〔従来の技術〕
従来の液晶パネルの構成を第3図(a). (b)に示
す。
同図(a)に示すように、一対の絶縁性基板の一方即ち
薄膜トランジスタ(TPT)基板上に、TFTl,画素
電極E.スキャンバスSB,データバスDBが形成され
、他方の絶縁性基板すなわち対向基板には、一面のべ夕
電極のコモン電極Cが形成されている。
この従来の液晶パネルの構成では、スキャンバスSBの
電位が正から負へ切り換わると、TFT1のゲートGと
ソースS間の容量CGSによるカップリングがあるため
、画素電極の電位が変化し、液晶セル電圧が変化する。
この変化量ΔvL,は次式で表される。
ΔVLC=Cr.s/ (Ccs+Ctc)XΔ■,こ
こで、CLcは液晶容量,Δv6はゲート電圧の変化分
である。
従来はこの変化分を、コモン電極からコモン電圧として
印加し、上記変化量Δ■LCを補償している。
一方液晶容量C .Cは、液晶にかかる電圧によって変
化するという特性がある。従って上式から分かるように
、変化量ΔVLCが変化し、最適なコモン電圧が変化し
てしまう。
しかし外部から印加するコモン電圧は一定であるので、
液晶に印加される電圧は非対象となり、完全に打ち消し
合うことができない。そのため直流成分が生じ、残像が
発生する。
この残像の発生を防止するため、補助容量を設ける技術
があるが、基板上でクロスオーバーが生じるため、液晶
パネルの作製が困難となる。
〔発明が解決しようとする課題〕
従来液晶表示装置はこのように残像が発生ずるため、情
報用端末等の用途に不都合がある。
本発明は、液晶セルに掛かる電圧を完全な対象波形とす
ることができ、従って残像が発生しない液晶表示装置を
提供することを目的とする。
〔課題を解決するための手段〕
本発明は、液晶セルごとに第1および第2の薄膜トラン
ジスタを設け、この2つの薄膜トランジスタおよび画素
電極を第1の基板(TPT基板)上に配置し、他方の基
板(対向基板)上に上記画素電極に対向して対向電極と
ストライプ状のコモン電極を設ける。
そして、第1の薄膜トランジスタの制御電極(ゲート電
極),一方の被制御電極(ソース電極)他方の被制御電
極(ドレイン電極)は、TFTi板上でそれぞれスキャ
ンバス,画素電極,データバスと接続し、第2の薄膜ト
ランジスタの制御電極は同じ<TFT基板上でスキャン
バスSBと接続するが、一方および他方の被制御電極は
、バンプのような柱状電極により対向w板上の対向電極
,コモン電極と接続する。
〔作 用〕
上述の如く構成したことにより、各画素ともセルの両端
が、ゲート・ソース間容量CG,を介してスキャンバス
SBに接続される。
従って、スキャンバスの電位が正がら負に変わっても、
液晶セルの両端の電位は、共に同一方向に同じ値だけシ
フトするので、液晶セルに掛かる電圧に変化はない。
このように本発明では、従来構成の如<Casに起因す
る液晶セル電圧の低下がないため、直流成分は存在せず
、残像が発生しなくなる。
〔実 施 例〕
以下本発明の一実施例を第1図(a). (b)および
第2図により説明する。
第1図(a), (b)に示す如く、TPT基板上に、
第1および第2のTFT]および第2のTPT2スキャ
ンバスSB,データハスDB,画素電極ILを設け、対
向基板上に、上記画素電極Eに対向する位置に対向電極
E“を設けるとともに、ス1〜ライブ状のコモン電極C
を設ける。
更に、旧記TFT2のソース電極S”およびドレイン電
極D゛と、これらに対応ずる位置に、それぞれパンプ3
.4,5.6を設ける。バンプ56はそれぞれ対向電極
E“およびコモン電極Cに接続している。
上記パンプ3〜6は、それぞれ高さ約3μmの柱状また
は半球状電極で、インジウム(I n)のような低融点
金属を用いて形成する。
このように形成した後、TPT基板と対向基板を対向さ
せ、バンプ3とバンプ5.及びハンブ4とバンプ6を接
合する。良好な接触がとれなかった場合には、その箇所
をレーザ照射により接続することも可能である。
上記構成とした本実施例の液晶表示パネルは、第2図に
示すように、各液晶セルL Cともその両端が、ゲート
・ソース間容量Ccs+  ccs’ を介してスキャ
ンバスSBに接続される。
従って、スキャンバスSBの電位が正から負に変わって
も、液晶セルの両端の電位は、共に同一方向に同じ値だ
けシフトするので、液晶セルに掛かる電圧は変化しない
このように本発明では、従来構成の如< Ccsに起因
する液晶セル電圧の低下がないため、直流成分は存在せ
ず、残像が発生しなくなる。
〔発明の効果〕
以上説明した如く本発明によれば、液晶セルに掛かる電
圧の直流成分が除かれるので、残像が発生しなくなる。
また、本発明で付加したTPTは、今一つのTPTと同
一基板上に形成されるので、単にフォ1−マスクのパタ
ーンを変えるのみでよく、製造工程が複雑化することは
ない。
第2図は本発明の原理説明図、 第3図(al, (blは従来の液晶パネルの構成図で
ある。
図において、■および2ばTPT (薄膜トランジスタ
)で、このうち2は新たにイ」加したT P T、3〜
6はバンブ、G,G’ は制御電極(ケー1・電極)、
S,S’ は第1の被制御電極(ソース電極)、D,D
”は第2の被制御電極(ドレイン)電極、Eは画素電極
、E゛は対向電極、SBはスキャンバス、DBはデータ
バス、Cはコモン電極を示す。

Claims (1)

  1. 【特許請求の範囲】 対向配置された第1および第2の基板間に液晶セルより
    なる複数の画素を薄膜トランジスタと組み合わせてマト
    リクス状に配列したアクティブマトリクス型液晶表示装
    置の構成において、 前記第1の基板上に、各画素対応の画素電極(E)と、
    該画素電極ごとに第1および第2の薄膜トランジスタ(
    1、2)と、画素の行対応に配列された複数本のスキャ
    ンバス(SB)と、画素の列対応に配列されたデータバ
    ス(DB)を設け、且つ、前記第1の薄膜トランジスタ
    の制御電極(G)、一方および他方の被制御電極(S)
    、(D)をそれぞれ前記スキャンバス、画素電極、デー
    タバスに接続するとともに、前記第2の薄膜トランジス
    タの制御電極(G’)を前記スキャンバスに接続し、 前記第2の基板上に、前記画素電極に対応して対向電極
    (E’)と、各画素の行または列対応にストライプ状の
    コモン電極(C)とを設け、前記第2の薄膜トランジス
    タの一方の被制御電極を前記対向電極と、他方の被制御
    電極を前記コモン電極と、それぞれ柱状電極(3、4、
    5、6)により接続してなることを特徴とするアクティ
    ブマトリクス型液晶表示装置。
JP1115493A 1989-05-08 1989-05-08 アクティブマトリクス型液晶表示装置 Pending JPH02293722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1115493A JPH02293722A (ja) 1989-05-08 1989-05-08 アクティブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1115493A JPH02293722A (ja) 1989-05-08 1989-05-08 アクティブマトリクス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH02293722A true JPH02293722A (ja) 1990-12-04

Family

ID=14663879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1115493A Pending JPH02293722A (ja) 1989-05-08 1989-05-08 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JPH02293722A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996000408A1 (fr) * 1994-06-24 1996-01-04 Hitachi, Ltd. Afficheur a cristaux liquides de type matrice active et son procede d'activation
US6198464B1 (en) 1995-01-13 2001-03-06 Hitachi, Ltd. Active matrix type liquid crystal display system and driving method therefor
CN1315002C (zh) * 1994-06-24 2007-05-09 株式会社日立制作所 有源矩阵型液晶显示***
WO2012147950A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 液晶パネル、液晶表示装置、テレビジョン受像機

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996000408A1 (fr) * 1994-06-24 1996-01-04 Hitachi, Ltd. Afficheur a cristaux liquides de type matrice active et son procede d'activation
US5854616A (en) * 1994-06-24 1998-12-29 Hitach, Ltd. Active matrix type liquid crystal display system and driving method therefor
US6028578A (en) * 1994-06-24 2000-02-22 Hitachi, Ltd. Active matrix type liquid crystal display system and driving method therefor
KR100360356B1 (ko) * 1994-06-24 2003-02-17 가부시끼가이샤 히다치 세이사꾸쇼 액티브매트릭스형액정표시장치
CN1315002C (zh) * 1994-06-24 2007-05-09 株式会社日立制作所 有源矩阵型液晶显示***
US6198464B1 (en) 1995-01-13 2001-03-06 Hitachi, Ltd. Active matrix type liquid crystal display system and driving method therefor
WO2012147950A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 液晶パネル、液晶表示装置、テレビジョン受像機

Similar Documents

Publication Publication Date Title
US7050038B2 (en) Active-matrix substrate and display device
US20090015529A1 (en) Liquid crystal display panel with color washout improvement by scanning line coupling and applications of same
KR20100128803A (ko) 액정 표시 장치
US9500898B2 (en) Liquid crystal display
WO2021184431A1 (zh) 像素及液晶显示面板
JPH07311390A (ja) 液晶表示装置
JP3069280B2 (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
JP3194873B2 (ja) アクティブマトリックス型液晶表示装置およびその駆動方法
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
JPH0713196A (ja) アクティブマトリックス型液晶表示装置
US20180143472A1 (en) Array substrate and display panel
JP3361040B2 (ja) 液晶表示素子
JP3054913B2 (ja) アクティブマトリクス液晶ディスプレイ
JPH02293722A (ja) アクティブマトリクス型液晶表示装置
JPH02216121A (ja) 液晶表示装置
CN110109307A (zh) 阵列基板及显示面板
JPH02214819A (ja) 薄膜トランジスタマトリクス
JPH02242228A (ja) 液晶表示装置
JPH0289030A (ja) 薄膜トランジスタマトリクス
JP2002202493A (ja) 液晶表示装置
JPH05119347A (ja) 液晶表示装置
JP3476865B2 (ja) 液晶表示装置の駆動方法
JP2993384B2 (ja) 薄膜トランジスタ液晶表示装置およびその駆動法
JP2881030B2 (ja) 液晶表示装置
JPH0627488A (ja) アクティブマトリクス型表示装置