JPH0229245B2 - Seiryukairo - Google Patents
SeiryukairoInfo
- Publication number
- JPH0229245B2 JPH0229245B2 JP19810783A JP19810783A JPH0229245B2 JP H0229245 B2 JPH0229245 B2 JP H0229245B2 JP 19810783 A JP19810783 A JP 19810783A JP 19810783 A JP19810783 A JP 19810783A JP H0229245 B2 JPH0229245 B2 JP H0229245B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power supply
- constant current
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 3
- 230000005236 sound signal Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は自動音量調整などに使用される整流回
路に関する。
路に関する。
従来、複数のマイクロホンから入力される音声
信号の自動音量調整には、各チヤンネルごとの前
置増幅器に対して個別的にダイオードを含む整流
回路を接続し、最終段において各整流した音声信
号を合成する。そして、そのトータルの音声信号
レベルにより音量調整を行なうようにしたものが
ある。ところが、このような従来のものでは、各
チヤンネルごとにダイオードが必要で、しかも、
これらは外付することになるため、整流回路が全
体として高価になるとともに、IC化が充分に図
れないという問題がある。
信号の自動音量調整には、各チヤンネルごとの前
置増幅器に対して個別的にダイオードを含む整流
回路を接続し、最終段において各整流した音声信
号を合成する。そして、そのトータルの音声信号
レベルにより音量調整を行なうようにしたものが
ある。ところが、このような従来のものでは、各
チヤンネルごとにダイオードが必要で、しかも、
これらは外付することになるため、整流回路が全
体として高価になるとともに、IC化が充分に図
れないという問題がある。
本発明は上述の問題点に鑑み、複数の前置増幅
器からの各出力を一つの整流回路で整流できるよ
うにして、回路の低廉化とIC化が図れるように
することを目的とする。
器からの各出力を一つの整流回路で整流できるよ
うにして、回路の低廉化とIC化が図れるように
することを目的とする。
以下、本発明を実施例について図面に基づいて
詳細に説明する。
詳細に説明する。
図は本発明の整流回路図である。この実施例の
整流回路1はチヤンネル数に応じた複数の前置増
幅器2a〜2nとともに、その各出力端子に個別
にベース接続されたNPN型のトランジスタ6a
〜6nからなるトランジスタ群4とを備える。そ
してこのトランジスタ群4と差動トランジスタ8
とで差動増幅回路10が構成される。12は各前
置増幅器2a〜2nのバイアス電源の入力端子、
14は差動トランジスタ8のバイアス電源の入力
端子でこのバイアス電源は共通である。16はダ
イオード接続されたトランジスタ18とPNP型
のトランジスタ20とからなるカレントミラー回
路である。そして、上記トランジスタ群4を構成
する各トランジスタ6a〜6nのコレクタがカレ
ントミラー回路16の一方の出力部すなわちトラ
ンジスタ18のコレクタ・ベースに共通に接続さ
れる。また、差動トランジスタ8は、そのコレク
タがカレントミラー回路16のトランジスタ18
エミツタとトランジスタ20のエミツタとの接続
部に接続される。また、差動増幅回路10の各ト
ランジスタ6a〜6nと差動トランジスタ8のエ
ミツタは第1定電流電源22に共通に接続され
る。一方、カレントミラー回路16の他方の出力
部、すなわち、トランジスタ20のコレクタには
第2定電流電源24が接続される。また、上記カ
レントミラー回路16のトランジスタ20と第2
定電流電源24との接続部にはNPN型のエミツ
タホロワトランジスタ26のベースとダイオード
接続された温度補償用トランジスタ28、さらに
この温度補償用トランジスタ28に直列にバイア
ス抵抗30とがそれぞれ接続される。エミツタホ
ロワトランジスタ26の出力部すなわち、そのエ
ミツタにはエミツタ抵抗34とコンデンサ36と
からなる平滑回路32が接続される。なお、38
はこの整流回路1の電源Vccの入力端子、40は
整流信号の出力端子である。また、この整流回路
1ではコンデンサ36のみが外付けされ他の部分
はICとなる。
整流回路1はチヤンネル数に応じた複数の前置増
幅器2a〜2nとともに、その各出力端子に個別
にベース接続されたNPN型のトランジスタ6a
〜6nからなるトランジスタ群4とを備える。そ
してこのトランジスタ群4と差動トランジスタ8
とで差動増幅回路10が構成される。12は各前
置増幅器2a〜2nのバイアス電源の入力端子、
14は差動トランジスタ8のバイアス電源の入力
端子でこのバイアス電源は共通である。16はダ
イオード接続されたトランジスタ18とPNP型
のトランジスタ20とからなるカレントミラー回
路である。そして、上記トランジスタ群4を構成
する各トランジスタ6a〜6nのコレクタがカレ
ントミラー回路16の一方の出力部すなわちトラ
ンジスタ18のコレクタ・ベースに共通に接続さ
れる。また、差動トランジスタ8は、そのコレク
タがカレントミラー回路16のトランジスタ18
エミツタとトランジスタ20のエミツタとの接続
部に接続される。また、差動増幅回路10の各ト
ランジスタ6a〜6nと差動トランジスタ8のエ
ミツタは第1定電流電源22に共通に接続され
る。一方、カレントミラー回路16の他方の出力
部、すなわち、トランジスタ20のコレクタには
第2定電流電源24が接続される。また、上記カ
レントミラー回路16のトランジスタ20と第2
定電流電源24との接続部にはNPN型のエミツ
タホロワトランジスタ26のベースとダイオード
接続された温度補償用トランジスタ28、さらに
この温度補償用トランジスタ28に直列にバイア
ス抵抗30とがそれぞれ接続される。エミツタホ
ロワトランジスタ26の出力部すなわち、そのエ
ミツタにはエミツタ抵抗34とコンデンサ36と
からなる平滑回路32が接続される。なお、38
はこの整流回路1の電源Vccの入力端子、40は
整流信号の出力端子である。また、この整流回路
1ではコンデンサ36のみが外付けされ他の部分
はICとなる。
今、各前置増幅器2aの入力端子3a〜3nに
音声信号などの入力がない場合には差動増幅回路
10の各トランジスタ6a〜6nと差動トランジ
スタ8とのそれぞれのベースにはバイアスが加わ
つている。この状態ではトランジスタ群4と差動
トランジスタ8とのエミツタ電流のバランスがと
れている。すなわち、各トランジスタ6a〜6n
を流れるエミツタ電流Iの総和nIが差動トランジ
スタ8のエミツタ電流nIと等しくなる。しかも、
この両エミツタ電流nIの総和2nIが第1定電流電
源22の定電流となるよう予じめ設定される。一
方、カレントミラー回路16のトランジスタ20
のコレクタにはトランジスタ18の出力に対応し
た電流たとえばnIが出力されるが、この電流nIが
第2定電流電源24の定電流となつている。従つ
て、バイアス抵抗30への分流がないので出力端
子40の出力は零である。
音声信号などの入力がない場合には差動増幅回路
10の各トランジスタ6a〜6nと差動トランジ
スタ8とのそれぞれのベースにはバイアスが加わ
つている。この状態ではトランジスタ群4と差動
トランジスタ8とのエミツタ電流のバランスがと
れている。すなわち、各トランジスタ6a〜6n
を流れるエミツタ電流Iの総和nIが差動トランジ
スタ8のエミツタ電流nIと等しくなる。しかも、
この両エミツタ電流nIの総和2nIが第1定電流電
源22の定電流となるよう予じめ設定される。一
方、カレントミラー回路16のトランジスタ20
のコレクタにはトランジスタ18の出力に対応し
た電流たとえばnIが出力されるが、この電流nIが
第2定電流電源24の定電流となつている。従つ
て、バイアス抵抗30への分流がないので出力端
子40の出力は零である。
前置増幅器2a〜2nの入力端子3a〜3nの
うち一部または全部から音声信号などが入力され
ると、差動増幅回路10のバランスがくずれて、
各トランジスタ6a〜6nのコレクタ電流が増加
するのでこれに対応して、カレントミラー回路1
6のトランジスタ20のコレクタ電流もnIからnI
+ΔIに増える。ところが、第2定電流電源24
は常時定電流nIを流しているので増加分ΔIはバ
イアス抵抗30側に分流する。従つて、出力端子
40にはΔI・Rなる電圧VODCが得られる。この
電圧VODCが最大となるのは全ての前置増幅器2a
〜2nに信号入力があるか、またはどれかに信号
入力があつて差動トランジスタ8がターンオフし
たときで、その値VODC Maxは(2nI−nI)R=
nIRとなる。
うち一部または全部から音声信号などが入力され
ると、差動増幅回路10のバランスがくずれて、
各トランジスタ6a〜6nのコレクタ電流が増加
するのでこれに対応して、カレントミラー回路1
6のトランジスタ20のコレクタ電流もnIからnI
+ΔIに増える。ところが、第2定電流電源24
は常時定電流nIを流しているので増加分ΔIはバ
イアス抵抗30側に分流する。従つて、出力端子
40にはΔI・Rなる電圧VODCが得られる。この
電圧VODCが最大となるのは全ての前置増幅器2a
〜2nに信号入力があるか、またはどれかに信号
入力があつて差動トランジスタ8がターンオフし
たときで、その値VODC Maxは(2nI−nI)R=
nIRとなる。
なお、この実施例では差動増幅回路10を構成
する各トランジスタ6a〜6n,8とエミツタホ
ロワトランジスタ26とはNPN型のものを使用
しているがPNP型のものを適用することができ
るのは勿論である。
する各トランジスタ6a〜6n,8とエミツタホ
ロワトランジスタ26とはNPN型のものを使用
しているがPNP型のものを適用することができ
るのは勿論である。
以上のように、本発明によれば、複数個の前置
増幅器からの入力信号を1つの整流回路で整流
し、その出力は共通出力として得られる。従つ
て、従来のように、前置増幅器の個数分に応じた
外付ダイオードを含む整流回路が不要となるの
で、多チヤンネルの入力を整流する回路全体のコ
ストが安価になるとともに、IC化が図れるとい
う優れた効果が発揮される。
増幅器からの入力信号を1つの整流回路で整流
し、その出力は共通出力として得られる。従つ
て、従来のように、前置増幅器の個数分に応じた
外付ダイオードを含む整流回路が不要となるの
で、多チヤンネルの入力を整流する回路全体のコ
ストが安価になるとともに、IC化が図れるとい
う優れた効果が発揮される。
図面は本発明の一実施例を示す整流回路図であ
る。 1……整流回路、2a〜2n……前置増幅器、
6a〜6n……トランジスタ、8……差動トラン
ジスタ、10……差動増幅回路、16……カレン
トミラー回路、22……第1定電流電源、24…
…第2定電流電源、26……エミツタホロワトラ
ンジスタ、30……バイアス抵抗、32……平滑
回路。
る。 1……整流回路、2a〜2n……前置増幅器、
6a〜6n……トランジスタ、8……差動トラン
ジスタ、10……差動増幅回路、16……カレン
トミラー回路、22……第1定電流電源、24…
…第2定電流電源、26……エミツタホロワトラ
ンジスタ、30……バイアス抵抗、32……平滑
回路。
Claims (1)
- 1 複数の前置増幅器に対して個別に接続された
トランジスタからなるトランジスタ群と差動トラ
ンジスタとで差動増幅回路を構成し、前記各トラ
ンジスタのコレクタ(またはエミツタ)をカレン
トミラー回路の一方の出力部に共通に接続すると
ともに、各トランジスタと差動トランジスタのエ
ミツタ(またはコレクタ)を第1定電流電源に共
通に接続する一方、前記カレントミラー回路の他
方の出力部には第2定電流電源を、また、前記カ
レントミラー回路と第2定電流電源との接続部に
はエミツタホロワトランジスタのベースとそのバ
イアス抵抗とをそれぞれ接続し、エミツタホロワ
トランジスタの出力部には平滑回路を接続したこ
とを特徴とする整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19810783A JPH0229245B2 (ja) | 1983-10-21 | 1983-10-21 | Seiryukairo |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19810783A JPH0229245B2 (ja) | 1983-10-21 | 1983-10-21 | Seiryukairo |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6089115A JPS6089115A (ja) | 1985-05-20 |
JPH0229245B2 true JPH0229245B2 (ja) | 1990-06-28 |
Family
ID=16385596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19810783A Expired - Lifetime JPH0229245B2 (ja) | 1983-10-21 | 1983-10-21 | Seiryukairo |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0229245B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100532378B1 (ko) * | 1998-04-14 | 2006-02-13 | 삼성전자주식회사 | 오프셋 전류방지회로를 가지는 전파 정류기 |
-
1983
- 1983-10-21 JP JP19810783A patent/JPH0229245B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6089115A (ja) | 1985-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4574202A (en) | Rectifier circuit with attack time variable in response to an input signal level | |
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
JPS631833B2 (ja) | ||
EP0397265B1 (en) | Bipolar transistor arrangement with distortion compensation | |
JPH0229245B2 (ja) | Seiryukairo | |
US5477171A (en) | Full wave rectifier using current mirror bridge | |
US4524330A (en) | Bipolar circuit for amplifying differential signal | |
JPS63213007A (ja) | 入力電流から出力電流を取出す回路配置 | |
US4573019A (en) | Current mirror circuit | |
JPH1197954A (ja) | 増幅回路 | |
JPH0145766B2 (ja) | ||
JPS59172819A (ja) | 利得可変増幅器 | |
JP3682122B2 (ja) | 全波整流回路 | |
JP3221058B2 (ja) | 整流回路 | |
JPS59815Y2 (ja) | 電圧・電流変換回路 | |
JPS59202714A (ja) | 増幅回路 | |
JPH0216112B2 (ja) | ||
JPH0535627Y2 (ja) | ||
JPS63133707A (ja) | 差動増幅回路 | |
JP2722769B2 (ja) | 利得制御回路 | |
JPH05343933A (ja) | 電圧電流変換回路 | |
JPH0414524B2 (ja) | ||
JPS6024456A (ja) | 両極性電圧検出回路 | |
JPH06216702A (ja) | フィルタ回路 | |
JPS6252489B2 (ja) |