JPH0228765A - 命令処理順序制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ベクトル計算機において、プログラムで指定
された命令実行順序によらず命令を発行、実行する命令
処理順序制御システムに関する。

〔従来の技術〕

命令処理の高速化のため、命令処理順序を動的に決定し
プログラムで指定された順序によらず演算部および主記
憶処理部に命令投入を行うシステムがスカシ処理用計算
機で用いられている。この詳細は、ＩＢＭ社から１９６
７年１月発行された刊行物ｒ　Ｉ　ＢＭ　Ｊｏｕｒｎａ
ｌ　ｏｆ　Ｒｅ５ｅａｒｃｈ　＆　Ｄｅｖｅｌ。

りｍｅｎ　ｔＪ第１１巻、第１号の第８頁−第２４頁に
り。

Ｗ、Ａｎｄｅｒｓｏｎ　ｅｔ、ａｌ、に・よりｒＴｈｅ
　ＩＢＭ　Ｓｙｓｔｅｍ　１３６０Ｍｏｄｅｌ　９１：
Ｍａｃｈｉｎｅ　Ｐｈ１ｌｏｓｏｐｈｙ　ａｎｄ　Ｉｎ
ｓｔｒｕｃｔｉｏｎ−ＨａｎｄｌｉｎｇＪで記載された
論文およびＩＥＥＥから１９８４年発行された刊行物Ｆ
ｉｌｔｈ　Ａｎｎｕａｌ　Ｉｎｔｅｒｎａｔｉｏｎａｌ
　Ｓｙ−ｍｐｏｓｉｕｍ　ｏｎ　ＣｏｍｐｕｔｅｒＪの
第１１０頁−第１１８頁にＳ、Ｗｅｉｓｓ　ｅｔ、ａｌ
によりｒｌＮｓＴＲＵｃＴＩＯＮ　　ｌ５ＳＵＥＬＯＧ
ＩＣＦＯＲＰＩＰＥＬＩＮＥＤ　ＳＵＰＥＲＣＯＭＰＵ
ＴＥＲ３Ｊの題で示された論文を参照できる。

これら命令処理順序制御を行う計算機では、命令の入出
力オペランドやメモリ・アドレスの衝突を検出し、また
演算器や主記憶処理装置の使用状況を判定しプログラム
で指定された順序によらず演算部や主記憶処理部への命
令投入を決定する手段を有している。このような計算機
での命令投入方式は、スカラ計算機のみならずベクトル
計算機にも適用可能である。しがし、ベクトル計算機で
は複数のメモリ参照ベクトル命令を、プログラムで指定
された順序と逆順にして主記憶処理部に投入してもよい
かの判定が困難である。即ち、プログラムで実行するこ
とが指定されているベクトルストア命令のストア開始起
点アドレスをｂａｓｅ■、該ベクトルストア命令がスト
アするベクトルの要素間距離をｄｉｓｔｌ、該ベクトル
ストア命令がストアするベクトル長の１ｅｎｌ　（１ｅ
ｉ１）とし、該ベクトルストア命令より後で実行するこ
とかプログラムで指定されているベクトルロード命令の
ロード開始起点アドレスをｂａｓｅ２、該ベクトルロー
ド命令がロードするベクトルの要素間距離をｃ］１ｓｔ
２、該ベクトルロード命］ 今がロードするベクトル長を、Ｊｅｎ２　（ｌｅｎ２≧
１）とすると、該ベクトルストア命令によってストアさ
れるアドレスの集合である（ｂａｓｅｌ。

ｂａｓｅｌ＋ｄｉｓｔｌＸ１．ｂａｓｅｌ＋ｄｉｓｔｌ
Ｘ２．−、　ｂａｓ　ｅ　１＋ｄ　ｉ　ｓ　ｔ　ＬＸ　
（ｌ　ｅｎｌ−１））と該ベクトルロート命令によって
ロートされるアドレスの集合である（ｂａｓｅ２．ｂａ
ｓｅ２十ｄｉｓｔ２Ｘ１．ｂａｓｅ２＋ｄｉｓｔ２Ｘ２
゜ｂａｓｅ２＋ｄｉｓｔ２Ｘ　（１ｅｎ２−１））との
交わりの集合が空である場合のみ、該ベクトルロート命
令は該ベクトルストア命令に先行して主記憶参照をおこ
なってもよいと判定される。しかし、任意のｂａｓｅｌ
、ｄｉｓｔｌ、１ｅｎｌ　（ｌｅｎｌ≧１）、ｂａｓｅ
２．ｄｉｓｔ２，１ｅｎ２　（ｌｅｎ２≧１）の組合せ
に対して判定を短時間で下すのは困難である。

そこで単純に判定可能な場合として、先行するベクトル
ストア命令で指定されたストア開始起点アドレスｂａｓ
ｅｌから該ベクトルストア命令の最終ストアアドレスで
あるｂａｓｅｌＸｄｉｓｔｌＸ　（ｌｅｎｌ−１）まで
の間をアドレス集合要素とする（ａｄｄｌ：ｂａｓｅｌ
≦ａｄｄｌ≦（ｂａｓｅｌＸｄｉｓｔｌＸ　（ｌｅｎｌ
−１）））と、後続するベクトルロート命令で指定され
たロード開始起点アドレスｂａｓｅ２から該ベクトルス
トア命令の最終ストアアドレスであるｂａｓｅ２十（１
ｅｎ２−］）Ｘｄｉｓｔ２までの間をアドレス集合要素
とする（ａｄｄ２：ｂａｓｅ２≦ａｄｄ２≦（ｂａｓｅ
２Ｘｄｉｓｔ２Ｘ（ｌｅｎ２−１）））との交わりの集
合が空であるならば主記憶参照に関して追い越しても構
わないとする、アドレス範囲の重複を判定する方法が提
案されている。

〔発明が解決しようとする課題〕

この方法では、比較的簡単に実現できる反面、追越し可
能かどうかを正しく判定できるｂａｓｅｌ、ｄｉｓｔｌ
、１ｅｎｌ　（ｌｅｎｌ≧１）、ｂａｓｅ２、ｄｉｓｔ
２，１ｅｎ２　（ｌｅｎ２≧１）の組合せも限定される
。即ち、プログラムで実行することが指定されているベ
クトルストア命令のストア開始起点アドレスをｂａｓｅ
Ｌ該ベクトルストア命令がストアするベクトルの要素間
距離をｄｉｓｔｌ、該ベクトルストア命令がストアする
ベクトル長を１ｅｎｌ　　（ｌｅｎｌ≧１）、該ベクト
ルストア命令でストアされる最終ベクトル要素のアドレ
スを１ａｓｔｌとし、該ベクトルストア命令より後で実
行することがプログラムで指定されているベクトルロー
ド命令のロード開始起点アドレスをｂａｓｅ２、該ベク
トルロード命令がロードするベクトルの要素間距離をｄ
１ｓｔ２、該ベクトルロード命令がロードするベクトル
長を１　ｅｎ２（ｌｅｎ２≧１）、該ベクトルロード命
令でロードされる最終ベクトル要素のアドレスを１ａｓ
ｔ２とした場合、前述したアドレス範囲と重複を判定す
る方法では、ｂａｓｅｌ、１ａｓｔｌ、ｂａｓｅ２，１
ａｓｔ２のアドレスの順序関係２４通りのなかで、高々
８通り （ｂａｓｅｌ≦１ａｓｔｌ≦ｂａｓｅ２≦１ａｓｔ２）
（ｂａｓｅｌ≦１ａｓｔｌ≦Ｂａ５ｔ２≦ｂａｓｅ２）
（ｌａｓｔｌ≦ｂａｓｅｌ≦ｂａｓｅ２≦１ａｓｔ２）
（ｌａｓｔｌ≦ｂａｓｅｌ≦１ａｓｔ２≦ｂａｓｅ２）
（ｂａｓｅ２≦１ａｓｔ２≦ｂａｓｅｌ≦１ａｓｔｌ）
（ｌａｓｔ２≦ｂａｓｔ２≦ｂａｓｅｌ≦１ａｓｔｌ）
（ｂａｓｅ２≦１ａｓｔ２≦１ａｓｔｌ≦ｂａｓｅｌ）
（ｌａｓｔ２≦ｂａｓｅ２≦１ａｓｔｌ≦ｂａｓｅｌ）
の場合しか正しく判定できないという欠点を有している
。

本発明の目的は、上述した欠点を除去し、主記憶参照に
関し命令の順序を追い越してもかまわないとする判定を
、より多くのｂａｓｅｌ、ｄｉｓｔｌ、１ｅｎｌ、ｂａ
ｓｅ２．ｄｉｓｔ２，１ｅｎ２の組合せに対して短時間
で行えることようにした命令処理順序制御システムを提
供することにある。

〔課題を解決するための手段〕

本発明の一態様に従ったシステムは、ベクトル演算器お
よび主記憶処理装置へ投入する命令群を保持する第１の
手段と、実行中の命令により使用されているベクトルレ
ジスタ、演算器、主記憶装置０ 置の状態を保持する第２の手段と、該第１の手段により
保持されている命令群から該第２の手段により保持され
ている各種資源の状態に基づきプログラムで指定された
命令投入順序によらずベクトル演算器および主記憶処理
装置に投入する命令を決定する第３の手段を備え、該第
１の手段により保持されている命令群中のベクトルスト
ア命令と、該ベクトルストア命令よりも後から命令投入
することをプログラムで指定された該第１の手段により
保持されている命令群中のベクトルロード命令に関し、
該ベクトルストア命令で指定されたベクトル要素間距離
の大きさと該ベクトルロード命令で指定されたベクトル
要素間距離の大きさが等しく、かつ、該ベクトルストア
命令で指定されたストア開始起点アドレスと該ベクトル
ロード命令で指定されたロード命令で指定されたロード
開始起点アドレスが等しくなく、かつ、該ベクトルスト
ア命令で指定されたストア開始起点アドレスと該ベクト
ルロード命令で指定されたロード命令で指定されたロー
ド開始起点アドレスの差の大きさが該ベクトルロード命
令で指定されたベクトル要素間距離の大きさよりも小さ
い場合に、該ベクトルロード命令を該ベクトルストア命
令に先行してベクトル演算器および主記憶処理装置に投
入する手段を含んで構成される。

〔実施例〕

次に本発明の一実施例について図面を参照して詳細に説
明する。

第１図を参照すると、本発明の一実施例は、プログラム
を記憶するプログラム保持部１．このプログラム保持部
１からの複数の命令１および２を投入待機のため格納す
る命令格納部２．複数のベクトルレジスタと１個以上の
演算器からなるベクトル演算器部５．主記憶装置へのア
クセスを制御する主記憶参照処理部６．実行中の命令に
より使用されている前記ベクトルレジスタ、演算器およ
び主記憶装置の状態を保持する状態保持部３．および前
記命令格納部２からの命令および前記状態保持部３から
の各種資源の状態に基づきプログラムで指定された命令
投入順序によらず前記ベクトル演算器部５および主記憶
参照処理部６に投入する命令を決定する命令処理順決定
部４を含む。

命令格納部２は、空きが生ずる度、プログラムで指定さ
れた順序に従い、後続命令を格納する。

命令格納部２は、例えば、「命令１」と「命令２」との
２個の命令を保持し、プログラムで指定された順序上先
行する命令が「命令１」に、後続する命令が「命令２」
に保持するように保たれる。

命令処理順決定部４は、主記憶参照論理競合チエツク部
９．レジスタ参照論理競合チエツク部８および命令投入
決定部７を含む。

第２図を参照すると、主記憶参照の論理競合チエツク部
９は、命令１のベクトルアクセス開始起点アドレス（ｂ
ａｓｅｌ）を格納するレジスタ２１と、命令２のベクト
ルアクセス開始起点のアドレス（ｂ　ａ　ｓ　ｅ　２）
を格納するレジスタ２２と、命令１のベクトルアクセス
する要素間距離（ｄｉｓｔｌ）を格納するレジスタ２３
と、命令２のベクトルアクセスする要素間距離（ｄ　ｉ
　ｓ　ｔ　２）を格納するレジスタ２４と、減算回路２
５と、絶対値口路２６と、絶対値回路２７と、絶対値回
路２８と、不等号関係が成立するかどうかを判定する比
較器２９と、大なり関係が成立するかどうかを判定する
比較器３０と、等量関係が成立するかどうかを判定する
比較器３１と入力論理積３２から構成される。

第７図を参照すると、レジスタ参照論理競合チエツク部
８は、先行命令である命令１の書込レジスタ番号７１と
後続命令である命令２の書込レジスタ番号７４とを比較
し、不一致のとき信号を出力する比較回路７７、先行命
令である命令１の書込レジスタ番号７１と後続命令であ
る命令２の第２の読出レジスタ番号７６とを比較し不一
致のとき信号を出力する比較回路７８．先行命令である
命令ｌの書込レジスタ番号７１と後続命令である命令２
の第１の読出レジスタ番号７５とを比較し不一致のとき
信号を出力する比較回路７９．先行命令である命令１の
第１の読出レジスタ番号７２と後続命令である命令２の
書込レジスタ番号７４とを比較する比較回路８０．先行
命令である命令Ｌ′１４Ｘ− ■の第２の読出レジスタ番号７３と後続命令である命令
２の書込レジスタ番号７４とを比較する比較回路８１．
およびこれら比較回路？？−８１からの出力の論理積を
とるアンドゲート８２を含む。

「命令追越しが可能」であるためには、基本的に次の３
条件を全て満足しなければならない。

第１に、先行命令の実行結果を格納するレジスタの内容
を後続命令が読出してはならない。

第２に、先行命令の読出対象となるレジスタに対し、後
続命令が書込動作を行なってはならない。

第３に、先行命令および後続命令の書込レジスタが同一
レジスタであってはならない。

第７図に示すレズシタ参照論理競合チエツク部８はこれ
ら３つの条件を示す回路の一例であり、アンドゲート８
２の出力が論理″０″″ならば追越禁止を示し、′１″
”ならば追越可能を示す。

このチエツク部８の構成は、先行命令の読出レズシタの
内容を予めコピーすることで第２の条件を取り除くこと
が可能である。すなわち、後続命令の追越し実行に先立
って、先行命令が読出すレジスタの内容をバッファリン
クする。この場合、先行命令が読出すはすであったレジ
スタに後続命令が書込を行なったとしても、予めバッフ
ァリングしておいた値を先行命令の読出レジスタの値と
して用いることにより、先行命令を正しく実行させるこ
とができる。

次に命令投入決定部γについて詳細に説明する。

第８図を参照すると、命令投入決定部７の主要部の１つ
である命令投入可否信号生成回路は、先行命令と後続命
令のそれぞれに対して構成される。

各回路は、命令コードを解読するデコーダ８３゜書込レ
ジスタ番号を解読するデコーダ８４．第１の読出レジス
タ番号を解読するデコーダ８５．第２の読出レジスタ番
号を解読するデコーダ８６゜これらデコード８３−８６
の解読結果と第１図の状態保持部３から線１４を介して
ビジーか否かを示す状態信号との論理積をとるアンドゲ
ート群８７−１０１およびこれらアンドゲート群８７１
０１の出力の論理和をとるオアゲー）１０２を含む。

この命令投入可否信号生成回路は、１つの命令に対して
投入（実行）可能かどうかを判定する回路である。状態
保持部３から線１４を介してビジーか否かを示す信号は
、主記憶アクセスパス。

加算器２乗算器、およびレジスタ（ＶＲＯ〜ＶＲ３）に
対するもののみである。しかしこの信号の種類はこれに
限定されず、ベクトル演算器部５および主記憶参照処理
部６の構成に依存する。ここでは、説明の便宜上、最低
限必要とされるチエツク信号が示されている。

デコーダ８３は、命令コードの値に対応して、以下の第
１表のような出力信号を生成する。

第１表 また、デコーダ８４−８６は、レジスタ番号の値に対応
して、第２表に示す出力信号を生成する。

第２表 次に、第４図に示すプログラム例を用いて作用を説明す
る。

第４図を参照すると、ｒＶＬＯＡＤＪはベクトルロード
の命令コード、「■ＡＤＤ」はベクトル加算の命令コー
ド、ｒＶｓＴＯＲＥＪはベクトルストアの命令コード、
ｒＶＭＵＬＴｊはベクトル乗算の命令コードを示してい
る。また、ｒＶＲＯＪからｒＶＲ３Ｊは命令オペランド
のベクトルレジスタを示し、各々のベクトルレジスタは
２５６個のベクトル要素を格納できるものとする。（ａ
、ｂ。

Ｃ）の３つ組で示した命令オペランドは、ベクトルコー
ド／ストア命令の主記憶オペランドランドを示し、ａは
ベクトルアクセスする開始起点アドレ←（ｂ　ａ　ｓ　
ｅ、　５，２５６）Ｊは、ｂａｓｅをメモリの開始起点
アドレス、ベクトル要素間距離５、ベクトル長２５６の
ベクトル要素を、ベクトルレジスタＶＲＯにロードする
命令であることを示している。

次に第４図で示したプログラムの主記憶参照に関する順
序性を第５図を用いて説明する。第５Ａ図は第４図の１
番目の命令と２番目の主記憶アクセス命令が参照するメ
モリアドレスを示している。

１番目の命令も２番目の命令もベクトルロードであり、
かつ、ベクトルレジスタの競合もないため、この場合、
プログラムで与えられた順序に従い実行される。次に、
１番目の命令と２番目の命令が実行開始されると、３番
目のベクトル加算命令がベクトル・レジスタｖＯと■１
に被演算対象にロードされるのに同期して実行に移され
るが、該加算命令の実行結果を主記憶装置に書き込む４
番目のベクトルストア命令は、該加算命令の演算結果が
ＶＲＯに書き込み開始されるまで実行に移れない。一方
、５番目のベクトルロード命令は第５Ｂ図に示すように
、４番目のベクトルストア命令がストアした結果をロー
ドするのではないため、４番目のベクトルストア命令に
先行して実行を開始することが可能である。

本発明はこの４番目のベクトルストア命令を５番目のベ
クトルロード命令が主記憶参照に関して追い越してもか
まわないことを判定するものであり、本発明を用いれば
、４番目のベクトルストア命令と５番目のベクトルロー
ド命令のベクトル要素間距離の大きさが等しく　（いず
れも１５１）、かつ、４番目のベクトルストア命令のス
トア開始起点アドレス（ｂ　ａ　ｓ　ｅ）と５番目のベ
クトルロード命令のロード開始起点アドレス（ｂａｓｅ
十２）が等しくなく、かつ、該ベクトルストア命令のス
トア開始起点アドレスと該ベクトルロード命令のロード
開始起点アドレスの差の大きさ（ｌｂａｓｅｌ＋２−ｂ
ａｓｅｌ　ｌすなわち２）が４番目のベクトルストア命
令の要素間距離の大きさ（１５すなわち５）よりも小さ
いため、追越し可能と判定することができる。

これに基づいて、命令投入決定部７について詳細に説明
する。

以下、実際の命令に対応して説明する。

・ＶＬＯＡＤ　　ＶＲＯ←（ｂａｓｅ、ｄｉｓｔ、１ｅ
ｎ）命令コードはＶＬＯＡＤであり、現在主記憶アクセ
スパスがＢＵＳＹであれば命令投入することは出来ない
。また、書込レジスタ番号９ＶＲＯであり、現在ＶＲＯ
が読みだしＢＵＳＹであれば本命令を投入することは出
来ない。

・ＶＳＴＯＲＥ　　ＶＲＩ−＋　（ｂａｓ　ｅ、　ｄ　
ｉ　ｓ　ｔ、　１　ｅｎ）命令コードはＶＳＴＯＲＥで
あり、現在主記憶アクセスパスがＢＵＳＹであれば命令
投入することは出来ない。また、読出レジスタ番号はＶ
ＲＩであり、現在ＶＲＩが書込ＢＵＳＹであれば本命令
を投入することは出来ない。

・ＶＭＵＬＴ　　ＶＢ２　←ＶＲＯ，ＶＲＩ命令コード
はＶＭＵＬＴであり、現在乗算器がＢＵＳＹであれば命
令投入することは出来ない。

また、書込レジスタ番号はＶＢ２であり、現在ＶＲ２が
読出ＢＵＳＹであれば本命令を投入することは出来ない
。さらに、読出レジスタはＶＲＯ及びＶＲＩであり、何
れのレジスタが現在書込ビジーであっても本命令を投入
することは出来ない。

以上の３例に対し、第８図の生成回路では、これから投
入しようとする命令が使用する予定のハードウェア資源
を既に投入された実行中の命令が使用しているかどうか
をチエツクするための回路である。

第１図を参照すると、命令投入部７の最終的な判定は、
線１６を介して与えられる主記憶参照論理競合チエツク
部９の判定結果と、線１５を介して与えられるレジスタ
参照論理競合チエツク部８の判定結果と、先行／後続命
令に対応して設けられた第８図の生成回路の判定結果を
総合して行う。

これらの関係は第３表に示される。

Σ２２− 次に本発明の一実施例の動作を説明する前に命令の実行
状態と各種ビジー信号との関係について第９図および第
１０図を参照して詳細に説明する。

まず、命令の実行状態について説明する。

第９図を参照すると、ＶＬＯＡＤ、ＶＡＤＤ。

ＶＭＵ　Ｌ　Ｔ　、およびＶＳＴＯＲＥ等の命令の実行
状態は平行四辺形で示されている。この図形の意味を第
１０図を用いて説明する。

ベクトル演算においては主記憶参照／演算等の処理をパ
イプライン方式で処理する。このため、ベクトルの第１
要素、第２要素、第３要素、・・・は互いにパイプライ
ン的に同時に処理されていく。

平行四辺形における斜辺が、この各１要素に対する処理
の時間的な経過を示している。平行四辺形の横辺は、順
次、ベクトルの新しい要素の処理が進んでいくことを示
している。

各ベクトル要素に対する処理をベクトルロードを例とし
て説明すれば、アドレス生成、主記憶アクセス、ベクト
ルレジスタへの読出データの格納である。

各ベクトル要素に対する処理をベクトル演算（ＶＡＤＤ
、ＶＭＵＬＴ）　を例トシテ説明スレば、ベクトルレジ
スタからの読出、演算、ベクトルレジスタへの演算結果
の格納である。

次に、各種ビジー信号の状態変化を説明する。

第９図を参照すると、実線で示されたビジー信号は、ビ
ジー信号のオン状態を示す。ビジー信号上の番号は、実
行中の命令のどの命令によりビジー状態となっているか
を示す。

例として、１番目の命令ｆｆＬＯＡＤ　　ＶＲＯ←（ｂ
ａｓｅ、５，２５６））について説明する。

本命令が実行待機キューから取り出され実際の実行が開
始されると、主記憶アクセスパスとＶＲＯへの書き込み
がビジーとなる。ビジーが解除される時期は、主記憶ア
クセスパスビジーとＶＲＯ書き込みビジーでは異なる。

主記憶アクセスパスについては後続するＶＬＯＡＤ／Ｖ
ＳＴＯＲＥ命令が主記憶アクセスパスを利用可能となる
直前までであり、ＶＲＯレジスタ書き込みビジーについ
ては、後続してＶＲＯを読みだそうとする命令が実際に
読出可能となる直前までである。

このビジー信号の種類とビジー信号が解除されるタイミ
ングの設定はベクトル演算器部、主記憶処理部の構成方
法によって異なるが、本実施例では各ベクトルレジスタ
に対する読出しは、複数の命令からの読出要求に対して
同時処理可能であることを仮定している。

次に本発明の一実施例の動作について第４図のプログラ
ム例を用い、第１図、第２図、第６図および第９図を参
照して詳細に説明しよう。

第１図、第２図、第６図および第９図を参照すると、先
ず、初期状態（第９図の時刻ｔ。）での実行待機キュー
２の状態は、命令１としてプログラムの１番目のベクト
ルロード命令、命令２としてプログラムの２香りのベク
トルロード命令がセットされる（第６図（ａ）の状態）
。レジスタ参照の論理競合チエツク部８はプログラム上
先行する命令１が書キ込みレジスタをプログラム上後続
する命令２が読み出し参照を行わず、かつ命令２が書き
込み参照を行うレジスタを命令１が読み出し参照しない
ため、追越し可能であることを命令投入決定部７に通知
する。主記憶参照の論理競合チエツク部９は第２図の回
路に従い、命令１の主記憶参照開始起点アドレスｂａｓ
ｅｌと命令２の主記憶参照開始起点アドレスｂａｓｅ２
が等しくなく、かつ、命令１のベクトル参照要素間距離
の大きさと命令２の主記憶参照要素間距離の大きさが等
しくなく、かつ、命令１の主記憶参照開始起点アドレス
ｂａｓｅｌと命令２の主記憶参照開始起点アドレスｂａ
ｓｅ２の差の大きさが命令１のベクトル参照要素間距離
の大きさより小さいために追越し可能であることを命令
投入決定部７に通知する。

命令投入決定部７は状態保持部３からの信号により実行
中の命令が使用しているレジスタ及び演算器及び主記憶
処理部と、命令１が競合しないこと、命令２も競合しな
いことを判定する。従って、命令１も命令２も投入可能
であり、かつ、命令１と命令２の間にも論理的な順序関
係がないと判定されたため、命令１の番目の命令である
ベクトルロード命令を投入する（第９図時刻１＋）。

次に、次状態での実行待機キュー２の状態は、命令１と
してプログラムの２番目のベクトルロード命令、命令２
としてプログラムの３番目のベクトル加算命令がセット
される。（第６図（ｂ）の状態）。レジスタ参照の論理
競合チエツク部８はプログラム上先行する命令１が書き
込むレジスタをフログラム上後続する命令２が読みだし
参照を行うため、追越し不能であることを命令投入決定
部７に通知する。主記憶参照の論理競合チェク部９は命
令３が主記憶参照を行わないため判定を行わない。命令
投入決定部７は、レジスタの論理競合チエツク部８から
の信号により命令１と命令２の間の追越しは認められな
いため、状態保持部３からの信号に従い主記憶参照処理
部６が次命令の処理可能となるタイミングで命令１０２
番目の命令であるベクトルロード命令を投入する（第９
図の時刻ｔ２）。

次に、次状態での実行待機キュー２の状態は、命令１と
してプログラムの３番目のベクトル加算命令、命令２と
してプログラムの４番目のベクトルストア命令がセット
される（第６図（Ｃ）の状態）。レジスタ参照の論理競
合チエツク部８はプログラム上先行する命令１が書き込
むレジスタをプログラム上後続する命令２が読みだし参
照を行うため、追越し不能であることを命令投入決定部
７に通知する。主記憶参照の論理競合チエツク部９は命
令１が主記憶参照を行なわないため判定を行わない。命
令投入決定部７は、レジスタの論理競合チエツク部８か
らの信号により命令１と命令２の間の追越しは認められ
ないため、状態保持部３からの信号でベクトルレジスタ
ＶＲＯとＶＲＩが読みだし可能となるタイムンダで命令
１の３番目の命令であるベクトル加算命令を投入する（
第９図の時刻ｔ３）。

次に、次状態での実行待機キュー２の状態は、命令１と
してプログラムの４番目のベクトルストア命令、命令２
としてプログラムの５番目のベクトルロード命令がセッ
トされる（第６図（ｄ）の状態）。レジスタ参照の論理
競合チエツク部８はプログラム上先行する命令１が書き
込むレジスタなプログラム上後続する命令２が読みだし
参照を行わず、かつ命令２が書き込み参照を行うレジス
タを命令１が読みだし参照しないため、追越し可能であ
ることを命令投入決定部７に通知する。主記憶参照の論
理競合チエツク部９は第２図の回路に従い、命令１の主
記憶参照開始起点アドレスｂａｓｅ”ｌと命令２の主記
憶参照開始起点アドレスｂａｓｅ２が等しくなく、かつ
、命令１のベクトル参照要素間距離の大きさと命令２の
主記憶参照要素間距離の大きさが等しくなく、かつ、命
令１の主記憶器′照開始起点のアドレスｂａｓｅｌと命
令２の主記憶参照開始起点アドレスｂａｓｅ２の差の大
きさが命令１のベクトル参照要素□間距離の大きさより
小さいため追越し可能であることを命令投入決定部７に
通知する。命令投入決定部７は、状態保持部３からの信
号により命令１のベクトルストア命令は前状態で投入し
た３番目のベクトル加算命令の処理結果がベクトルレジ
スタＶＲＯに書キ込み開始されるまで投入できず、かつ
、命令２は命令１を追越し可能であるため、命令２の５
番目のベクトルロード命令を投入する（第９図の時刻ｔ
４）。

次に、次状態での実行待機キュー２の状態は、命令１と
してプログラムの４番目のベクトルストア命令、命令２
としてプログラムの６番目のベクトルロード命令がセッ
トされる（第６図（ｅ）の状態）。この時点では先に実
行投入した３番目のベクトル加算命令の演算結果はベク
トルレジスタＶＲＯに書き込み開始されているものとし
よう。

レジスタ参照の論理競合チエツク部８はプログラム上先
行する命令１が書き込むレジスタをプログラム上後続す
る命令２が読みだし参照を行わず、かつ命令２が書き込
み参照を行うレジスタを命令１が読みだし参照しないた
め、追越し可能であることを命令投入決定部７に通知す
る。主記憶参照の論理競合チエツク部９は第２図の回路
に従い、命令１の主記憶参照開始起点アドレスｂａｓ　
ｅ　１と命令２の主記憶参照開始起点アドレスｂａｓｅ
２が等しくなく、かつ、命令１のベクトル参照要素間距
離の大きさと命令２の主記憶参照要素間距離の大きさが
等しくなく、かつ、命令１の主記憶参照開始起点アドレ
スｂａｓｅｌと命令２の主記憶参照開始起点アドレスｂ
ａｓｅ２の差と大きさが命令１のベクトル参照要素間距
離の大きさより小さいため追越し可能であることを命令
投入決定部７に通知する。命令投入決定部７ば、状態保
持部３からの信号により実行中の命令が使用しているレ
ジスタ及び演算器及び主記憶処理部と、命令１が競合し
ないことと、命令２も競合しないことを判定する。従っ
て命令１も命令２も投入可能であり、かつ、命令１と命
令２の間にも論理的な順序関係がないと判定されたため
、命令１の４番目の命令であるベクトルストア命令投入
する（第９図の時刻ｔ５）。

以降も同様な手順を経て実行待機キュー２の状態は第６
図（ｆ）、第６図（ｇ）と状態を変えていく。

本実施例は上記に説明したように、はすかい関係にある
２個のベクトル主記憶参照関係の論理的追越し可能性を
判定するものであるが、命令待機キュー２のエントリ数
を３以上にすることも可能である。さらに、本実施例で
はベクトル・ストア命令をベクトル・ロード命令が追越
す動作例を示したが、ベクトル・ストア命令間、ベクト
ル・ロード命令間、ベクトル・ロード命令をベクトル・
ストア命令が追越す場合などにも適用できる。

また、主記憶参照の論理競合チエツク部９において、先
行するベクトルストア命令で指定されたストア開始起点
アドレスｂａｓｅｌから該ベクトルストア命令の最終ス
トアアドレスであるｂａｓｅＩＸｄｉｓｔｌＸ　（ｌｅ
ｎｌ−１）までの間をアドレス集合要素とする（ａｄｄ
ｌ　：ｂａｓｅ１≦ａｄｄｌ≧（ｂａｓ　ｅ　ＩＸｄ　
ｉ　ｓ　ｔ　ＬＸ　（１ｅｎ　１−１）））と、後続す
るベクトル四−Ｆ命令で指定されたロード開始起点アド
レスｂａｓｅ２から該ベクトルロード命令の最終ストア
アドレスであるｂａｓｅ２十１ｅｎ２−１）Ｘｄｉｓｔ
２までの間をアドレス集合要素とする（ａｄｄ２：ｂａ
ｓｅ２≦ａｄｄ２≧（ｂａｓｅ２Ｘｄｉｓｔ２Ｘ（ｌｅ
ｎ２−１）））との交わりの集合が空であるならば主記
憶参照に関して追越しても構わないと判定する回路を併
設するこ七により、アドレスのはすかい関係と重複関係
の両方の判定を行うことも可能である。

アドレスの重複関係を判定する場合の主記憶参照の論理
競合チエツク部９の他の１例を第３図を参照して詳細に
説明する。

第３図を参照すると、主記憶参照の論理競合チエツク部
９の他の例は、命令１のベクトルアクセスする開始起点
アドレス（ｂａｓｅｌ）を格納するレジスタ３３と、命
令１のベクトルアクセスするベクトル長（ｌｅｎｌ）を
格納するレジスタ３４と、命令１のベクトルアクセスす
る要素間距離（ｄｉｓｔｌ）を格納するレジスタ３５と
、命令２のベクトルアクセスする開始起点アドレス（ｂ
　ａ　ｓ　ｅ　２）を格納するレジスタ３６と、命令２
のベクトルアクセスするベクトル長（ｌｅｎ２）を格納
するレジスタ３７と、命令２のベクトルアクセスする要
素間距離（ｄ　ｉ　ｓ　ｔ　２）を格納するレジスタ３
８と、加算器３９と、乗算器４゜と、加算器４１と、加
算器４２と、乗算器４３と、加算器４４と、２×２のス
イッチング回路４５と、レジスタ４６〜４９と、犬なり
関係が成立するかどうかを判定する比較器５０と、小な
り関係が成立するかどうかを判定する比較器５１と、大
なり関係が成立するかどうかを判定する比較器５２と、
小なり関係が成立するかどうかを判定する比較器５３と
、論理和回路５４と、論理積回路５５と、論理和回路５
６と、はすかい関係の判定回路５７と、論理和回路５８
から構成される。

はすかい関係の判定回路５７は第２図の回路と同じもの
である。また、２×２のスイッチング回路４５は、命令
１のベクトルアクセスする要素間距離（ｄ　ｉ　ｓ　ｔ
　１）を格納するレジスタ３５の符号部が負数を示す場
合にクロス状態に接続し、命令１のベクトルアクセスす
る要素間距離（ｄｉｓｔｌ）を格納するレジスタ３５の
符号部が正数を示す場合に交わらない状態に接続する。

本発明には、ベクトルストア命令と該ベクトルロード命
令にプログラム上で後続する該ベクトルストア命令とベ
クトル要素間距離が等しいベクトルロード命令が参照す
る主記憶上のアドレスが、籍巌 互いにはすかいになっており、かつ、該ベクトルストア
命令と該ベクトルロード命令がアクセスする開始起点ア
ドレスが、該ベクトルストアのベクトル要素間距離の大
きさ以上に離れていない場合に、主記憶参照に関して追
越し可能かどうかを正しく判定する効果を有している。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図； 第２図および第３図は、第１図の主記憶参照論理競合チ
エツク部９の一例を示す図； 第４図は本発明の詳細な説明するためのプログラム例を
示す図； 第５Ａ図および第５Ｂ図は、ベクトルロード／ストア命
令の主記憶参照を示す図； 第６Ａ図から第６Ｇ図は第１図の命令格納部２の命令格
納状態を示す図； 第７図は、レジスタ参照論理競合チエツク部８の詳細な
構成を示す図； 第８図は、命令投入決定部７の一部の詳細な構成を示す
図； 第９図は、命令の実行状態および命令の実行に伴って変
化する各種ビジー信号の状態を示す図；および第１０図
は命令の実行状態を示す図である。 図において、１・・・・・・プログラム保持部、２・・
・・・・命令格納部、３・・・・・・状態保持部、４・
・・・・・命令処理順決定部、５・・・・・・ベクトル
演算器部、６・・・・・・主記憶参照処理部、７・・・
・・命令投入決定部、８・・・・・・レジスタ参照論理
競合チエツク部、９・・・・・・主記憶参照論理競合チ
エツク部。 代理人　弁理士　　内　原　　　晋 ニさ 心４ へ 守く 心く へ ２５各日

Claims (2)

【特許請求の範囲】
1. （１）１個以上のパイプライン化された演算器と複数の
   ベクトルレジスタと該演算器と該ベクトルレジスタを結
   合するネットワークから構成されたベクトル演算器と、
   ベクトルを単位とするロード／ストアを主記憶装置の該
   ベクトルレジスタとの間で行う主記憶処理装置を備える
   ベクトル処理装置において、 ベクトル演算器および主記憶処理装置へ投入する命令群
   を保持する第１の手段と、 実行中の命令により使用されているベクトルレジスタ、
   演算器、主記憶装置の状態を保持する第２の手段と、 該第１の手段により保持されている命令群から該第２の
   手段により保持されている各種資源の状態に基づきプロ
   グラムで指定された命令投入順序によらずベクトル演算
   器および主記憶処理装置に投入する命令を決定する第３
   の手段を備え、 この第３の手段は、該第１の手段により保持されている
   命令群中のベクトルストア命令と、該ベクトルストア命
   令よりも後から命令投入することをプログラムで指定さ
   れた該第１の手段により保持されている命令群中のベク
   トルロード命令に関し、該ベクトルストア命令で指定さ
   れたベクトル要素間距離の大きさと該ベクトルロード命
   令で指定されたベクトル要素間距離の大きさが等しく、
   かつ、該ベクトルストア命令で指定されたストア開始起
   点アドレスと該ベクトルロード命令で指定されたロード
   命令で指定されたロード開始起点アドレスが等しくなく
   、かつ、該ベクトルストア命令で指定されたストア開始
   起点アドレスと該ベクトルロード命令で指定されたロー
   ド命令で指定されたロード開始起点アドレスの差の大き
   さが該ベクトルロード命令で指定されたベクトル要素間
   距離の大きさよりも小さい場合に、該ベクトルロード命
   令を該ベクトルストア命令に先行してベクトル演算器お
   よび主記憶処理装置に投入する手段を持つことを特徴と
   する命令処理順序制御システム。
2. （２）１個以上のパイプライン化された演算器と複数の
   ベクトルレジスタと該演算器と該ベクトルレジスタを結
   合するネットワークから構成されたベクトル演算器と、
   ベクトルを単位とするロード／ストアを主記憶装置と該
   ベクトルレジスタとの間で行う主記憶処理装置を備える
   ベクトル処理装置において、 ベクトル演算器および主記憶処理装置へ投入する命令群
   を保持する第１の手段と、 実行中の命令により使用されているベクトルレジスタ、
   演算器、主記憶装置の状態を保持する第２の手段と、 該第１の手段により保持されている命令群から該第２の
   手段により保持されている各種資源の状態に基できプロ
   グラムで指定された命令投入順序によらずベクトル演算
   器および主記憶処理装置に投入する命令を決定する第３
   の手段を備え、 前記第３の手段は、該第１の手段により保持されている
   命令群中のベクトルストア命令と、該ベクトルストア命
   令よりも後から命令投入することをプログラムで指定さ
   れた該第１の手段により保持されている命令群中のベク
   トルロード命令に関し、該ベクトルストア命令によりス
   トアされるストア開始起点アドレスから該ベクトルスト
   ア命令によりストアされる最終ストア・アドレスまでの
   連続するアドレス区間と該ベクトルロード命令によりロ
   ードされるロード開始起点アドレスから該ベクトルロー
   ド命令によりロードされる最終ロード・アドレスまでの
   連続するアドレス区間とが交わらない場合にも、該ベク
   トルロード命令を該ベクトルストア命令に先行してベク
   トル演算器および主記憶処理装置に投入する手段を持つ
   ことを特徴とする請求項１記載の命令処理順序制御シス
   テム。