JPH02278573A - データ記憶装置および方法 - Google Patents
データ記憶装置および方法Info
- Publication number
- JPH02278573A JPH02278573A JP2058253A JP5825390A JPH02278573A JP H02278573 A JPH02278573 A JP H02278573A JP 2058253 A JP2058253 A JP 2058253A JP 5825390 A JP5825390 A JP 5825390A JP H02278573 A JPH02278573 A JP H02278573A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- randomized
- byte
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000000295 complement effect Effects 0.000 claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 3
- 238000013500 data storage Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- XUNKPNYCNUKOAU-VXJRNSOOSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-amino-5-(diaminomethylideneamino)pentanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]a Chemical compound NC(N)=NCCC[C@H](N)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@@H](CCCN=C(N)N)C(=O)N[C@@H](CCCN=C(N)N)C(O)=O XUNKPNYCNUKOAU-VXJRNSOOSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
Abstract
め要約のデータは記録されません。
Description
どの不揮発性記録媒体に書き込まれる、ないし記憶され
る直接アクセス記憶装置(DASD)の分野に関する。
ータの疑似ランダム化に関する。位置の点で媒体のトラ
ックの長さに沿うようにデータを記録するという媒体の
能力に負荷をかけることのあるデータ・パターンの記録
を避けるような態様で、データがランダム化される。
タを後でディスクから読み取り、ランダム化解除を行な
う場合に発生することのある読取りエラーを識別し、補
正するための、DASDのエラー回復ネットワーク(F
CC)の能力に負荷をかけることのあるデータ・パター
ンも回避する。
あるから、これらの装置の詳細は説明しない。このよう
な装置、特に磁気ディスク装置においては、2進の「1
」または「O」、あるいはこれら両方のいくつかの負荷
列を適切に記録すなわち書き込む能力は、ディスク・ヘ
ッド・インターフェイスと磁気記録現象の関数であると
いえば充分であろう。このような負荷パターンの記録を
試みた場合、記録されたデータの線形トラック位置(す
なわち、トラックに沿ったS−8またはN−N磁気転移
)はまず、希望する位置からシフトし、結果としてデー
タの以降の読取りが読取りエラーを生じることがある。
の能力に負荷をかけるある種のデータ・パターンに、エ
ラー補正コードが敏感であることが知られている。読取
り負荷パターンの例の1つは、等しい(すなわち、反復
した)強さの読取りエラーの1つが再発する列で−5= ある。
ランダム化し、かつ読取り時に、ヘッド/媒体インター
フェイスに負荷をかける書込みパターンが回避され、ま
たFCCに負荷をかける読取りパターンが回避されると
いう互いに補い合う態様でランダム化されたランダム化
解除を行なう手法を提供する。
憶前に2進データをランダム化し、かっヘッド/ディス
ク・インターフェイスに負荷をかけるデータ・パターン
を回避するという概念は、従来技術では見いだせないも
のである。さらに、後の、任意の時点で(すなわち、デ
ータ伝送システムにおけるようにリアル・タイムにでは
なく)、ランダム化されたデータをディスクから読み取
り、次いてデータのランダム化解除を行なってから、ラ
ンダム化解除されたデータをFCCネットワークに提示
するという概念も、従来技術では見いだせないものであ
ると思われる。
ム伝送経路ディジタル通信システムに使用することは公
知である。米国特許第4639548号はその例である
。この特許においては、入力データ信号はスクランブル
され、次いで重畳エンコーダに印加される。エンコーダ
の出力は次いで、伝送経路に印加される。伝送径路によ
って受信機に伝送されたデータはまず、重畳エンコーダ
に印加され、次いでデスクランブラに印加される。
ラー補正パルス信号によって、スクランブラと同期され
ている。
ィジタル・データ伝送システムに関して、スクランブラ
/デスクランブラの手法を使用することが記載されてい
る。このシステムにおいて、スクランブラ/デスクラン
ブラの機能は、遅延回路及び排他的論理和ゲートを含む
ネットワークによって提供される。同期化及びクロッキ
ングについては、この特許には記載されていない。
コーダによってサンプルし、符号化するデータ処理及び
伝送システムが記載されている。
え、ディジタル・データの各ブロックにおけるエラーの
補正を可能とする。次いで、ディジタル・データ及びパ
リティ・ビットはスクランブラによってパルスのランダ
ムな列に変換されてから、リアル・タイムでチャネルに
印加される。チャネルの出力において、データはスクラ
ンブル解除され、エラー・エンコーダに印加され、次い
で利用回路で使用するために、アナログ信号に再構成さ
れる。スクランブラは周知の自動同期化スクランブラ、
たとえばモジュロ2の加算器及び1セルの遅延回路から
なる1セルのスクランブラ/デスクランブラであるとさ
れている。
タ・ストリームを有するディジタル・データ伝送システ
ムで使用されるスクランブラ及びデスクランブラが記載
されている。この特許の相補スクランブラ/デスクラン
ブラの各々は、集合され、次いでスクランブラ/デスク
ランブラの入力にフィードバック/フィードフォワード
式に接続される一連のタップ(すなわち、タップ遅延線
)を有する線形順序フィルタからなる一連の遅延要素(
すなわち、シフト・レジスタ)で構成されている。
・タイムで伝送するためにデータをスクランブルすると
いう従来技術を例示するものである。
DASD装置の読み書きチャネルに相補的なランダマイ
ザ/デランダマイザの組合せを使用することを示唆する
ものではない。本発明によれば、ランダム化されたデー
タを、磁気ディスクなどの不揮発性媒体に記録ないし記
憶する。次いで、DASD装置を使用して、ランダム化
されたデータを、相補的なデランダマイザを存する読取
リチャネルに読み取る。DASDランダマイザ/デラン
ダマイザの組合せは、ランダム化されたデータを記憶す
る能力に負荷をかけるデータ・パターンの書込みを回避
するように機能し、かつ記憶されているランダム化され
たデータを後でディスクから読み取る場合に生じること
のあるエラーを識別し、補正する読取りチャネルのエラ
ー補正コード(F CC)の能力に負荷をかける読取り
エラー状態を回避するために機能する。
媒体を利用して、2進データを記録し、その後読み取る
ための方法及び装置を提供するものであり、データ・レ
コードが書込み前にランダム化され、ランダム化された
データ・レコードの読取り時に、データ・レコードが相
補的な態様でランダム化解除される。
・レコードをラン・レングス符号化し、かつランダム化
解除前に読取りデータ・レコードを相補的な態様でラン
・レングス復号することである。
りデータ・レコードの各バイトに対して疑似ランダム相
補シーケンスで複数バイト・データ・レコードをランダ
ム化し、その後読取りデータ・レコードをランダム化解
除することである。
ている2進カウントによって決定される相補ランダム化
/ランダム化解除シーケンスを提供することであり、カ
ウンタのカウントは複数バイト・データ・レコード及び
対応する複数バイト読取りデータ・レコードの開始時に
初期化され、複数バイト・データ・レコードの各バイト
及び複数バイト読取りデータ・レコードの各バイトが連
続的に処理されるにしたがい、カウンタは連続的に次の
所定のカウントに増加される。
、各データ・レコード・バイトの最初の4ビツトと疑似
ランダム8ビツト・カウンタの最初の4ビツトの乗算、
ならびに各データ・レコード・バイトの最後の4ビツト
と8ビツト・カウンタの最後の4ビツトの乗算を行ない
、その後、読取りデータ・レコードのランダム化解除の
際に、各読取りデータ・レコード・バイトに8ビット・
カウンタの最後の4ビツトを逆の順序にしたものを乗じ
、かつ各読取りレコード・バイトの最後の4ビツトに8
ビツト・カウンタの最初の4ビツトを逆の順序にしたも
のを乗じることによる逆数の乗算を行なうことである。
なる2進データを、DASD装置の磁気ディスクなどの
不揮発性メモリに書き込む前にランダム化し、かつその
後データをディスクから読み取る場合に、ランダム化解
除を行なう装置及び方法を提供する。
タはまずランダム化され、次いでラン・レングス符号化
され、次いでDASDの書込みチャネルを使用して、デ
ィスクに書き込まれる。
ドをDASD読取りチャネルを使用してディスクから読
み取る場合、レコードはまず復号され、次いで相補的な
態様でランダム化解除されて、元のユーザ・データ及び
対応するECCデータを復元する。
ランダマイザはデコーダとECCネ・ソトワークの間に
置かれる。このようにして、反復した、一定の大きさの
読取りエラーがランダム・エラーに見えるようになり、
したがってこれらの−定の大きさの読取りエラーを検出
し、補正するECCネットワークの能力に対する負荷が
最少となる。
Cデータ)をランダム化するための手法が構成され、か
つディスク上の適切な線形トラ・ツク位置に磁気転移を
記録するへ・ノド/ディスク・インターフェイスの能力
に負荷をかけるデータ・パターンの書込みを回避するよ
うになされる。その後、ディスクの読取りを行なう場合
、相補的なランダム化解除手法が反復したパターンの読
取りエラーの、読取りチャネルのECCネットワークへ
の提示を防止する。したがって、読取りエラーが読取り
チャネルを介して伝搬されなくなる。
ランダマイザは、それぞれ有限フィールド・データ乗算
器及び除算器の形態を取ることができ、これらは両方と
も同じタイプの疑似ランダム多項式カウンタを利用する
。書込みチャネルのランダマイザにおいて、データには
多項式カウンタの内容が乗算される。読取りチャネルの
デランダマイザにおいて、ランダム化されたデータは多
項式カウンタの内容によって除算され、書込みチャネル
のランダマイザの乗算効果が除かれる。
ザ及び読取りチャネルのデランダマイザは、8ビツトの
疑似ランダム・カウンタを含むことができる。書込み/
読取りデータが8ビツトのデータ・ワードのストリング
で構成されている場合、8ビツト疑似ランダム・カウン
タを進め、バイト・カウンタの制御のもとで、所定の反
復した疑似ランダムな態様で、すなわち同一の既知の、
反復しランダムな順序で255の明確な異なる状態(す
べてOの状態は使用されない)を通ることができる。バ
イト・カウンタはディスクに書き込まれる、あるいはデ
ィスクから読み取られる複数バイトのデータの順次書込
み/読取りに応じて進む。
カウンタは8ビツトの疑似ランダム多項式カウンタから
なっており、このカウンタは2つの独立した4ビツト疑
似ランダム・レジスタないしカウンタに分割される(第
3図参照)。
ち、4ビツト・レジスタの一方)の上位4ビツト(すな
わち、ビットPO−P3)は、本明細書において「順多
項式」と呼ぶ第1の4ビツト多項式から導かれる排他的
論理和フィードバックによって進められ、カウンタ(す
なわち、4ビツト・レジスタのもう一方)の下位4ビ・
ソト(すなわち、ビットP4−P7)は、本明細書にお
いて「逆多項式」と呼ぶ第2の4ビツト多項式から導か
れる排他的論理和フィードパ・ツクによって進められる
。
ビツト(すなわち、ビットPO−P3)は、既知の反復
する疑似ランダム順序で15の異なるカウンティング状
態(状態“oooo”は使用されない)をランダムに通
る。しかしながら、下位4ビツト(すなわち、ビットP
4−P7)は13の異なるカウンティング状態を通るだ
けである。
みチャネルのランダマイザの乗算効果を除くことによっ
て、元のデータが再生される。この場合、存限フィール
ドの除算が、逆数による乗算といわれる手法によって達
成される。
4ビツト(すなわち、ビットPO−P3)は、上述の順
多項式から導かれる排他的論理和フィードバックによっ
て再度進められ、またカウンタの下位4ビツト(すなわ
ち、ビットP4−P7)は、上述の逆多項式から導かれ
る排他的論理和フィードバックによって再度進められる
。
らの上位4ビツト(すなわち、ビットPO−P3)は上
述の13の異なるカウンティング状態のみを通る。カウ
ンタの下位4ビツト(すなわち、ビットP4−P7)は
上述の15の異なるカウンティング状態を通る。
取りの両方に対し、8ビツト多項式カウンタの反復カウ
ンティング・サイクルは15X13バイトのサイクル、
すなわち195の連続したデータ・バイト・サイクルな
いし回数で構成されている。
書き込まれる195のデータ・バイトの各順次フィール
ドの間、カウンティング・シーケン=17 スを繰り返すように作動する、8ビット疑似ランダム多
項式カウンタの順次カウンティングによってもたらされ
るランダム化された形態で、データがディスクに書き込
まれ、またその後、読取りチャネルのデランダマイザ内
の8ビツト多項弐カウンタが作動して、書込みチャネル
のランダマイザ内の多項式カウンタによる以前の書込み
操作の際に生じたデータ乗算を除いた場合に、ランダム
化されたデータがディスクから読み取られる。この場合
も、カウンタは195データ・バイトの各順次フィール
ドのディスクからの読取り中に、そのカウンティング・
シーケンスを繰り返すように作動する。
は、単一の多項式カウンタ40が書込みチャネルと読取
りチャネルの両方で機能する。
及び逆多項式は、カウンタの一方の4ビツトの部分の2
進の内容が、カウンタの他方の4ビツト部分の2進の内
容の逆数となるように選択される。
+1となるように選択され、「逆多項式」はg (x)
:X”+X”+ 1となるように選択される。
するのに使用されたカウンタの特定の多項式ワード(す
なわち、ピッ)PO−P7)が逆転され、次いでランダ
ム化バイトを後で読み取るときに使用される場合、読取
り時のカウンタのワード内容(すなわち、ビットPO−
P7)が書込み時のカウンタのワード内容の逆数となる
ように選択され、このようにして、ランダム化されたバ
イトが元の乗算器によって除算され、したがってバイト
がランダム化解除される。
り、同一のカウンタ構造及び構成を、書込みチャネルの
ランダマイザ及び読取りチャネルのデランダマイザの両
方に使用できる。
ドをランダム化する手順は、カウンタ4Oを、この例の
場合には、PO−P7=“00010001“という特
定の状態に初期化ないしシードすることを必要とする。
3)には、ここでカウンタの上位4ビツト(すなわち、
po−p3)が乗じられ、書込みデータの下位4ビツト
(すなわち、CW4−CW7)には、カウンタの下位4
ビツト(すなわち、P4−P7)が乗じられる。カウン
タは次のランダム化カウント状態に進められ、上述の乗
算がカウンタの次の疑似ランダム状態を使用して、次の
書込みデータ・バイトに対して繰り返される。次の書込
みフィールド(第1図の11参照)に達すると、カウン
タは再度“’00010001“°に初期化され、処理
がこの次の書込みデータ・フィールドに一対して繰り返
される。
化解除するための手順は、カウンタを、この例の場合に
は、PO−P7=“10001000“″という状態に
初期化ないしシードすることを必要とする。読取りデー
タの上位4ビツト(すなわち、RO−R3)には、ここ
でカウンタの下位4ビツト(すなわち、P4−P7)が
逆の順序で乗じられ、読取りデータの下位4ビツト(す
なわち、R4−R7)には、カウンタの上位4ビツト(
すなわち、PO−P3)が逆の順序で乗じられる。次い
で、カウンタは、次の読取りデータ・バイトに対する次
のカウント状態に進められ、上述の逆数の乗算処理が繰
り返される。次の読取りフィールドに達すると、カウン
タは再度” 100otooo“に初期化され、処理が
この読取りデータ・フィールドに対して繰り返される。
いて説明せずに、本発明を説明する。このタイプの装置
は当分野の技術者には周知のものである。本発明がこれ
らの装置の書込みチャネル/読取りチャネルの改善をも
たらすものであるから、DASD装置のこの部分のみを
説明する。
符号化の両方を施した後に、磁気記録ディスク(図示せ
ず)のトラックに線形に書き込まれる。
き込まれたデータと同一のものであるから、第2図のも
のと同一のものとして表される。
ングを有する例示的な線形ディスク・l・ラック10か
らなっており、独立したフィールドの各々はこの図では
、たとえば例示的な301バイトからなるものとして示
されている。各データ・フィールド11は、たとえば長
さが12バイトのスタートないし同期区域12から始ま
る。区域12はトラック10内の各独立データ・フィー
ルド11の始まりを識別する同期信号を含んでいる。
の情報も含んでいる。
化解除されない、すなわち区域12がその符号化形式に
符号化され、記録されることに留意すべきである。その
後、データ・フィールド11をディスクから読み取る場
合、ランダム化されていない区域12が復号され、検出
される。この検出状態を使用して、以下に説明するよう
に、読取りチャネルのデランダマイザ34(第1図)を
同期させる。
が256バイトの区域13からなっている。データ・フ
ィールド11のこの部分13は、DASD装置によって
その不揮発性ディスク・メモリに記録ないし記憶される
、可変のユーザ情報やデータを含んでいる。本発明が特
に有用なのは、このユーザ・データ部分13がたとえば
以下の第4表に示すようなバイト” 11111111
”などの多数の同一の反復するバイトからなっている
場合である。この−膜内なタイプの反復データは、グラ
フィック・イメージを定義するユーザ・データで見いだ
されることがしばしばある。これらの反復したバイト・
パターンが磁気記録現象及び従来のFCCアルゴリズム
の両方に負荷をかけることが判明している。
ク25(第1図)を含んでおり、このネットワークは記
録対象のユーザ情報13を分析する。
のFCC区域14の2進内容を生成する。
れる。区域14は復号され、ランダム化解除されてから
、記録されているデータをディスクから読み取る際に生
じることのある読取りエラーを識別し、かつこのような
エラーを復元するために、読取りチャネルのFCCネッ
トワーク36(第1図)によって使用される。
ことは、明らかであろう。
録ディスクへの書込み時に、2進シーケンスまたはパタ
ーンの中には回避しなければならないものもあるが、こ
れはディスクのトラック表面に線形に沿った希望する位
置に磁気転移を正確に配置するというヘッド/ディスク
・インターフェイスの能力に、これらの2進パターンが
負荷をかけるからである。
ターンは、ランダムな読取りデータ・パターンよりも高
いエラー率を生じるように思われる。
る場合、発生する読取りエラーは同じ大きさとなる傾向
がある。すなわち、エラーとなっている各バイトが、エ
ラーの反復の各々に対する同一のビット位置における元
の書込みデータ・バイトと合わなくなる。この種の大き
さの等しいエラー状態は、ある種のFCCコードに対す
るデータの誤補正に高い感受性を生じる。すなわち、デ
ータのディスクからの読取り時に生じる検出されたエラ
ーのシーケンスの中には、これらの読取りエラー状態の
識別または復元、あるいはその両方を行なうFCCの能
力に負荷をかけるものもある。実際には、読取りエラー
状態はFCCに負荷をかけるパターンの読取りの結果と
して未検出/補正のままとなる。
にデータのランダム化を行ない、かつディスクからのラ
ンダム化されたデータ区域13.14のその後の読み取
り時に、データの同じょうな相補的なランダム化解除を
行なって、磁気負荷状態とFCC負荷状態の両方を回避
する。本発明の利点は2つある。まず、カストマ・デー
タの反復するバイトを、ディスクへの書込み前にランダ
ム・データと見えるようにする。第2に、等しい大きさ
のエラー(すなわち、同じビット間隔の複数のエラー)
が、後でランダム化されたデータを読み取るときに発生
したとしても、これらのエラーを読取りチャネルのFC
Cネットワークにランダムに見えるようにし、これによ
って低い誤補正率を達成する。
読取り及び書込みチャネルを示す略図である。この図に
おいて、読み書き変換ヘッドとディスクの間に存在する
変換インターフェイスは、20で示されている。
分13(すなわち、符号化されておらず、ランダム化さ
れていない形態のユーザ・データ)は、書込み操作中、
導体23によって書込みチャネルに提示される。これと
同一のデータ部分13は、その後の読取り操作中に読取
りチャネルの出力導体24上に存在する。すなわち、デ
ィスクに記録されるユーザ・データ13は、書込み操作
中、導体23に提示され、また引き続き、これと同じユ
ーザ・データが読取り操作中に、導体24から復元され
る。
しバス29によって読取りチャネルに提示され、またそ
の後の読取り操作中、読取りチャネルの導体ないしバス
39に存在している。
れる機能の1つは、導体23に存在するユーザ・データ
部分13の2進内容に一意に関連する第2図のFCC2
進データ・フィールド14の生成である。この機能は第
1図においては、ECCネットワーク25の作動によっ
て提供される。
段の作動も含む)の出力は、一連の8ビツト・ワード(
バイト)を含んでいる8ビツト幅のバス26からなって
おり、これらのワードのビットは説明のため、ビットC
WOないしCW7と識別されている。
なわち、ビットCWO−CW7からなる各ワード)は、
疑似ランダム化ネットワーク手段27の作動によってラ
ンダム化される。次いで、ランダム化されたデータは一
連のランダム化されたバイトとして8ビツト・バス28
に提示される。
トを有している。
ド(第2図の区域12参照)は第1図の書込みチャネル
に提示され、ディスク・トラック10の各フィールド1
1の始まりをマークし、識別する。この同期情報は導体
29によって、書込みチャネルに提示される。符号化さ
れ、符号化された形態でディスク・トラックに記録され
ることに加えて、この同期情報はトラック10の各デー
タ・フィールド11の開始時にランダマイザ27を初期
化するように働く(たとえば、同期フィールド12は開
始シードを、第3図の疑似ランダム多項式カウンタ40
に提供するように働く)。
29で同期情報と結合され、次いで両方ともラン・レン
グス限定エンコーダ30、たとえば1.7エンコーダの
操作を受ける。
書込みチャネルの最後の作動は、ランダム化/符号化直
列2進データ・バイト・ストリームを導体21に提示し
、S−8及びN−N磁気転移の形でディスク・トラック
に記録することである。
み取り時に、直列バイト・ストリームが導体22にもた
らされる。このバイト・ストリームはまず、相補的デコ
ーダ31の作動によって復号される。
周知の回路手段によって、復号されたバイト・ストリー
ムが第2図に示す形態で、8ビツト・バス32に、また
同期デテクタ33にもたらされる。導体39の信号は同
期デテクタ・ネットワーク33に検出される同期フィー
ルド部分12を含んでいる。ネットワーク33は各デー
タ・フィールド11の開始時に相補的な疑似ランダム・
デランダマイザ34の作動を同期化し、開始するように
作動する(たとえば、同期フィールド12は第3図の疑
似ランダム多項式カウンタ40に、開始シードをもたら
すように作動する)。
として提示される8ビツトを、ビットROないしR7と
して識別し、デランダマイザ34の出力8ビツト・バス
35に表れる対応するランダム化解除された出力ビット
を、CROないしCR7として識別する。ビットCRO
−CR7によって表されるランダム化解除されたデータ
・バイトが、ランダマイザ27の入力に最初提示された
データ・バイトと同一であることは明らかであろう。
CW7を宵するものとして示されている。
トワーク36及び他の周知の回路手段からなっている(
図示せず)。FCCネットワーク36によって、導体2
3に最初提示されたデータ13は読取りチャネルの出力
導体24から復元される。
施例において、上述の疑似ランダム多項式カウンタは、
それぞれがビットPO−P3及びピッ)P4−P7から
なっている2つのレジスタないしカウンタに分割された
8ビツト・カウンタ40からなっている。この実施例に
おいて、カウンタ40は第2図の書込みチャネル・ラン
ダマイザ27及び読取りチャネル・デランダマイザ34
によって共有されている。
つのラッチからなっている。カウンタの順多項式部分P
O−P3に対する次の状態のチャート及び次の状態の論
理式を、第1表に示す。カウンタの逆多項式部分P4−
P7に対する次の状態のチャート及び次の状態の論理式
を、第2表に示す。
1000 100XXXX 000 XXXX tio oii。
2 ″ד′=無視 ゛十°“=排他的論理和 里■去 多項式カウンタ逆多項式ビット 現在状態 M→ P4 P5 P6 P7 ioo。
7O0100010 100010’0 0 N→ P4n=P5+P4 P 5n’= P 6+ 書込み P8n”P7+ 書込み P7n=P4+ 書込み P4 P5 PE3 P7 ”×゛== 無視”=排他的論理和 たとえば、書込み操作について第1表及び第2表を考え
、かつ書込みデータ・パイ)Mが現在ランダム化されて
いると想定する。この説明で、データ・パイ)Mの実際
の2進内容は識別されていないが、これは説明に重要で
ないがらである。この場合、多項式カウンタの現在の内
容は、oo111001”である。すなわち、順多項式
カウン夕のビットPO−P3の現在の内容は、第1表の
「現在状態」欄のパイ)Mの位置に示されているように
、OO11”であり、また逆多項式カウンタのピッ)P
4−P7の現在の内容は、第2表の「現在状態」欄のパ
イ)Mの位置に示されているように、” 1001 ”
である。
ットPO−P3の次の状態は、第1表の「書込み」欄で
、この欄のパイ)Mの位置に示されているように!01
10 ”と識別されており、また逆多項式カウンタのビ
ットP4−P7の次の状態は、第2表の「書込み」欄で
、この欄のバイトMの位置に示されているように“10
11“と識別されている。この場合、次の状態が、識別
されたパイ)Mの位置の後の「現在状態」欄の項目と対
応していることに留意されたい。ただし、第1表及び第
2表のこの特性は、重要なものではない。
バイトNがランダム化解除されているものと想定する。
、また重要でもない。この場合、順多項式カウンタのビ
ットPO−P3の現在の内容は、第1表の「現在状態」
欄のパイ)Hの位置に示されているように、+1110
″1であり、逆多項式カウンタのビットP4−P7の現
在の内容は、第2表の「現在状態」欄のパイ)Hの位置
に示されているように、” 1101 ”である。
ットPO−P3の次の状態は、第1表の「読取り」欄で
、この欄のバイトNの位置で示されているように、“1
111”“と識別されており、また逆多項式カウンタの
ピッ)P4−P7の次の状態は、第2表の「読取り」欄
で“’0011“と識別されている。
施例について、第1表から、読取り操作において、順多
項式ピッ)PO−P3の現在の状態が“0001“の場
合、これらのビットの次の状態が“’ 1000°“と
なる、すなわち「現在状態」欄に示されている2つの項
目” OO10”及び” 0100 ”が使用されない
ことに留意されたい。
ンタのビットP4−P7の現在の状態が“’0011“
の場合、これらのビットの次の状態が9“0001“′
となる、すなわち「現在状態」欄に示されている2つの
項目“0110“及び“1100 ”が使用されないこ
とに留意されたい。
2表に示すようにいくつかの関係を有している、すなわ
ちこれらは6つの介入データ・バイトによって分離され
ているが、この関係は重要なものではなく、事実、バイ
トM及びNはこれらの図では任意に識別されている。さ
らに、第1表及び第2表の3つの欄に示されている4ビ
ツト疑似ランダム・シーケンスを、本発明の限定事項と
取るべきではない。当分野の技術者なら、本発明の精神
及び範囲内で同じように機能する他の明確なシーケンス
を容易に実現できるからである。
の論理式は第1表に示されており、逆多項式カウンタの
ビットP4−P7に対する次の状態の論理式は第2表に
示されている。
式カウンタのビットPOの「次の2進値」を意味し、「
PO」などの式の項は、順多項式カウンタのビットPO
の「現在の2進値」を意味する。
ダム化されており、POの現在の値が°“0“に等しく
、かつ次の書込みバイトM+1に対する次の状態の値が
“0“に等しい)において、POに対する“0“という
次の状態の値は第1表に示すブーリアン式によって決定
されるが、この式は順多項式のピッ)PO,PL及びP
2それぞれの現在の値“′0““0“及び“1“を使用
することを必要とする。
がP2の現在の値に等しく、P3の次の値がPOの現在
の値に等しく、またP4の次の値がP5及びP4の現在
の値の排他的論理和に等しいことに留意されたい。
7の次の値に関しては、第1表及び第2表のブーリアン
式によって与えられるが、この式はこれらの図に示した
多項式のビットの現在の値を必要とする。
い実施例の疑似ランダム度を画定するが、当分野の技術
者が認識しているように、本発明の精神及び範囲内で、
逆数による乗算を満たす他の疑似ランダム2進カウンテ
イング・シーケンスを作成することが可能である。
O−P3は、上述の順多項式によって定義され、かつ第
1表の「書込み」欄に示すような疑似ランダム態様でカ
ウントし、カウンタ40の4ビツト・レジスタP4−P
7は、上述の逆多項式によって定義され、かつ第2表の
「書込み」欄に示すような疑似ランダム態様でカウント
する。
PO−P3は順多項式にしたがい、かつ第1表の「読取
り」欄に示すようにしてカウントし、カウンタ40の4
ビツト・レジスタP4−P7は、逆多項式にしたがい、
かつ第2表の「読取り」欄に示すようにしてカウントす
る。このようにして、乗算処理によるランダム化が行な
われ、また相補的な逆数による乗算処理によるランダム
化解除が行なわれる。
トワーク41−44と協働する。
部分で定義するように、カウンタの入力ビットBO−B
3及びデータ入力ビットAO−A3を乗算するように作
動し、ネットワーク42及び44は第3表の「逆多項式
乗算j部分て定義するように、カウンタの入力ビットB
4−B7及びデータ入力ビットA4−A7を乗算するよ
うに作動する。
(AO*B2)+ (A1*B1)+ (A2*BO)
GO=(AO*B3)+(A1*B2)+(A2*B1
) +(A3*BO)+TO C1= (A1*B3) +(A2*B2) + (A
3*B 1) +TO+Tl C2= (A2*B3)+ (A3*B2) +T1+
T2C3= (A3*B3)+T2 逆多項式乗算 T3=A4*B4 T4= (A4*B5)+ (A5*B4)T5=(A
4*B6)+(A5*B5) +(A6*B4)T6=
T3+T4 T7=T6+T6 C4=(A4*B7)+(A5*B6) +(A6*B
5) +(A7*B4)+T7 C5= (A5*B7)+ (A6*B6)+ (A7
*B7)+C6= (A6*B7)+ (A7*B6)
+T6C7= (A7*B7)+T7 “°*“9=論理積 ゛+゛=排他的論理和 ネットワーク41及び43は構造上同一である。
O−B3とネットワーク43のカウンタ入力端子BO−
B3が、カウンタ40に逆に接続されていることに留意
されたい。すなわち、ネットワーク41のBO−B3は
順方向でカウンタのピッ)PO−P3に接続されるが、
ネットワーク43のBO−B3は逆方向でカウンタのビ
ットP4−P7に接続される。
−B7とネットワーク41のカウンタ入力端子B4−B
7が逆に接続されていることに留意されたい。すなわち
、ネットワーク42のB4−B7が順方向でカウンタの
ビットP4−P7に接続されているが、ネットワーク4
4のB4−B7は逆方向でカウンタのビットPO−P3
に接続されている。
のランダマイザ27はカウンタ40、順多項式乗算器ネ
ットワーク41及び逆多項式乗算器ネットワーク42で
構成されており、第2図の読取りチャネルのデランダマ
イザ34はカウンタ40、順多項式乗算器ネットワーク
43及び逆多項式乗算器ネットワーク44で構成されて
いる。
ト・バス26は2つの4ビツト・バス26′及び26“
に別れており、各書込みチャネルのバイトの下位4ビッ
トcWo−CW3を4ビツト・バス26′によって順多
項式乗算器ネットワーク41に提示し、また各書込みチ
ャネルのバイトの上位4ビットCW4−CW7を4ビツ
ト・バス26°“によって逆多項式乗算器ネットワーク
42に提示する。
28からなっている。第3図において、バス28は2つ
の4ビツト・バス28′及び28″で形成されており、
これらはネットワーク41及び42のそれぞれからの2
つの4ビツト部分W〇−W3及びW4−W7として、ラ
ンダム化されたバイトを受け取る。
8ビツト・バス32は2つの4ビツト・バス32°及び
32“に別れており、各読取りチャネルのバイトの下位
4ピツ)RO−R3を4ビツト・バス32“によって順
多項式乗算器ネットワーク43に提示し、また各読取り
チャネルのバイトの上位4ビットR4−R7を4ビツト
・バス32“′によって逆多項式乗算器ネットワーク4
4に提示する。
ス35からなっている。第3図において、バス35は2
つの4ビツト・バス35′及び35″で形成されており
、これらはネットワーク43及び44のそれぞれからの
2つの4ビツト部分CRO−CR3及びCR4−CR7
として、ランダム化解除されたバイトを受け取る。
して説明したように、書込みチャネルまたは読取りチャ
ネルのいずれかとして機能する場合に、カウンタの同期
を行なう。
き込まれている場合(すなわち、カウンタ40が書込み
チャネルのランダマイザ40.41.42で機能してい
る場合)、バイト・カウンタ45が作動して、書込みデ
ータ・フィールド13.14内での独立したバイトの各
々の処理の際に、カウンタ40を次の疑似ランダム状態
カウントに増加させる。第1図の導体51によってもた
らされるような、次の同期フィールド信号12に遭遇し
た場合、カウンタ40は初期化ないし再シードされ、ラ
ンダム化処理が次の書込みデータ・フィールド13.1
4内の独立したバイトの各々に対して繰り返される。
スクから読み取る場合(すなわち、カウンタ40が読取
りチャネルのデランダマイザ40゜43.44で機能し
ている場合)、バイト・カウンタ45が再度作動して、
読取りデータ・フィールド13.14内での独立したバ
イトの各々の処理の際に、カウンタ40を次のカウント
状態に増加させる。第1図の同期デテクタ33及び導体
52によってもたらされるような次の同期フィールド信
号12を検出した場合、カウンタ40は初期化ないし再
シードされ、ランダム化解除処理が次の読取りデータ・
フィールド13.14内の独立したバイトの各々に対し
て繰り返される。
“11111111°“に対する第3図のカウンタ40
の196サイクルの開始及び終了部分を示す。カウンタ
40を195のを効なカウント状態の任意のものから開
始ないしシードすることができるが、カウンタを書込み
操作については状態“00010001’“にシードし
、また読取り操作については状態“1oooiooo“
にシードした場合に、第4表は上記の説明と合致するよ
うになされている。
pppp CCCCCCCCWWWWWNAAJ012
34567 w昭ら作tWw 01234567011
01011 11111111 010’011011
1110011 11111111 1α101000
読取り i41 +51 +61pppp
pppp rrrrrrrr CCCCCCCC012
3456701234567rrrrrrrr0011
0100 11111111 00101110
011001” 0010!!ユQ 11111!
1111001001 11111ユ11 10001
010 10110101 10001010 1
1111111ユ1100101 11111111
01010001 11111100 010100
01 11111111、LOOlooll 1111
111111101000 00010100111
0100011111111表の欄(1)は書込み操作
に対するカウンタ40の疑似ランダム・カウンティング
状態を示し、欄(4)は読取り操作に対する疑似ランダ
ム・カウンティング状態を示す。
示すように、循環バイト″11111111″である。
の両方に大きな問題を及ぼすが、たとえばグラフィック
ス・データの記録で見いだされるのは、このタイプのデ
ータである。
よって復元される。
イトを示しくすなわち、欄(2)のデータがランダム化
されて、欄(3)のデータを生じる)、欄(5)はこの
書き込まれたデータを読み取ったものを示す。したがっ
て、欄(3)と(5)は同一である。
すなわち、欄(1)において)、カウンタのビットP4
−P7は13の疑似ランダム・カウント状態すべてを完
了しており、また14番目のデータ・バイトについては
、ビットP4−P7が1“0001 ’“というバイト
1の状態に復元されていることに留意されたい。また、
書込み操作中の15番目のデータ・バイトの発生時に、
カウンタのビットPO−P3は15の疑似ランダム・カ
ウント状態すべてを完了しており、また16番目のデー
タ・バイトについては、ビットPO−P3が”0001
“というバイト1の状態に復元されていることに留意さ
れたい。カウンタのビットPO−P3に対するこの疑似
カウント・シーケンスは、196番目のデータ・バイト
を受け取るか、または同期信号12を受け取るかのいず
れかまで継続し、この時点でカウンタのビット状態は“
00010001 ”となる。
に(すなわち、欄(4)において)、カウンタのビット
PO−P3は13の疑似ランダム・カウント状態すべて
を完了しており、また14番目のデータ・バイトについ
ては、ビットPO−P3が” 1000 ”というバイ
ト1の状態に復元される。また、読取り操作中の15番
目のデータ・バイトの発生時に、カウンタのビットP4
−P7が15の疑似ランダム・カウント状態すべてを完
了しており、また16番目のデータ・バイトについては
、ビットP4−P7が1“1000 ”というバイト1
の状態に復元されていることに留意されたい。このシー
ケンスは、196番目のデータ・バイトを受け取るか、
または同期信号12を受け取るかのいずれかまで継続し
、この時点でカウン夕のビット状態は°“100010
00’“となる。
ランダム化し、かつ読取り時に、ヘッド/媒体インター
フェイスに負荷をかける書込みパターンが回避され、ま
たFCCに負荷をかける読取りパターンが回避されると
いう互いに補い合う態様でランダム化されたランダム化
解除を行なう手法を提供する。
記憶装置の書込みチャネル/読取りチャネル部分の図で
ある。 第2図は、本発明を使用してランダム化され、符号化さ
れ、次いで磁気媒体に記録され、その後本発明を使用し
て読み取られ、復号され、ランダム化解除されるという
代表的な2進データ・フィールドの図である。 第3図は、第1図の装置に使用されるランダマイザ/デ
ランダマイザの実施例である。 20・・・・ヘッド/ディスク・インターフェイス、2
5.36・・・・ECC127・・・・ランダマイザ、
30・・・・エンコーダ、31・・・・デコーダ、33
・・・・同期デテクタ、34・・・・デランダマイザ。
Claims (2)
- (1)不揮発性データ記憶媒体手段と関連した、変換器
/媒体インターフェイスを形成するための書込み/読取
り変換手段と、書込みチャネルと、読取りチャネルと、
相補的なデランダマイザ手段とからなり、 書込みチャネルが 前記媒体に書き込まれるべき、複数の複数バイト・デー
タ・フィールドからなる2進データを受け取るようにな
された第1データ入力手段と、前記複数バイト・データ
・フィールドの各々に対する識別データ・フィールドを
受け取るようになされた第2データ入力手段と、 第1入力手段を前記第1データ入力手段に接続し、これ
によって前記複数バイト・データ・フィールドを受信し
、第2入力手段を前記第2データ入力手段に接続し、か
つ前記識別データ・フィールドに応答して、前記複数バ
イト・データ・フィールドの各バイトに対するデータの
ランダム化の反復シーケンスを開始し、複数のランダム
化された複数バイト・データ・フィールドからなる出力
をもたらすランダマイザ手段と、 前記変換器/媒体インターフェイスを、前記ランダマイ
ザ手段の出力、及び前記第2データ入力手段に接続し、
これによって各データ・フィールドが識別データ・フィ
ールドを含んでいる複数の複数バイト・データ・フィー
ルドからなるランダム化されたデータを、前記不揮発性
媒体に書き込む手段を有しており、 読取りチャネルが 前記変換器/媒体インターフェイスからなり、これによ
って前記のランダム化されたデータを前記不揮発性媒体
から読み取る読取り手段と、前記の読み取られたランダ
ム化されたデータを受け取るために前記変換器/媒体イ
ンターフェイスに接続された読取りデータ入力手段と、 出力を有しており、かつ各読取りデータ・フィールドの
識別データ・フィールドを検出するために前記読取りデ
ータ入力手段に接続された入力を有している識別データ
・デテクタ手段を有しており、相補的なデランダマイザ
手段が前記のランダム化されたデータを受け取るために
前記読取りデータ入力手段に接続された第1入力手段を
有しており、前記識別データ・デテクタ手段の出力に接
続された第2入力手段を有しており、識別データ・フィ
ールドの検出に応じて、前記読取りデータ・フィールド
の各バイトのランダム化解除を行なう相補的なシーケン
スを開始する、 2進データ記憶装置。 - (2)2進データ・レコードをランダム化し、前記のラ
ンダム化された2進データ・レコードを磁気記録媒体に
書き込み、 前記磁気媒体から前記のランダム化されたデータ・レコ
ードを読み取り、 前記の読み取られたデータを相補的な態様でランダム化
解除する、 ステップからなる、磁気記録媒体に2進データのデータ
・レコードを記録し、その後読み取る方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/322,588 US4993029A (en) | 1989-03-13 | 1989-03-13 | Method and apparatus for randomizing data in a direct access storage device |
US322588 | 1994-10-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02278573A true JPH02278573A (ja) | 1990-11-14 |
JPH0646489B2 JPH0646489B2 (ja) | 1994-06-15 |
Family
ID=23255545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2058253A Expired - Lifetime JPH0646489B2 (ja) | 1989-03-13 | 1990-03-12 | データ記憶装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4993029A (ja) |
EP (1) | EP0388031B1 (ja) |
JP (1) | JPH0646489B2 (ja) |
DE (1) | DE69023372T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160759A (ja) * | 1999-09-14 | 2001-06-12 | Quantum Corp | 複数シンボルのランダマイザシーケンスを作成するためのシステムおよび方法 |
US7216286B2 (en) | 2002-12-26 | 2007-05-08 | Hitachi, Ltd. | Data reproducing method and data reproducing apparatus |
Families Citing this family (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2855019B2 (ja) * | 1992-02-10 | 1999-02-10 | 富士通株式会社 | 外部記憶装置のデータ保証方法及び外部記憶装置 |
US5349611A (en) * | 1992-11-13 | 1994-09-20 | Ampex Systems Corporation | Recovering synchronization in a data stream |
US5424881A (en) * | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
US5530705A (en) * | 1995-02-08 | 1996-06-25 | International Business Machines Corporation | Soft error recovery system and method |
US5727004A (en) * | 1995-03-14 | 1998-03-10 | Adaptive Networks, Inc. | Method and apparatus for data encoding and communication over noisy media |
JP2897679B2 (ja) * | 1995-03-28 | 1999-05-31 | 株式会社日立製作所 | ディジタル信号記録装置 |
US5815514A (en) * | 1996-02-09 | 1998-09-29 | Overland Data, Inc. | Variable rate bit inserter for digital data storage |
US5931968A (en) | 1996-02-09 | 1999-08-03 | Overland Data, Inc. | Digital data recording channel |
US5712863A (en) * | 1996-02-09 | 1998-01-27 | Overland Data Inc | Randomizing encoder for digital data storage |
US6543024B2 (en) | 1996-02-09 | 2003-04-01 | Overland Storage, Inc. | Write format for digital data storage |
US6167550A (en) * | 1996-02-09 | 2000-12-26 | Overland Data, Inc. | Write format for digital data storage |
US5889796A (en) * | 1996-10-17 | 1999-03-30 | Maxtor Corporation | Method of insuring data integrity with a data randomizer |
US6219814B1 (en) | 1996-12-23 | 2001-04-17 | International Business Machines Corporation | Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD) |
US6044487A (en) * | 1997-12-16 | 2000-03-28 | International Business Machines Corporation | Majority voting scheme for hard error sites |
JP3910736B2 (ja) | 1998-07-27 | 2007-04-25 | 株式会社東芝 | ディスク記憶装置及び同装置におけるサーボセクタアドレスエラー検出方法 |
US6597526B1 (en) | 1998-08-14 | 2003-07-22 | Overland Storage, Inc. | Magnetic tape drive apparatus including a variable rate encoder |
US6384747B1 (en) | 2000-10-23 | 2002-05-07 | Cirrus Logic, Inc. | Data encoding to provide run-length control in a data storage system |
US6714144B1 (en) | 2000-10-23 | 2004-03-30 | Cirrus Logic, Inc. | Data randomization in a data storage system |
US7228480B1 (en) * | 2001-12-11 | 2007-06-05 | Maxtor Corporation | Rate-1 coding for increasing timing information in recording data |
US7158058B1 (en) | 2002-12-09 | 2007-01-02 | Marvell International Ltd. | Method and apparatus for generating a seed set in a data dependent seed selector |
US7284184B2 (en) * | 2003-01-30 | 2007-10-16 | International Business Machines Corporation | Forward error correction scheme compatible with the bit error spreading of a scrambler |
US7810012B1 (en) * | 2003-08-06 | 2010-10-05 | Oracle America, Inc. | Format for randomized data block in a storage device |
JP4571523B2 (ja) * | 2005-03-04 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | スクランブル回路、エンコード装置、エンコード方法及び記録装置 |
US7478220B2 (en) * | 2005-06-23 | 2009-01-13 | International Business Machines Corporation | Method, apparatus, and product for prohibiting unauthorized access of data stored on storage drives |
US7440224B2 (en) * | 2006-01-23 | 2008-10-21 | Toshiba Corporation | Disk drive servo |
US7721049B2 (en) * | 2006-03-27 | 2010-05-18 | Kabuhsiki Kaisha Toshiba | Disk drive write method |
KR101375955B1 (ko) | 2006-05-12 | 2014-03-18 | 애플 인크. | 메모리 디바이스 내의 왜곡 추정 및 상쇄 |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
US8239735B2 (en) | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
KR101202537B1 (ko) | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
US20070279790A1 (en) * | 2006-05-31 | 2007-12-06 | Tanner Brian K | Adjustable output voltage regulator for disk drive |
US7453660B2 (en) * | 2006-05-31 | 2008-11-18 | Kabushiki Kaisha Toshiba | Shock feed forward adaptive filters |
US7436616B2 (en) * | 2006-05-31 | 2008-10-14 | Toshiba Corporation | Current pulsing for unloading |
US7457066B2 (en) * | 2006-05-31 | 2008-11-25 | Kabushiki Kiasha Toshiba | Method and apparatus for phase-shift null-burst-pattern |
US20070279781A1 (en) * | 2006-05-31 | 2007-12-06 | Toshiba America Information Systems, Inc. | Channel training method and apparatus |
US7468859B2 (en) * | 2006-05-31 | 2008-12-23 | Kabushiki Kaisha Toshiba | Voice coil motor effective resistance determination |
US20070279788A1 (en) * | 2006-05-31 | 2007-12-06 | Toshiba America Information Systems, Inc. | Method and apparatus to perform defect scanning |
WO2008026203A2 (en) * | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
US7734861B2 (en) * | 2006-09-08 | 2010-06-08 | Sandisk Corporation | Pseudo random and command driven bit compensation for the cycling effects in flash memory |
US7606966B2 (en) * | 2006-09-08 | 2009-10-20 | Sandisk Corporation | Methods in a pseudo random and command driven bit compensation for the cycling effects in flash memory |
US7885112B2 (en) * | 2007-09-07 | 2011-02-08 | Sandisk Corporation | Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages |
WO2008053473A2 (en) * | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Memory cell readout using successive approximation |
US7975192B2 (en) * | 2006-10-30 | 2011-07-05 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7924648B2 (en) * | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
WO2008068747A2 (en) | 2006-12-03 | 2008-06-12 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7706182B2 (en) * | 2006-12-03 | 2010-04-27 | Anobit Technologies Ltd. | Adaptive programming of analog memory cells using statistical characteristics |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US8127200B2 (en) * | 2006-12-24 | 2012-02-28 | Sandisk Il Ltd. | Flash memory device and system with randomizing for suppressing errors |
US8370561B2 (en) * | 2006-12-24 | 2013-02-05 | Sandisk Il Ltd. | Randomizing for suppressing errors in a flash memory |
US7751240B2 (en) * | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
WO2008111058A2 (en) * | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) * | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) * | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) * | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
US8527819B2 (en) * | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
KR101509836B1 (ko) * | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) * | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8131920B2 (en) * | 2007-12-06 | 2012-03-06 | Hitachi Global Storage Technologies, Netherlands B.V. | Method and system for dynamically allocating read and write sequence randomizer |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) * | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) * | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) * | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US7924613B1 (en) * | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8910009B1 (en) * | 2008-09-08 | 2014-12-09 | Marvell International Ltd. | Method and apparatus for enhancing error detection in data transmission |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
KR101554159B1 (ko) * | 2008-10-08 | 2015-09-21 | 삼성전자주식회사 | 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템 |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
US8208304B2 (en) * | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8248831B2 (en) * | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
KR101519626B1 (ko) * | 2009-02-27 | 2015-05-14 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 데이터 처리 방법 |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8832354B2 (en) * | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8572311B1 (en) | 2010-01-11 | 2013-10-29 | Apple Inc. | Redundant data storage in multi-die memory systems |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
KR101678407B1 (ko) * | 2010-05-10 | 2016-11-23 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 프로그램 방법 |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8493781B1 (en) | 2010-08-12 | 2013-07-23 | Apple Inc. | Interference mitigation using individual word line erasure operations |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US8843693B2 (en) | 2011-05-17 | 2014-09-23 | SanDisk Technologies, Inc. | Non-volatile memory and method with improved data scrambling |
US11177835B2 (en) | 2015-09-25 | 2021-11-16 | SK Hynix Inc. | Data storage device |
US11611359B2 (en) * | 2015-05-29 | 2023-03-21 | SK Hynix Inc. | Data storage device |
KR102285940B1 (ko) * | 2015-05-29 | 2021-08-05 | 에스케이하이닉스 주식회사 | 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법 |
US11515897B2 (en) | 2015-05-29 | 2022-11-29 | SK Hynix Inc. | Data storage device |
US10396827B2 (en) | 2015-09-25 | 2019-08-27 | SK Hynix Inc. | Data storage device |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5654140A (en) * | 1979-10-09 | 1981-05-14 | Sony Corp | Transmission method for pcm signal |
JPS58188315A (ja) * | 1982-04-28 | 1983-11-02 | Sony Corp | デイスク再生装置 |
JPS6018865A (ja) * | 1983-07-11 | 1985-01-30 | Hitachi Ltd | 記録方式 |
JPS61196467A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | Pcm再生装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3775746A (en) * | 1972-05-19 | 1973-11-27 | Ibm | Method and apparatus for detecting odd numbers of errors and burst errors of less than a predetermined length in scrambled digital sequences |
GB1500132A (en) * | 1974-03-07 | 1978-02-08 | Standard Telephones Cables Ltd | Multi-level data scramblers and descramblers |
JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
US4234898A (en) * | 1978-03-15 | 1980-11-18 | Nippon Hoso Kyokai | Digital magnetic recording and reproducing apparatus |
US4914527A (en) * | 1986-04-09 | 1990-04-03 | Sony Corporation | Recording and reproducing digital video and audio signals together with a time code signal which is within user control words of the audio data |
JPS63274222A (ja) * | 1987-05-01 | 1988-11-11 | Matsushita Electric Ind Co Ltd | インタ−リ−ブ方法 |
DE3719498A1 (de) * | 1987-06-11 | 1988-12-29 | Bosch Gmbh Robert | System zur pruefung und/oder ueberwachung eines digitalen videobandgeraetes |
-
1989
- 1989-03-13 US US07/322,588 patent/US4993029A/en not_active Expired - Lifetime
-
1990
- 1990-02-21 DE DE69023372T patent/DE69023372T2/de not_active Expired - Fee Related
- 1990-02-21 EP EP90301885A patent/EP0388031B1/en not_active Expired - Lifetime
- 1990-03-12 JP JP2058253A patent/JPH0646489B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5654140A (en) * | 1979-10-09 | 1981-05-14 | Sony Corp | Transmission method for pcm signal |
JPS58188315A (ja) * | 1982-04-28 | 1983-11-02 | Sony Corp | デイスク再生装置 |
JPS6018865A (ja) * | 1983-07-11 | 1985-01-30 | Hitachi Ltd | 記録方式 |
JPS61196467A (ja) * | 1985-02-27 | 1986-08-30 | Hitachi Ltd | Pcm再生装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160759A (ja) * | 1999-09-14 | 2001-06-12 | Quantum Corp | 複数シンボルのランダマイザシーケンスを作成するためのシステムおよび方法 |
US7216286B2 (en) | 2002-12-26 | 2007-05-08 | Hitachi, Ltd. | Data reproducing method and data reproducing apparatus |
Also Published As
Publication number | Publication date |
---|---|
DE69023372T2 (de) | 1996-06-20 |
DE69023372D1 (de) | 1995-12-14 |
EP0388031B1 (en) | 1995-11-08 |
EP0388031A2 (en) | 1990-09-19 |
EP0388031A3 (en) | 1992-01-15 |
JPH0646489B2 (ja) | 1994-06-15 |
US4993029A (en) | 1991-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02278573A (ja) | データ記憶装置および方法 | |
US4667326A (en) | Method and apparatus for error detection and correction in systems comprising floppy and/or hard disk drives | |
CA1213062A (en) | Direction-constrained ternary codes using peak and polarity detection | |
US5392289A (en) | Error rate measusrement using a comparison of received and reconstructed PN sequences | |
US5699062A (en) | Transmission code having local parity | |
JP2002374175A (ja) | バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置 | |
EP1110217B1 (en) | Write format for digital data storage | |
US7092979B1 (en) | Random data generator and scrambler using the same, and method therefore | |
US6543024B2 (en) | Write format for digital data storage | |
EP1695350B1 (en) | Data storage system | |
GB1599155A (en) | Transmission and/or recording of digital signals | |
JPS59181759A (ja) | ディジタル符号変換方式 | |
US3820083A (en) | Coded data enhancer,synchronizer,and parity remover systems | |
US8472130B2 (en) | Track-dependent data randomization mitigating false VFO detection | |
JPS5823309A (ja) | デスクランブル回路 | |
JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
JPH0347613B2 (ja) | ||
JP2714128B2 (ja) | 符号伝送方法 | |
JP2898132B2 (ja) | ディジタル変調方法および装置 | |
JPS6187279A (ja) | 復号回路 | |
RU1786507C (ru) | Способ магнитной записи цифровой информации | |
EP1738363A1 (en) | Modulation code system and encoding/decoding method | |
JPH02501256A (ja) | 広帯域巾のリード‐ソロモンエンコード、デコード及びエラー修正回路 | |
JPS6043263A (ja) | 符号化復号化方式 | |
JPH05325425A (ja) | 符号検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 16 |