JPH02277377A - パターン縮小方法およびその方法を実施する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、２値画素の第１マトリックスよりなる第１パ
ターンを、隣接区画群に区分した第１マトリンクスの各
区画毎に２値画素「１」の画素数を求めてそれぞれ閾値
と比較することにより、第１マトリックスより少ない２
値画素数の第２７１ヘリツクスの形態をなす第１パター
ンより低解像度の第２パターンに変換するパターン縮小
方法、および、その方法を実施する装置に関するもので
ある。

（従来の技術） 上述した種類のパターン縮小方法は、米国特許第３，６
７６．９８２号明細書から知られており、第１パターン
は擬似中間調画像によって形成され、第２パターンはそ
の縮小画像によって形成されている。

この米国特許明細書においては、第１パターンを区分し
た各区画は二次区画であり、各区画内の２値「１」を有
する画素の画素数を求めて、その計数値を各区画内の画
素数の半分に等しい固定の閾値と比較し、その比較の結
果として、各画素が第１パターンの各区画に対応する縮
小画像が形成される。

（発明が解決しようとする課題） しかしながら、固定の閾値との比較の結果として得られ
た縮小画像は、全く役に立たない、ということが容易に
起り得る。すなわち、実際に、多数の隣接区画が平均値
よりわずかに暗い擬似中間調を再現している場合には、
各区画内の画素の半数以上が２値「１」を有しており、
その結果、縮小画像においては、各区画に対応する各画
素が黒点になってしまう。したがって、はぼ平均の中間
調を有する多数の隣接区画群が、縮小画像においては、
完全に黒い領域になってしまう。一方、多数の隣接区画
群が平均値をわずかに超える中間調を表わしている場合
にも同様の結果となり、縮小画像では完全に白い領域に
なってしまう。

（課題を解決するための手段） 本発明の目的は、上述した従来の課題を解決し、原パタ
ーン群の画素数の平均的分布をできるだけそのまま再現
した縮小パターン群を形成し得るようにした、冒頭に述
べた種類のパターン縮小方法を提供することにある。

本発明によれば、上述の目的は、第１の個数の隣接区画
群における各区画毎の比較閾値を互いに異ならせること
によって達成される。

互いに異なる比較閾値を用いれば、パターン要素すなわ
ち画素の２値のほぼ同様な分布を有する第１パターンか
ら、第２パターンにその分布に対応した２値分布を形成
して、実際に歪みが全く生じないようにすることができ
る。第１パターンが擬似中間調画像である場合には、そ
の第１パターンに基づいて求めた数値群が縮小中間調画
像を表わし、その中間調画像における各画素の中間調は
、第１パターンで求めた数値群によく一部した多ビット
の数値によって再現され、したがって、この縮小中間調
画像は、慣用の方法、例えば、オーダード・デイザ法に
よって擬似中間調画像に変換することができる。結局、
原画像の中間調が大いに維持されることになる。

第１パターンが、上述のようにして、すなわち、閾値の
マトリックスによって形成された擬似中間調画像を表わ
す場合には、第１パターンを区分する各区画の大きさを
その閾値マトリックスの大きさと同じに選びはするが、
所望の大きさより多少大きくてもよいようにするのが好
適である。かかる場合には、本発明の実施例に従い、第
１の個数の隣接区画群から、第１の個数より小さい中間
値の第２の個数の区画群を形成するとともに、当該中間
個数の区画群から第２パターンを形成するのが有利であ
る。このことは、例えば、平均をとることによっても達
成されるが、実質的な演算回路と経費とを必要とする。

本発明の他の実施例により、同様にそっくりそのま＼の
縮小パターンを提供する簡単な解決方法は、第２の中間
個数の区画群を、第１の個数の隣接区画群から、当該隣
接区画群における所定の順序に従って選択することを特
徴としている。この選択の順序は、最も簡単な場合、例
えば、ｎ分の１の個数の区画群の行および列の方向に選
択する場合には、極めて簡単なアドレス制御によって得
られる。

上述した本発明のパターン縮小方法を実施するための、
前述した米国特許筒３，６７６．９８２号明細書の記載
どおりに第１マトリックスの各区画毎に２値画素「１」
の画素を計数して計数結果の画素数を算出するカウンタ
および各区画毎の当該画素数を閾値と比較する比較器を
備えた装置は、互いに異なる比較閾値を蓄積した閾値メ
モリ、および、第１の個数の隣接区画群の各区画毎に当
該閾値メモリから異なった比較閾値を読出して比較器に
供給するアドレス装置を設けたことを特徴とするもので
ある。アドレス機能を組合わせた閾値メモリを用いれば
、周知の態様で求めた計数値からそっくりそのま−の縮
小パターンを形成するのが極めて簡単になる。

本発明によるパターン縮小装置の構成例において縮小擬
似中間調画像を発生させる制御の特に簡単な設計は、中
間メモリを設けてすべての前記画素数を記録し、併わせ
て、アドレス装置によりアドレスして、第１の個数の隣
接区画群における各区画毎の前記画素数を当該中間メモ
リに書込むとともに比較器に供給することを特徴とする
ものである。したがって、アドレス装置は、各個の画素
数の自然数の順の配列を完成させると同時に縮小画像の
発生を完成させ、もしくは、そのためにメモリをアドレ
スすることができる。また、−層の縮小に関しては、ア
ドレス装置によりアドレスして、前記画素数の一部のみ
を比較器に供給するのが好適である。例えば、各第２行
および各第２列の画素数のみを使用するには、アドレス
装置におけると同様に２値カウンタの一部の出力をとば
すことによって容易に達成することができる。

画素数群の一部を省略して縮小を特に促進することによ
る必要な回路および経費の大幅削減の可能性は、アドレ
ス装置により制御して、第１マトリックスからの前記画
素数をカウンタに供給するとともに、カウンタの計数出
力を直接に比較器に結合させることを特徴とするもので
ある。このようにすれば、実際にはアドレス過程が多少
複雑になるが、所定規模のパターン縮小に、全画素に対
するアドレスが１回だけで済み、中間メモリが省略され
る。

（実施例） 以下に図面を参照して実施例につき本発明の詳細な説明
する。

第１図において、縮小再生画像をそっくりそのま−に発
生させるべき原擬似中間調画像の７１−リックス旧は、
それぞれ太線で囲んで示す多数の隣接二次区画Ｆに区分
されており、各区画Ｆば、２値ｒＱＪもしくは「１」を
有する４×４個の画素からなっている。図示の例では、
値「１」を有する画素を各区画毎に８１数し、各隣接区
画群毎の計数出力画素数Ｚをマトリックス貯に配列しで
ある。

図示の例では、４×４個の画素数群からなる副マトリッ
クスＭＺ中の各画素数Ｚを、その画素数側マトリックス
ＭＺと同し大きさの閾値マトリックスＭＳに配列したそ
れぞれ異なる閾値Ｓと比較する。

該当する画素数Ｚが対応する閾値Ｓより小ざいか、等し
い場合には、所望の縮小画像をなす完成７トリツクスＭ
Ｋ中の対応する位置に値「０」の画素を配置し、また、
該当する画素数Ｚが対応する閾値Ｓを超えている場合に
は、値ｒ１．を有する画素を縮小マトリックス要素中に
挿入する。閾値マトリックスＭＳは、副マトリックスＭ
Ｚ中の隣接側マトリックス群の各画素数Ｚに繰返して適
用するが、その副マＩ・リックスＭＺは、第１図に示す
ように、閾値マトリックスＭＳの行列関係に対応してお
り、実際には、閾値マトリックスＭＳは１回だけ蓄積す
るようにする必要がある。このようにして、所望の縮小
画像における２個画素の完成７トリンクス■が最終的に
形成され、ついで、好ましくは、ドツトプリンタ装置に
よってプリントされる。

しかして、完成マトリックス■は各区画Ｆの画素群から
形成され、したがって、区画Ｆの大きさが縮小の規模を
決めるのであるから、場合によっては、完成マトリック
スＭＫによる縮小画像ではまだ大き過ぎることがある。

縮小の規模を増すには、区画Ｆの大きざ、すなわら、区
画Ｆ内の画素数を増せばよいが、その結果として、原画
像の構造がぼけ過ぎて、縮小画像が原画像にうまく対応
しなくなる場合がある。したがって、画像縮小の規模を
増大させるには、原理的に、画素数群Ｚの副マトリンク
ス間から出発して、中間値群のより小さい７トリンクス
を形成した方がより好適であり、第２図に示すとおりで
ある。第２図には、第１図示の副マトリックスＭＺに相
当する画素数群の７トリンクスＭＺＩを示しである。こ
の副７１・りンクスＭＺＩは、例えば各行名列の各交点
を表わすドア　１・の形で重ねて示す別の７トリツクス
で（１＾くべきものである。図から判るように、この別
の副７トリツクスは、第１副マトリックスＭＺＩ　の要
素の丁度２倍の大きさの要素を有してばいないが、左上
隅では、これらの２個の副マトリックスは一致している
。目の粗い方の副マトリックスの各マトリックス要素は
、例えば第１副７１−リックスＭＺＩ　の最も近いマト
リックス要素の幾何学的距離に基づいた値を別の副マト
リック、の指標間隅による測定に用いることによって得
られる。第１副マＩ・リソクスＭＺＩのかかる７トリツ
クス要素を明確に決められない場合には、固定配置の任
意の２個もしくは４個の隣接要素によって選択すべき要
素を決める。このようにして、画素数の第１副マトリッ
クスＭＺ１を、第２図に示すように、中間値の第２副７
トリツクス閂２に移す。

しかしながら、第１副７１へリンクス門１を形成する中
間過程を省略して、原画像の第１マトリックス旧から直
接に中間値群の第２副マトリックスＭＺ２を求めること
もできる。そのためには、第２図に示した画素数群の第
１副マトリックスＭＺＩから選定すべきマトリックス要
素に対応する区画群もしくはそれらの区画群中の画素群
のみを選ぶ。

その過程を表わした第３図においては、行および列の方
向に一つおきの各区画のみを第２副マトリックスＭＺ２
の形成に用いる。このようにすれば、必要とする計算回
路は簡単になるが、特に縮小率が一定の場合には実際に
は重要でないアドレス回路がやや複雑になる。

第１図に示した個々の処理過程を実施する装置をブロッ
ク線図にして第４図に示す。縮小すべき擬似中間調画像
の２個画素群がメモ１月Ｏに蓄積しであるものとする。

クロック信号ＣＰによって制御するアドレス装置１４か
ら、多線ハスＩｆを介し、ある区画の画素群のアドレス
が引続いて印加され、画素値群がカウンタ１２に供給さ
れる。値「１」を有する各画素毎に］単位ずつカウンタ
１２が歩進し、その計数値が、各種の並行線からなる接
続バス１５を介し、中間メモリ１６のデータ入力端に供
給される。

ある区画の全画素をメモ１月Ｏにアドレスし終えた後に
、アドレス装置１４は、多線バス１３を介して印加した
中間メモリ１６のアドレスへのカウンタ１２から接続バ
ス１５を介して供給した計数値の書込みを指示する信号
を線１７に送出し、その直後に、線１７を介した信号に
より、カウンタ１２をリセッｌ−して好ましくは零とす
るとともに、メモ１月０内の次の区画の画素群に対する
アドレスを発生させる。

このようにして、全画素数群が引続いて中間メモリ托に
書込まれ、メモリ卸に蓄積されている擬似中間調画像の
縮小中間調中間画像をその書込み内容が実際に表わすこ
とになる。

ついで、中間メモリ１６は、同様にクロック信号ＣＰに
よって制御された別のアドレス装置２ｏにより多線ハス
２１を介してアドレスされ、書込まれている画素数群が
読出されて、多線ハス１９を介し、比較器２４に供給さ
れる。なお、基本的には、アドレス装置１４と２０とは
単一のアドレス装置にまとめることができるが、紛られ
しさを避けて、別個の２アドレス装置として図示しであ
る。

さらに、アドレス装置２ｏば、多線ハス２１を介し、あ
るいは、そのうちの数本の線を介し、閾値メモリ２２を
アドレスして、アドレス毎に異なった閾値を蓄積させ、
多線ハス２３を介し、アドレスした閾値を比較器２４の
一方の入力端に供給するが、比較器２４の他方の入力端
には、中間メモリ托がら続出された画素数が、多線ハス
１９を介し、供給されている。多線ハス１９と２３との
どちらから供給された数値の方が大きいかにより、比較
器２４は、その出力端に２値信号を送出し、図示の例で
は、その２値信号を出力メモリ２６に書込むが、その出
力メモリ２６には、中間メモリ托内の全画素数群が処理
された後に縮小擬似中間調画像が蓄積されることになる
。ついで、この縮小擬似中間調画像は、線２７を介し、
ドツト印刷型、すなわち、７トリツクスプリンタ型のプ
リンタ２８に供給することができる。

閾値メモリ２２には、少数の閾値のみ、例えば４×４個
の閾値のめしか蓄積されておらず、したがって、中間メ
モリ１６の蓄積内容よりかなり少ない閾値しか蓄積され
ていない。それ故に、閾値メモリ２２の蓄積内容が複数
回読出されるのに対し、中間メモリ１６は１回しか読出
されず、閾値メモリ２２のアドレス入力端には特定の値
を伝えるアドレス線しか接続されていないので、上述し
た読出し制御は簡単に達成される。

第２図につき前述したように、画素数群の一部しか処理
しないのであるから、最終縮小画像は複数回の縮小過程
によって達成される。かかる画素数群の選択は、第４図
示の構成を第５図に示すように縮小することにより達成
される。第５図示の構成においては、中間メモ１月６を
、アドレス装置２０によって直接にはアドレスせず、ア
ドレス装置２０が発生せさる各アドレスのうち、選択す
べき画素数のアドレスを形成するアドレス割当器３０を
介してアドレスする。過度の縮小規模を特に簡単にする
には、例えば、マトリックスの一つおきの行および列の
画素数のみを読出す１／２縮小の場合には、アドレス割
当器３０ば、対応する値のアドレス線もしくはアドレス
線群を固定の電位に保持し、縮小規模を変える際には、
アドレス割当器３０を、例えば、対応した記憶内容を有
するリードオンリメモリによって構成する。中間メモリ
１６および縮小中間調画像用の出力メモリ２６のアドレ
スは、第４図示の構成について前述したとおりに行なわ
れる。この縮小中間調画像も、線２７を介し、出力装置
（図示せず）に供給される。

中間メモリを省略した縮小擬似中間調画像用装置のブロ
ック線図を第６図に示す。このブロック線図において第
４図示の構成における構成要素に対応する構成要素には
同じ番号を付して示す。縮小すべき擬似中間調画像の画
素群は、多線バス１３′を介してアドレス装置２０′か
らアドレスされるメ千１月Ｏに再び蓄積される。これら
の画素群のマ）・リックスが２個の画素の多数の平方根
を有する二次区画に区分される場合には、多線ハス１３
′を介して印加されるアドレス群における数ピントのの
が各区画内の画素群をアドレスし、引続いて、残余のビ
ットが区画群をアドレスするようにしてアト°レスを実
行することができる。ついで、多線ハス１３′上の残余
のビットは出力メモリ２６のアドレスに用いられ、さら
に、その残余のビ・ν１・の一部が閾値メモリ２２のア
ドレスに用いられる。

ある区画の画素群の全アドレスを発生させると、アドレ
ス装置２０′は、再びクロック信号ＣＰの制御のもとに
、線１７に信号を送出し、その信号により、その瞬間に
比較器２４から出力線２５に送出した２値数を出力メモ
リ２６のアドレスした位置に書込まゼる。比較器２４は
、カウンタ１２から生じて接続ハス１５により運ばれた
計数値を閾値メモリ２２がら読出した閾値と比較する。

カウンタ１２は、比較の結果が出力メモリ２６に書込ま
れた後に、線１７上の信号により初期状態にリセットさ
れる。

メモリＩＯ内の全画素のアドレスと処理とが完了すると
、出力メモリ２６には、縮小擬似中間調画像の全画素が
再び収容され、出力線２７を介して発生手段（図示せず
）に供給し得るようになる。

−層の縮小が必要な場合には、以上に記載したように、
メモリ１０内の画素マトリックスの全区画が使われては
いないので、この過度の縮小は、メモリＩＯ内のマトリ
ックスにおける一つおきの行および列の区画群を省略す
ることによって達成されるが、その際、メモリ１０のア
ドレス入力端のすべてが多線バス１３′によって駆動さ
れてはおらず、該当するアドレス入力端のみが、第５図
示の構成における中間メモリ托について前述したように
固定の電位に保持される。なお、区画省略の他の処理過
程では、第５図示の構成におけるアドレス割当器３０と
同様のアドレス割当器（図示せず）を、メモリ１０のア
ドレス入力端より前の多線バス１３′に介挿することが
できる。

また、第４図乃至第６図に示した構成においては、比較
器２４の出力端２５に現われる２値数を形成過程で画像
発生手段の制御に直接に用い得る場合には、出力メモリ
２６を省略し得ることは明らかである。

（発明の効果） 以上の説明から明らかなように、本発明によれば、ドツ
トプリンタに用いるドツトマトリックスによる中間調画
像をそっくりそのま＼に縮小することができる。

【図面の簡単な説明】

第１図は画像、画素数、閾値の各マトリックスを参照し
て本発明方法のパターン縮小過程を示す線図、 第２図は各細雨素数の選択による過度縮小の原理を示す
線図、 第３図は原擬像中間調画像の縮小中間調マトリックスへ
の直接変換の可能性を示す線図、第４図は中間メモリを
備えた本発明縮小装置の第１構成例を示すブロック線図
、 第５図は第４図示の構成例の各種画素数を省略するよう
に変更した細部構成を示すブロック線図、第６図はバッ
ファメモリを備えない本発明縮小製置の構成例を示すブ
ロック線図である。 Ｍｌ・・・画像マトリックス ＭＺ、　ＭＺＩ、　ＭＺ２・・・副マトリックスＭＳ・
・・閾値マトリックス ＭＫ・・・完成マトリックス Ｆ・・・区画 Ｓ・・・閾値 ＣＰ・・・クロック信号 １０・・・メモリ １２・・・カウンタ １１、１３．１３’　、　１９．２１．２３・・・多線
バス１４、２０．２０’・・・アドレス装置１５・・・
接続バス １６・・・中間メモリ １７、２７・・・線 ２２・・・閾値メモリ ２４・・・比較器 ２５・・・出力線 ２６・・・出力メモリ ２８・・・プリンタ ３０・・・アドレス割当器。

Claims (1)

1. 【特許請求の範囲】 １、２値画素の第１マトリックスよりなる第１パターン
   を、隣接区画群に区分した第１マトリックスの各区画毎
   に２値画素「１」の画素数を求めてそれぞれ閾値と比較
   することにより、第１マトリックスより少ない２値画素
   数の第２マトリックスの形態をなす第１パターンより低
   解像度の第２パターンに変換する方法において、第１の
   個数の隣接区画群における各区画毎の比較閾値を互いに
   異ならせることを特徴とするパターン縮小方法。 ２、第１の個数の隣接区画群から、第１の個数より小さ
   い中間値の第２の個数の区画群を形成するとともに、当
   該中間個数の区画群から第２パターンを形成することを
   特徴とする特許請求の範囲第１項記載のパターン縮小方
   法。 ３、第２の中間個数の区画群を、第１の個数の隣接区画
   群から、当該隣接区画群における所定の順序に従って選
   択することを特徴とする特許請求の範囲第２項記載のパ
   ターン縮小方法。 ４、第１の個数あるいは第２の個数を所望の縮小率もし
   くは精細度低減率に従って選定することを特徴とする特
   許請求の範囲第１項乃至第３項のいずれかに記載のパタ
   ーン縮小方法。 ５、第１マトリックスの各区画毎に２値画素「１」の画
   素を計数して計数結果の画素数を算出するカウンタおよ
   び各区画毎の当該画素数を閾値と比較する比較器を備え
   た装置において、互いに異なる比較閾値を蓄積した閾値
   メモリ（２２）、および、第１の個数の隣接区画群の各
   区画毎に当該閾値メモリ（２２）から異なった比較閾値
   を読出して比較器（２４）に供給するアドレス装置（２
   ０）を設けたことを特徴とする特許請求の範囲第１項、
   第２項、第３項または第４項記載の方法を実施するパタ
   ーン縮小装置。 ６、中間メモリ（１６）を設けてすべての前記画素数を
   記録し、併わせて、アドレス装置（２０）によりアドレ
   スして、第１の個数の隣接区画群における各区画毎の前
   記画素数を当該中間メモリ（１６）に書込むとともに比
   較器（２４）に供給することを特徴とする特許請求の範
   囲第５項記載のパターン縮小装置。 ７、アドレス装置（２０）によりアドレスして、前記画
   素数の一部のみを比較器（２４）に供給することを特徴
   とする特許請求の範囲第６項記載のパターン縮小装置。 ８、アドレス装置（２０）により制御して、第１マトリ
   ックスからの前記画素数をカウンタ（１２）に供給する
   とともに、カウンタ（１２）の計数出力を直接に比較器
   （２４）に結合させることを特徴とする特許請求の範囲
   第５項記載のパターン縮小装置。