JPH02277317A - Oscillation circuit - Google Patents
Oscillation circuitInfo
- Publication number
- JPH02277317A JPH02277317A JP9970389A JP9970389A JPH02277317A JP H02277317 A JPH02277317 A JP H02277317A JP 9970389 A JP9970389 A JP 9970389A JP 9970389 A JP9970389 A JP 9970389A JP H02277317 A JPH02277317 A JP H02277317A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- main body
- oscillation circuit
- circuit
- circuit main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 115
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 description 9
- 230000010365 information processing Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばマイクロコンピュータ等の情報処理
用の集積回路に対してクロ・ツク信号を供給する発振回
路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an oscillation circuit that supplies a clock signal to an information processing integrated circuit such as a microcomputer.
近年、マイクロコンピュータ等の情報処理装置では、情
報処理速度を益々高速化し、かつ消費電力を益々減少さ
せることが要求される。特に、電池電源を使用する場合
には、低消費電力化は不可欠である。また、情報処理装
置等は、使用しない時はスタンバイモードに設定され、
これに伴って発振回路もストップ状態にして極力消費電
力を少なくする。そして、情報処理装置等の使用状態で
は、できるだけ速やかに発振回路の発振動作を開始させ
て情報処理装置等を動作状態に移行させることが必要で
ある。2. Description of the Related Art In recent years, information processing devices such as microcomputers are required to further increase their information processing speed and reduce their power consumption. Particularly when using a battery power source, low power consumption is essential. Additionally, information processing equipment etc. are set to standby mode when not in use.
Along with this, the oscillation circuit is also put into a stopped state to reduce power consumption as much as possible. When the information processing device or the like is in use, it is necessary to start the oscillation operation of the oscillation circuit as quickly as possible to bring the information processing device or the like into the operating state.
発振回路の電源投入後の発振動作の立ち上がり時間を短
くするには、従来は、発振回路の能力を大きくし、接続
される水晶振動子やセラミ・ツク発振素子等の発振素子
に供給するエネルギを大きくすることが必要である。Conventionally, in order to shorten the rise time of the oscillation operation after the oscillation circuit is powered on, the capacity of the oscillation circuit is increased and the energy supplied to the oscillation element, such as a connected crystal resonator or ceramic oscillation element, is reduced. It is necessary to make it larger.
しかしながら、このように発振素子に供給するエネルギ
を増大させることは、消費電力を大きくすることにつな
がり、低消費電力化に逆行することになる。したがって
、発振回路の発振動作の立ち上がり時間の短縮と低消費
電力化とを両方満足させることはきわめて困難であった
。However, increasing the energy supplied to the oscillation element in this way leads to an increase in power consumption, which goes against the goal of reducing power consumption. Therefore, it has been extremely difficult to satisfy both the shortening of the rise time of the oscillation operation of the oscillation circuit and the reduction of power consumption.
この発明の目的は、発振動作の立ち上がり時間の短縮と
低消費電力化とを両方とも達成することができる発振回
路を提供することである。An object of the present invention is to provide an oscillation circuit that can achieve both shortening of the rise time of oscillation operation and low power consumption.
この発明の発振回路は、発振回路本体と電源投入に応答
して遅延信号を発生する遅延信号発生回路と遅延信号に
応じて抵抗値を変化させることにより電流供給源から発
振回路本体へ供給する電流を制御する抵抗制御回路とを
設けている。The oscillation circuit of the present invention includes an oscillation circuit main body, a delay signal generation circuit that generates a delay signal in response to power-on, and a current supplied from a current supply source to the oscillation circuit main body by changing a resistance value according to the delay signal. A resistance control circuit is provided to control the resistance.
遅延信号発生回路は、遅延信号として、発振回路本体の
発振動作が電源投入後安定するまでの時間以上の遅延時
間を有するものを発生する。また、抵抗制御回路は、遅
延信号に応して、発振回路本第1図の発振回路は、イン
バータ等から構成される発振回路本体1と電源投入に応
答して遅延信号を発生する遅延信号発生回路2とを設け
、遅延信号に応じて電流供給源4から発振回路本体lへ
の給電路中に設けた可変抵抗の抵抗値を変化させること
により電流供給源4から発振回路本体1へ供給する電流
を制御する抵抗制御回路3を設けている。The delayed signal generation circuit generates a delayed signal having a delay time longer than the time required for the oscillation operation of the oscillation circuit to stabilize after power is turned on. In addition, the resistance control circuit is connected to an oscillation circuit in response to a delayed signal.The oscillation circuit shown in FIG. A circuit 2 is provided to supply current from the current supply source 4 to the oscillation circuit main body 1 by changing the resistance value of a variable resistor provided in the power supply path from the current supply source 4 to the oscillation circuit main body 1 according to the delayed signal. A resistance control circuit 3 is provided to control the current.
この場合、遅延信号発生回路2は、遅延信号として、発
振回路本体1の発振動作が電源投入後安定するまでの時
間以上の遅延時間を有するものを発生する。また、抵抗
制御回路3は、遅延信号に応じて、発振回路本体1の発
振開始時には、電流供給源4から発振回路本体1への給
電路中に設けた可変抵抗の抵抗値を小さくして発振回路
本体1へ大きな電流を供給し、発振回路本体1の発振安
定後には上記可変抵抗の抵抗値を大きくして発振回路本
体1へ供給する電流を発振維持可能な最小限の値まで絞
り込むようにしている。In this case, the delayed signal generation circuit 2 generates a delayed signal having a delay time longer than the time required for the oscillation operation of the oscillation circuit main body 1 to stabilize after power is turned on. Furthermore, in response to the delay signal, when the oscillation circuit main body 1 starts oscillating, the resistance control circuit 3 reduces the resistance value of a variable resistor provided in the power supply path from the current supply source 4 to the oscillation circuit main body 1 to oscillate. A large current is supplied to the circuit body 1, and after the oscillation of the oscillation circuit body 1 stabilizes, the resistance value of the variable resistor is increased to narrow down the current supplied to the oscillation circuit body 1 to the minimum value that can maintain oscillation. ing.
5は発振信号の出、力端子であり、ここから出力体の発
振開始時には抵抗値を小さくして発振回路本体へ大きな
電流を供給し、発振回路本体の発振安定後には抵抗値を
大きくして発振回路本体へ供給する電流を発振維持可能
な最小限の値まで絞り込むようにしている。5 is the output terminal of the oscillation signal, from which a large current is supplied to the oscillation circuit by reducing the resistance value when the output unit starts oscillating, and after the oscillation of the oscillation circuit stabilizes, the resistance value is increased. The current supplied to the oscillation circuit body is narrowed down to the minimum value that can maintain oscillation.
この発明の構成においては、遅延信号により、抵抗制御
回路は、発振回路本体の発振開始時には、抵抗値を小さ
くして発振回路本体へ供給する電流を大きくする。この
結果、発振回路本体は、大きい電流が供給され、発振動
作が速やかに立ち上がることになる。In the configuration of the present invention, the resistance control circuit reduces the resistance value and increases the current supplied to the oscillation circuit body when the oscillation circuit body starts oscillating, using the delay signal. As a result, a large current is supplied to the oscillation circuit main body, and the oscillation operation starts up quickly.
また、発振回路本体の発振動作が安定した後は、抵抗制
御回路は、抵抗値を大きくすることにより、発振回路本
体に供給する電流値を発振回路本体が発振を維持できる
最小値近傍まで絞り込むことになる。In addition, after the oscillation operation of the oscillation circuit body has stabilized, the resistance control circuit increases the resistance value to narrow down the current value supplied to the oscillation circuit body to a value close to the minimum value that allows the oscillation circuit body to maintain oscillation. become.
第1図はこの発明の一実施例の発振回路の構成を示すブ
ロック図である。FIG. 1 is a block diagram showing the configuration of an oscillation circuit according to an embodiment of the present invention.
される発振信号は、例えばインバータで波形整形された
後、クロック信号として利用される。6は遅延信号の出
力端子である。The generated oscillation signal is used as a clock signal after its waveform is shaped by, for example, an inverter. 6 is a delayed signal output terminal.
この発振回路では、電源投入に応答して遅延信号発生回
路2の出力端子6から発生する遅延信号により、抵抗制
御回路3は、電源投入後の発振回路本体1の発振開始時
には、可変抵抗の抵抗値を小さくして発振回路本体1へ
供給する電流を大きくする。この結果、発振回路本体1
は、電流供給源4から大きい電流が供給され、発振動作
が速やかに立ち上がることになり、発振動作の立ち上が
り時間が短縮される。In this oscillation circuit, a delay signal generated from the output terminal 6 of the delay signal generation circuit 2 in response to power-on causes the resistance control circuit 3 to control the resistance of the variable resistor when the oscillation circuit main body 1 starts oscillating after the power is turned on. The current supplied to the oscillation circuit main body 1 is increased by decreasing the value. As a result, the oscillation circuit main body 1
In this case, a large current is supplied from the current supply source 4, and the oscillation operation starts up quickly, so that the start-up time of the oscillation operation is shortened.
また、電源投入後、所定時間が経過して発振回路本体1
の発振動作が安定した後は、抵抗制御回路3は、可変抵
抗の抵抗値を大きくすることにより、発振回路本体1に
供給する電流値を発振回路本体1が発振を維持できる最
小値近傍まで絞り込むことになる。この結果、発振回路
本体1は、発振動作の安定後は、消費電力が最小限に抑
制されることになる。Also, after a predetermined period of time has passed after the power is turned on, the oscillation circuit main body 1
After the oscillation operation has stabilized, the resistance control circuit 3 increases the resistance value of the variable resistor to narrow down the current value supplied to the oscillation circuit body 1 to a value close to the minimum value at which the oscillation circuit body 1 can maintain oscillation. It turns out. As a result, the power consumption of the oscillation circuit main body 1 is suppressed to a minimum after the oscillation operation is stabilized.
このように、この発振回路は、発振動作の立ら上がり時
間を短縮することができるとともに、低消費電力化を達
成できるので、高速、低消費電力の情報処理装置等への
クロック信号の供給回路として好適である。In this way, this oscillation circuit can shorten the rise time of oscillation operation and achieve low power consumption, so it can be used as a clock signal supply circuit for high-speed, low-power information processing devices, etc. It is suitable as
第2図は第1図に示した発振回路における各部の信号波
形の一例を示す波形図であり、■4は電流供給源4の電
圧であり、■5は発振回路本体1の出力端子5より得ら
れる発振信号(電圧)であり、■6は遅延信号発生回路
2の出力端子6より得られる遅延信号(電圧)である。FIG. 2 is a waveform diagram showing an example of the signal waveform of each part in the oscillation circuit shown in FIG. This is the obtained oscillation signal (voltage), and 6 is the delayed signal (voltage) obtained from the output terminal 6 of the delayed signal generation circuit 2.
以下、第2図を参照して発振回路の動作を説明する。電
源投入すると、電流供給源4の電圧■4は速やかに立ち
上がり、一定値に達する。この電流供給源4の電圧■4
がある値以上になると、発振回路本体1が発振動作を開
始して振幅が増大する発振信号■5が得られる。この際
の発振信号V5の振幅の増大速度、すなわち発振動作の
立ち上がり時間は、遅延信号■、が低く、したがって抵
抗制御回路3の可変抵抗の抵抗値が低いことから、であ
り、これらが遅延信号発生回路2を構成する。The operation of the oscillation circuit will be explained below with reference to FIG. When the power is turned on, the voltage 4 of the current supply source 4 quickly rises and reaches a constant value. Voltage of this current supply source 4■4
When the value exceeds a certain value, the oscillation circuit main body 1 starts an oscillation operation, and an oscillation signal 5 whose amplitude increases is obtained. At this time, the rate of increase in the amplitude of the oscillation signal V5, that is, the rise time of the oscillation operation, is because the delay signal (2) is low, and therefore the resistance value of the variable resistor of the resistance control circuit 3 is low; A generating circuit 2 is configured.
この場合、遅延時間の値は、Pチャンネルトランジスタ
21および容N22の値を変化させることで制御するこ
とができ、LSI化の問題はない。In this case, the value of the delay time can be controlled by changing the values of the P-channel transistor 21 and the capacitor N22, and there is no problem with LSI integration.
さらに、31および32は、それぞれPチャンネルトラ
ンジスタで、各々抵抗としての作用を有し、これらは抵
抗制御回路3を構成する。Further, 31 and 32 are P-channel transistors, each functioning as a resistor, and constitute the resistance control circuit 3.
その動作は以下のとおりである。電源投入直後は、遅延
信号発生回路2の出力端子6から得られる遅延信号■6
(第2図参照)がローレベルであり、Pチャンネルト
ランジスタ31.32は両方ともオン状態である。この
ため、電流供給a4から発振回路本体1へPチャンネル
トランジスタ31.32の両方を通して給電されること
になり、したがって発振回路本体1へは大きい電流が供
給されることになる。この結果、発振回路本体1の発振
動作の立ち上がり時間は短くなる。Its operation is as follows. Immediately after the power is turned on, the delay signal ■6 obtained from the output terminal 6 of the delay signal generation circuit 2
(see FIG. 2) is at a low level, and both P-channel transistors 31 and 32 are on. Therefore, power is supplied from the current supply a4 to the oscillation circuit main body 1 through both the P-channel transistors 31 and 32, and therefore a large current is supplied to the oscillation circuit main body 1. As a result, the rise time of the oscillation operation of the oscillation circuit main body 1 becomes shorter.
発振回路本体1の発振開始後、遅延信号■6が徐々に上
昇し、ある遅延時間が経過すると、遅延信号■6がハイ
レベルになる。このとき、Pチャ十分に早いものである
。After the oscillation circuit main body 1 starts oscillating, the delay signal 6 gradually rises, and when a certain delay time has elapsed, the delay signal 6 becomes high level. At this time, Pcha is sufficiently early.
その後、上記発振信号■5の振幅は、発振回路本体1の
発振動作の安定後、遅延信号■6の上昇に伴う抵抗制御
回路3の可変抵抗の抵抗値の増大によって減少し、パワ
ーダウンする。このときの振幅は、次段の例えば分周回
路を駆動できる大きさであればよい。Thereafter, after the oscillation operation of the oscillation circuit main body 1 has stabilized, the amplitude of the oscillation signal (2) 5 decreases due to an increase in the resistance value of the variable resistor of the resistance control circuit 3 as the delay signal (6) rises, and the power is turned down. The amplitude at this time may be large enough to drive, for example, a frequency dividing circuit in the next stage.
第3図は第1図のブロックを具体化した回路を示す回路
図である。FIG. 3 is a circuit diagram showing a circuit embodying the blocks of FIG. 1.
第3図はCMO3回路の場合の回路例を示す。FIG. 3 shows an example of a circuit in the case of a CMO3 circuit.
同図において、11はPチャンネルトランジスタで、1
2はNチャンネルトランジスタ12で、これらは発振用
のインバータを構成している。13および14はそれぞ
れ容量、15は水晶振動子またはセラミック発振子等の
発振素子、41および42はそれぞれ発振の帰還抵抗を
形成するNチャンネルトランジスタおよびPチャンネル
トランジスタであり、これらが発振回路本体lを構成す
る。In the figure, 11 is a P-channel transistor;
2 is an N-channel transistor 12, which constitutes an oscillation inverter. 13 and 14 are capacitors, 15 is an oscillation element such as a crystal resonator or a ceramic oscillator, and 41 and 42 are an N-channel transistor and a P-channel transistor, respectively, which form feedback resistance for oscillation. Configure.
また、21は遅延時間形成用のPチャンネルトランジス
タ、22は酸化膜により形成される容量ンネルトランジ
スタ32は、オン状態から抵抗値を徐々に増力口させ、
ついには遮断し、Pチャンネルトランジスタ31のみが
オン状態を保持することになる。したがって、発振回路
本体1へ供給される電流は、Pチャンネルトランジスタ
31を通して供給される電流のみとなる。このPチャン
ネルトランジスタ31を通して供給される電流を発振回
路本体lが発振を維持可能な最小限の値に設計すること
により、発振回路本体1の安定発振時の消費電力を最小
限に抑えることができる。Further, 21 is a P-channel transistor for forming a delay time, 22 is a capacitive channel transistor 32 formed of an oxide film, and the resistance value is gradually increased from the on state.
Eventually, it will be cut off and only the P-channel transistor 31 will remain on. Therefore, the current supplied to the oscillation circuit main body 1 is only the current supplied through the P-channel transistor 31. By designing the current supplied through this P-channel transistor 31 to the minimum value that allows the oscillation circuit main body 1 to maintain oscillation, power consumption during stable oscillation of the oscillation circuit main body 1 can be minimized. .
上記実施例では、CMO3回路に適用したものを示した
が、もちろんこの発明の回路構成は、NMO3回路およ
びPMO3回路にも適用できることはいうまでもない。In the above embodiment, the circuit configuration of the present invention is applied to a CMO3 circuit, but it goes without saying that the circuit configuration of the present invention can also be applied to an NMO3 circuit and a PMO3 circuit.
また、発振回路本体1.遅延信号発生回路2および抵抗
制御回路3の具体回路は、第3図の回路に限定されるこ
とはなく、適用される集積回路の各回路形式に応じて適
宜設馴されるものである。In addition, the oscillation circuit main body 1. The specific circuits of the delay signal generation circuit 2 and the resistance control circuit 3 are not limited to the circuit shown in FIG. 3, but may be appropriately designed depending on the circuit type of the integrated circuit to which it is applied.
この発明の発振回路によれば、発振開始時には発振回路
本体へ大きな電流を供給することにより発振動作の立ち
上がり時間を短縮することができ、かつ発振が安定した
後には発振回路本体へ供給する電流を制限することによ
り使用時の消費電力を小さくすることができる。According to the oscillation circuit of the present invention, the rise time of the oscillation operation can be shortened by supplying a large current to the oscillation circuit main body when oscillation starts, and after the oscillation has stabilized, the current supplied to the oscillation circuit main body can be reduced. By limiting it, power consumption during use can be reduced.
第1図はこの発明の一実施例の発振回路の構成を示すブ
ロック図、第2図は第1図の回路の各部の波形図、第3
図は第1図の各ブロックを具体化した回路を示す回路図
である。
1・・・発振回路本体、2・・・可変抵抗回路、4・・
・電源、6・・・遅延回路FIG. 1 is a block diagram showing the configuration of an oscillation circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram of each part of the circuit in FIG. 1, and FIG.
The figure is a circuit diagram showing a circuit embodying each block of FIG. 1. 1... Oscillation circuit main body, 2... Variable resistance circuit, 4...
・Power supply, 6...delay circuit
Claims (1)
入後安定するまでの時間以上の遅延時間を有する遅延信
号を電源投入に応答して発生する遅延信号発生回路と、
この遅延信号発生回路から出力される遅延信号に応じて
抵抗値を変化させることにより電流供給源から前記発振
回路本体へ供給する電流を制御する抵抗制御回路とを備
え、前記抵抗制御回路は、前記遅延信号に応じて、前記
発振回路本体の発振開始時には抵抗値を小さくして前記
発振回路本体へ大きな電流を供給し、前記発振回路本体
の発振安定後には抵抗値を大きくして前記発振回路本体
へ供給する電流を発振維持可能な最小限の値まで絞り込
むようにした発振回路。an oscillation circuit main body, and a delay signal generation circuit that generates a delay signal having a delay time longer than the time required for the oscillation operation of the oscillation circuit main body to stabilize after power-on in response to power-on;
a resistance control circuit that controls the current supplied from the current supply source to the oscillation circuit main body by changing the resistance value according to the delay signal output from the delay signal generation circuit, and the resistance control circuit controls the current supplied from the current supply source to the oscillation circuit main body. In response to the delay signal, when the oscillation circuit main body starts oscillating, the resistance value is reduced to supply a large current to the oscillation circuit main body, and after the oscillation of the oscillation circuit main body stabilizes, the resistance value is increased to supply a large current to the oscillation circuit main body. An oscillation circuit that narrows down the current supplied to the circuit to the minimum value that can maintain oscillation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9970389A JPH02277317A (en) | 1989-04-18 | 1989-04-18 | Oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9970389A JPH02277317A (en) | 1989-04-18 | 1989-04-18 | Oscillation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02277317A true JPH02277317A (en) | 1990-11-13 |
Family
ID=14254421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9970389A Pending JPH02277317A (en) | 1989-04-18 | 1989-04-18 | Oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02277317A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002007302A1 (en) * | 2000-07-17 | 2002-01-24 | Toyo Communication Equipment Co., Ltd. | Piezoelectric oscillator |
-
1989
- 1989-04-18 JP JP9970389A patent/JPH02277317A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002007302A1 (en) * | 2000-07-17 | 2002-01-24 | Toyo Communication Equipment Co., Ltd. | Piezoelectric oscillator |
US6791424B2 (en) | 2000-07-17 | 2004-09-14 | Toyo Communication Equipment Co., Ltd. | Piezoelectric oscillator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04222455A (en) | Interface circuit | |
JP2006129459A (en) | Oscillator starting control circuit | |
JPH11150419A (en) | Oscillation circuit | |
KR20180019551A (en) | Ultra-low-power crystal oscillator with adaptive self-oscillation | |
US6727769B2 (en) | Crystal oscillator circuit using CMOSFETs | |
JP2008147815A (en) | Oscillation circuit | |
JP2000013143A (en) | Oscillation circuit | |
JPH11298248A (en) | Oscillation circuit | |
JPH02277317A (en) | Oscillation circuit | |
JPH05259738A (en) | Oscillation circuit | |
JPH08280170A (en) | Switching power supply circuit | |
JPS6148726B2 (en) | ||
JPH11127032A (en) | Oscillation circuit | |
JP2000286637A (en) | Oscillation circuit | |
JP2004040487A (en) | Clock oscillation circuit | |
JP3255581B2 (en) | Oscillator circuit | |
JP2906558B2 (en) | Semiconductor integrated circuit using piezoelectric vibrator | |
JP2000151280A (en) | Semiconductor integrated circuit | |
US20010000214A1 (en) | Oscillator which consumes less power and becomes stabile in short time | |
JP2004221632A (en) | Oscillation circuit | |
JP4852969B2 (en) | Oscillator circuit | |
JPH04158419A (en) | Microcomputer | |
JPH06259164A (en) | Clock signal generating/integrating circuit | |
JP2002314336A (en) | Oscillation circuit | |
JPH06162223A (en) | Single chip microcomputer |