JPH0227600A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0227600A JPH0227600A JP63177820A JP17782088A JPH0227600A JP H0227600 A JPH0227600 A JP H0227600A JP 63177820 A JP63177820 A JP 63177820A JP 17782088 A JP17782088 A JP 17782088A JP H0227600 A JPH0227600 A JP H0227600A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- error
- bits
- memory cell
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000012937 correction Methods 0.000 claims description 31
- 230000007547 defect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体メモリ、特に大規模なデジタル信号記
憶用の集積回路装置に関するものである。
憶用の集積回路装置に関するものである。
従来の技術
従来の半導体メモリにおいては、メモリを行或は列単位
に分け、行或は列を余分に設け、、ビットでも欠陥があ
れば、行或は列単位で予備と入れ替えていた。
に分け、行或は列を余分に設け、、ビットでも欠陥があ
れば、行或は列単位で予備と入れ替えていた。
発明が解決しようとする課題
しかるに、、ビットの欠陥を救済するため、行或は列単
位で予備を設けると、欠陥のビット数が散在して増加す
ると、大容量メモリでは、予備のメモリも数多く準備せ
ねばならないという問題が発生する。
位で予備を設けると、欠陥のビット数が散在して増加す
ると、大容量メモリでは、予備のメモリも数多く準備せ
ねばならないという問題が発生する。
本発明は上記課題に鑑み、予備のメモリ数を減らすこと
ができると共に、検査後に、配線替えをするという工数
を削減することのできる集積回路装置を提供することを
目的とする。
ができると共に、検査後に、配線替えをするという工数
を削減することのできる集積回路装置を提供することを
目的とする。
課題を解決するための手段
本発明の集積回路は、1ビット誤り訂正回路を付加し、
データは誤り訂正してメモリし、読み出し時はMシ訂正
して読み出すようにしたメモルセル、誤り訂正ロジック
、制御ロジック等を同一の半導体基板上に形成したもの
である。
データは誤り訂正してメモリし、読み出し時はMシ訂正
して読み出すようにしたメモルセル、誤り訂正ロジック
、制御ロジック等を同一の半導体基板上に形成したもの
である。
作 用
本発明によれば、メモリへ書込むデータを、nビット単
位に分割し、nビット毎ににビットの誤り訂正ビットを
付加して書込む。即ち行又は列をn + kビットで構
成する。そしてn 十にビットを読み出し、誤り訂正を
行ない、゛nビットの正しいデータを得るものである。
位に分割し、nビット毎ににビットの誤り訂正ビットを
付加して書込む。即ち行又は列をn + kビットで構
成する。そしてn 十にビットを読み出し、誤り訂正を
行ない、゛nビットの正しいデータを得るものである。
実施例
第1図に本発明の一実施例を示す。メモリ1の構成を(
n+k)Xp とする。行け(n+k )ビットとし、
pを列の数とする。n + k = 72と考えると、
k=8.n=64でハミングコードを用いれば、ビット
の誤り訂正が行なえる。データとして64ビツトm位と
することは不自然な値ではない。k=9とすれば、n=
128にできる。nとkの値は、メモリ1のビット単位
の不良率を考慮して決めればよい。以下n=64 、
k=aとして説明する。
n+k)Xp とする。行け(n+k )ビットとし、
pを列の数とする。n + k = 72と考えると、
k=8.n=64でハミングコードを用いれば、ビット
の誤り訂正が行なえる。データとして64ビツトm位と
することは不自然な値ではない。k=9とすれば、n=
128にできる。nとkの値は、メモリ1のビット単位
の不良率を考慮して決めればよい。以下n=64 、
k=aとして説明する。
第1図中1はメモリセル、2は誤り訂正ロジック部、3
は誤り訂正された信号から、誤り訂正を行なって、情報
n=64のみを出力する回路、4はデータバッファメモ
リ7と8の出力を切替えて、誤9訂正ロジック部2へ供
給する切替ゲートである。6は書込/読出しのアドレス
を発生させる回路、6はメモリ全体を制御する制御回路
、7と8は交互に書込/読出しを行なうバッファメモリ
で、nビットの容量を有する。9は入力端子で、簡単の
ため1ケのみ示しであるが、8ビット並列入力でも支障
はない。出力端子13も、同様である。
は誤り訂正された信号から、誤り訂正を行なって、情報
n=64のみを出力する回路、4はデータバッファメモ
リ7と8の出力を切替えて、誤9訂正ロジック部2へ供
給する切替ゲートである。6は書込/読出しのアドレス
を発生させる回路、6はメモリ全体を制御する制御回路
、7と8は交互に書込/読出しを行なうバッファメモリ
で、nビットの容量を有する。9は入力端子で、簡単の
ため1ケのみ示しであるが、8ビット並列入力でも支障
はない。出力端子13も、同様である。
以下の説明では扱うデータは直列とし、端子9゜13は
各1ケとして扱う。1oはクロック端子で、使わなくて
も支障ないが、ここでは動作を判シ易くするためクロッ
クを用いるものとする。クロックは内部で発生させても
良い。11は書込/読出しを指定する端子である。12
はアドレス指定の端子である。
各1ケとして扱う。1oはクロック端子で、使わなくて
も支障ないが、ここでは動作を判シ易くするためクロッ
クを用いるものとする。クロックは内部で発生させても
良い。11は書込/読出しを指定する端子である。12
はアドレス指定の端子である。
先ず、データの書込みについて述べる。64ビツトのデ
ータをメモリセ/L/1へ書込む手順を考える。64ビ
ツトのデータを直列で扱うので、アドレスはa o 、
a 1h a 21 a 3 * a 4 、a 5
の6ビツトあればよい。12の端子中、a0〜a5に相
当する6個のアドレスラインの値が変化し、その変化に
同期して、端子90入力が変化し、先ずバッファメモリ
7へ書込まれる。バッファメモリ、7のアドレスは、端
子1206ビツトのアドレスをアドレス発生回路5を介
して得ている。バッファメモリ7を書込モードに設定す
ることは制御回路6によって行なう。次の64ビツトは
バッファメモリ8へ書込まれ、この時、バッファメモリ
了は制御回路6により読出モードに設定され、アドレス
も制御回路6から供給される。又、この時、バッファメ
モリ7の出力を誤り訂正ロジック部2へ伝えるように制
御回路6の出力で切替ゲート4を設定し、64ビツトを
誤り訂正ロジック部2へ伝え、誤り訂正ロジック部2で
誤り訂正ビット8ビットを付加する。計72ビットがメ
モリセ/l/1へ伝えられる。第1図の1はメモμセル
以外に必要な周辺回路を含むことは云うまでもない。メ
モリセ/L’1の書込み、読出しの制御は制御回路6で
行ない、書込みアドレスと読み出しアドレスの切替は通
常のメモリと同じく、外部で行なう。
ータをメモリセ/L/1へ書込む手順を考える。64ビ
ツトのデータを直列で扱うので、アドレスはa o 、
a 1h a 21 a 3 * a 4 、a 5
の6ビツトあればよい。12の端子中、a0〜a5に相
当する6個のアドレスラインの値が変化し、その変化に
同期して、端子90入力が変化し、先ずバッファメモリ
7へ書込まれる。バッファメモリ、7のアドレスは、端
子1206ビツトのアドレスをアドレス発生回路5を介
して得ている。バッファメモリ7を書込モードに設定す
ることは制御回路6によって行なう。次の64ビツトは
バッファメモリ8へ書込まれ、この時、バッファメモリ
了は制御回路6により読出モードに設定され、アドレス
も制御回路6から供給される。又、この時、バッファメ
モリ7の出力を誤り訂正ロジック部2へ伝えるように制
御回路6の出力で切替ゲート4を設定し、64ビツトを
誤り訂正ロジック部2へ伝え、誤り訂正ロジック部2で
誤り訂正ビット8ビットを付加する。計72ビットがメ
モリセ/l/1へ伝えられる。第1図の1はメモμセル
以外に必要な周辺回路を含むことは云うまでもない。メ
モリセ/L’1の書込み、読出しの制御は制御回路6で
行ない、書込みアドレスと読み出しアドレスの切替は通
常のメモリと同じく、外部で行なう。
書込み読み出しの時間的経過を第2図によシ補足説明す
る。時刻t1〜t2の間にxlの64ビツトの情報が第
1図のバッフ1メモリ7へ書込まれ、t11〜t12の
間にバッファメモリ7から誤り訂正ロジック部2へ伝え
られる。この間、アドレス発生回路6かも、メモリ1と
、バッファメモリ7゜8ヘアドレスが伝えられる。デー
タバッファメモリ7からの読み出しは、メモリセル1の
最小アクセス時間に合わせである。1 −1 ではx
2のm報84ビットがデータバッファメモリ8へ書込ま
れ、t21〜t22の間にバッファメモリ8から切替ゲ
ート4を介して、誤り訂正ロジック部2へ伝えられ誤り
訂正される。以降これを繰返す。読み出しは、64ビツ
ト分のアドレスを指定し、64ビツト単位で読み出す。
る。時刻t1〜t2の間にxlの64ビツトの情報が第
1図のバッフ1メモリ7へ書込まれ、t11〜t12の
間にバッファメモリ7から誤り訂正ロジック部2へ伝え
られる。この間、アドレス発生回路6かも、メモリ1と
、バッファメモリ7゜8ヘアドレスが伝えられる。デー
タバッファメモリ7からの読み出しは、メモリセル1の
最小アクセス時間に合わせである。1 −1 ではx
2のm報84ビットがデータバッファメモリ8へ書込ま
れ、t21〜t22の間にバッファメモリ8から切替ゲ
ート4を介して、誤り訂正ロジック部2へ伝えられ誤り
訂正される。以降これを繰返す。読み出しは、64ビツ
ト分のアドレスを指定し、64ビツト単位で読み出す。
出力バッフ1及び誤り訂正ロジック3の中には、第3図
に示すように、デ−タバッフ1メモリ7と8に対応スル
メモリ3Aと3Bが含まれている。
に示すように、デ−タバッフ1メモリ7と8に対応スル
メモリ3Aと3Bが含まれている。
以下第3図を参照しつつデータの読出しについて述べる
。読出しのタイミングは第4図に示す。
。読出しのタイミングは第4図に示す。
時刻T1〜T2でメモリ1から、第2図のXlの記憶さ
れているメセルセル64ビツトを読み出す。石の64ビ
ツトは誤り訂正部3Cのメモリに一度記憶され、T2〜
”11の間に誤り訂正される。誤り訂正の仕方は、デー
タを直列で扱っても、並列で扱ってもよいが、並列処理
の場合、メモリ七/L/1とib訂正部3Cの間の接続
線が増大する。直列処理でも、T1〜T2とT2〜T1
1が同程度の時間を見込んでおけば十分である。T2〜
T11の間に、誤り訂正部3Cから、バッファメモIJ
3A(又は3B)へxlの64ビツトを転送しても、T
11〜T1゜の間に転送してもよいが、ここではT11
までに転送が終るものとする。T11 から3Hの入力
が第4図りの如く高しベμになシ、インバータ3.Hの
出力が低しペ〃になシ、データバッファメモリ3Aが読
出し状態となり、”11〜”21の間にバッフ7メモリ
3Aから、Xl の64ビツトが読み出さ江セレクタ3
Sを介し、出力バッファ3Uへ伝えられ、出力バッファ
3Uで適当なレベルと、インピーダンヌに変換され、端
子13から出力される。
れているメセルセル64ビツトを読み出す。石の64ビ
ツトは誤り訂正部3Cのメモリに一度記憶され、T2〜
”11の間に誤り訂正される。誤り訂正の仕方は、デー
タを直列で扱っても、並列で扱ってもよいが、並列処理
の場合、メモリ七/L/1とib訂正部3Cの間の接続
線が増大する。直列処理でも、T1〜T2とT2〜T1
1が同程度の時間を見込んでおけば十分である。T2〜
T11の間に、誤り訂正部3Cから、バッファメモIJ
3A(又は3B)へxlの64ビツトを転送しても、T
11〜T1゜の間に転送してもよいが、ここではT11
までに転送が終るものとする。T11 から3Hの入力
が第4図りの如く高しベμになシ、インバータ3.Hの
出力が低しペ〃になシ、データバッファメモリ3Aが読
出し状態となり、”11〜”21の間にバッフ7メモリ
3Aから、Xl の64ビツトが読み出さ江セレクタ3
Sを介し、出力バッファ3Uへ伝えられ、出力バッファ
3Uで適当なレベルと、インピーダンヌに変換され、端
子13から出力される。
T11〜T21では、セレクタ3Sはバッフ1メモリ3
Aの出力を通過させ、T21〜T31 ではバッファメ
モリ3Bの出力を通過させる。これは第4図りの波形を
用いればよく、制御回路θでこれを形成するのは容易で
ある。”11〜T21で、バッファメモリ3Aからxl
の64ビツトを読み出している間、メモリ七lV1から
、誤り訂正部3Cへx2のデータが読み出される。”1
1〜τ1□の間にx2を読み出し終り、T1゜〜”21
の間に誤り訂正し、メモリ3Bへ書込む。第4図りの信
号が、バッフ7メモリ3Bに加えられているので、バッ
ファメモリ3Bは書込み状態である。”21までに、x
2のバッファメモリ3Bへの書込みが終了する。T21
カラはバッファメモリ3Bからx2の64ビツトが読み
出される。以下これを繰返す。R/Wアドレス発生部3
Wでは、上記説明通シの動作を実行させるため、バッフ
ァメモ!J3A、3Bへ別のアドレスを供給する。R/
Wアドレス発生部3wでは、バッフ7メモリ容量が64
ピツI” 故、a□=”5の6ビツトを指定するが、メ
モリセル1は制御回路6から、それよシ上位a6〜ak
ビットを指定する。
Aの出力を通過させ、T21〜T31 ではバッファメ
モリ3Bの出力を通過させる。これは第4図りの波形を
用いればよく、制御回路θでこれを形成するのは容易で
ある。”11〜T21で、バッファメモリ3Aからxl
の64ビツトを読み出している間、メモリ七lV1から
、誤り訂正部3Cへx2のデータが読み出される。”1
1〜τ1□の間にx2を読み出し終り、T1゜〜”21
の間に誤り訂正し、メモリ3Bへ書込む。第4図りの信
号が、バッフ7メモリ3Bに加えられているので、バッ
ファメモリ3Bは書込み状態である。”21までに、x
2のバッファメモリ3Bへの書込みが終了する。T21
カラはバッファメモリ3Bからx2の64ビツトが読み
出される。以下これを繰返す。R/Wアドレス発生部3
Wでは、上記説明通シの動作を実行させるため、バッフ
ァメモ!J3A、3Bへ別のアドレスを供給する。R/
Wアドレス発生部3wでは、バッフ7メモリ容量が64
ピツI” 故、a□=”5の6ビツトを指定するが、メ
モリセル1は制御回路6から、それよシ上位a6〜ak
ビットを指定する。
上記の如く構成すると、読出し、書込みの始めのみ、誤
り訂正する1単位分だけ遅れるが、連続して、読出し、
書込みをする場合は、始の遅れがそのま\ずれるだけで
あシ、システム設計時に配慮しておけば支障はない。以
上述べた如く構成すれば、データは、ビット誤り訂正さ
れて書込まれ、1ビ、1’gり訂正されて出力されるの
で、64ビツト(詳しく云えば64+8)中の、ビット
の欠陥は救済される。
り訂正する1単位分だけ遅れるが、連続して、読出し、
書込みをする場合は、始の遅れがそのま\ずれるだけで
あシ、システム設計時に配慮しておけば支障はない。以
上述べた如く構成すれば、データは、ビット誤り訂正さ
れて書込まれ、1ビ、1’gり訂正されて出力されるの
で、64ビツト(詳しく云えば64+8)中の、ビット
の欠陥は救済される。
発明の効果
以上のように本発明によれば、大容量メモリで、欠陥が
増加した場合の欠陥救済が容易である。上記説明では、
θ4+8のビット構成をとったが、例えば、512ビツ
トに対し、10ビツトの訂正コードを付加しても、ビッ
トのエラーは訂正できる。仮にメモリのビットエラー率
がo、14sとすれば612ビツトに対し、10ビツト
の誤り訂正を行えば、余裕を持って誤り訂正できる。従
って、メモリ全体の容量が仮に16Mビットとすると、
全体で16ビツト以下の誤りなら、平均的には、512
ビツトの中には、、ビット以上の欠陥は含まれない。メ
モリの欠陥の程度を考慮して、誤り訂正の単位を決めれ
ば、行或は列単位で予備を設け、配線替えする必要はな
い。但し、各メモリセルについてのテストは必要である
。612ビツトに対し10ビツトの誤り訂正を行なえば
、メモリセルの増加量は約2%である。この程度のメモ
リ七lしの増加は、欠陥救済のだめの配線替え工数よシ
も安価になる。
増加した場合の欠陥救済が容易である。上記説明では、
θ4+8のビット構成をとったが、例えば、512ビツ
トに対し、10ビツトの訂正コードを付加しても、ビッ
トのエラーは訂正できる。仮にメモリのビットエラー率
がo、14sとすれば612ビツトに対し、10ビツト
の誤り訂正を行えば、余裕を持って誤り訂正できる。従
って、メモリ全体の容量が仮に16Mビットとすると、
全体で16ビツト以下の誤りなら、平均的には、512
ビツトの中には、、ビット以上の欠陥は含まれない。メ
モリの欠陥の程度を考慮して、誤り訂正の単位を決めれ
ば、行或は列単位で予備を設け、配線替えする必要はな
い。但し、各メモリセルについてのテストは必要である
。612ビツトに対し10ビツトの誤り訂正を行なえば
、メモリセルの増加量は約2%である。この程度のメモ
リ七lしの増加は、欠陥救済のだめの配線替え工数よシ
も安価になる。
第1図は本発明の一実施例の集積回路のブロック図、第
2図はデータ書込み時のタイムチャート、第3図は第1
図の要部の動作説明のブロック図、第4図はデータ読出
し時のタイムチャートである。 1・・・・・・メモリセル、2・・・・・・誤り訂正ロ
ジック部、3・・・・・・出力バッファおよび誤り訂正
ロジック部、4・・・・・・切替ゲート、6・・・・・
・アドレスバッファ、6・・・・・・制御ロジック部、
7e8・・・・・・バッファメモリ。
2図はデータ書込み時のタイムチャート、第3図は第1
図の要部の動作説明のブロック図、第4図はデータ読出
し時のタイムチャートである。 1・・・・・・メモリセル、2・・・・・・誤り訂正ロ
ジック部、3・・・・・・出力バッファおよび誤り訂正
ロジック部、4・・・・・・切替ゲート、6・・・・・
・アドレスバッファ、6・・・・・・制御ロジック部、
7e8・・・・・・バッファメモリ。
Claims (2)
- (1)デジタル信号を、メモリセル毎に、ビットずつ記
憶せしめる集積回路に記憶させる情報量よりも少ない剰
余のメモリセルを設け、情報量nビットに対してkビッ
トの誤り訂正コードを発生させる誤り訂正ロジック回路
と、情報を一時待避させる1対のデータレジスタと、前
記データレジスタ及び誤り訂正ロジックとメモリセルの
アドレスとを制御する制御ロジックとを同一の半導体基
板上に形成したことを特徴とする集積回路装置。 - (2)一度に書込む情報のビット数が、誤り訂正コード
を付加する情報のビット数nの1/lの時に、l回の書
込み毎にnビット毎の誤り訂正コードを付加する制御ロ
ジックを付加したことを特徴とする特許請求の範囲第1
項記載の集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63177820A JPH0227600A (ja) | 1988-07-15 | 1988-07-15 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63177820A JPH0227600A (ja) | 1988-07-15 | 1988-07-15 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0227600A true JPH0227600A (ja) | 1990-01-30 |
Family
ID=16037673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63177820A Pending JPH0227600A (ja) | 1988-07-15 | 1988-07-15 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0227600A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7531286B2 (en) | 2002-03-15 | 2009-05-12 | Jsr Corporation | Radiation-sensitive resin composition |
US8035233B2 (en) * | 1997-04-04 | 2011-10-11 | Elm Technology Corporation | Adjacent substantially flexible substrates having integrated circuits that are bonded together by non-polymeric layer |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6361499A (ja) * | 1986-08-29 | 1988-03-17 | Nec Corp | 半導体メモリ装置及びその駆動方法 |
-
1988
- 1988-07-15 JP JP63177820A patent/JPH0227600A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6361499A (ja) * | 1986-08-29 | 1988-03-17 | Nec Corp | 半導体メモリ装置及びその駆動方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8035233B2 (en) * | 1997-04-04 | 2011-10-11 | Elm Technology Corporation | Adjacent substantially flexible substrates having integrated circuits that are bonded together by non-polymeric layer |
US7531286B2 (en) | 2002-03-15 | 2009-05-12 | Jsr Corporation | Radiation-sensitive resin composition |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050229080A1 (en) | Semiconductor memory device equipped with error correction circuit | |
JPH0668700A (ja) | 半導体メモリ装置 | |
US5640353A (en) | External compensation apparatus and method for fail bit dynamic random access memory | |
JPS62214599A (ja) | 半導体記憶装置 | |
JPS58220299A (ja) | メモリ・システム | |
US7075851B2 (en) | Semiconductor memory device inputting/outputting data and parity data in burst operation | |
JPH0227600A (ja) | 集積回路装置 | |
JPH0440697A (ja) | 半導体記憶装置 | |
JPH0554697A (ja) | 半導体メモリ | |
JPS6235199B2 (ja) | ||
JP3177975B2 (ja) | 1チップマイクロコンピュータ | |
JPH0675799A (ja) | メモリアクセス装置とメモリ装置 | |
JPH0528760A (ja) | 半導体メモリ | |
JPH0746517B2 (ja) | 半導体メモリ及びそのテスト方法 | |
JP3190781B2 (ja) | 半導体メモリ | |
JPH10241352A (ja) | 半導体記憶装置 | |
JPS615500A (ja) | メモリ集積回路 | |
JPH0129639Y2 (ja) | ||
JPH06139153A (ja) | メモリ制御システム | |
JPS60136093A (ja) | 半導体記憶装置 | |
JPH0721799A (ja) | 半導体記憶装置 | |
JPH0241058B2 (ja) | ||
JP2001014887A (ja) | ダイナミックランダムアクセスメモリ | |
JPH011198A (ja) | 半導体メモリ | |
JPS61161565A (ja) | 記憶装置 |