JPH02270320A - 表面処理方法および装置 - Google Patents
表面処理方法および装置Info
- Publication number
- JPH02270320A JPH02270320A JP1091508A JP9150889A JPH02270320A JP H02270320 A JPH02270320 A JP H02270320A JP 1091508 A JP1091508 A JP 1091508A JP 9150889 A JP9150889 A JP 9150889A JP H02270320 A JPH02270320 A JP H02270320A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- surface treatment
- treated
- sample stage
- electrostatic adsorption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004381 surface treatment Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 128
- 239000012212 insulator Substances 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000001179 sorption measurement Methods 0.000 claims description 73
- 239000007795 chemical reaction product Substances 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 abstract description 93
- 239000004065 semiconductor Substances 0.000 abstract description 82
- 239000000463 material Substances 0.000 abstract description 6
- 230000007246 mechanism Effects 0.000 description 55
- 238000012545 processing Methods 0.000 description 45
- 238000012805 post-processing Methods 0.000 description 37
- 239000010408 film Substances 0.000 description 35
- 239000007789 gas Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 24
- 238000004380 ashing Methods 0.000 description 11
- 238000001816 cooling Methods 0.000 description 11
- 238000003780 insertion Methods 0.000 description 10
- 230000037431 insertion Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000112 cooling gas Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000007723 transport mechanism Effects 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は表面処理技術に関し、特に、半導体装置の製造
工程におけるウェハ処理工程に用いられるプラズマエツ
チング処理技術などに適用して有効な技術に関する。
工程におけるウェハ処理工程に用いられるプラズマエツ
チング処理技術などに適用して有効な技術に関する。
[従来の技術]
たとえば、半導体ウェハの製造工程におけるプラズマエ
ツチング処理技術などにおいては、イオン入射やプラズ
マ反応熱によって半導体ウェハが温度上昇してホトレジ
スト膜の変質や融解などが起こりエツチング処理に支障
を来す。
ツチング処理技術などにおいては、イオン入射やプラズ
マ反応熱によって半導体ウェハが温度上昇してホトレジ
スト膜の変質や融解などが起こりエツチング処理に支障
を来す。
このような弊害は、たとえば、半導体ウェハを試料台に
よって所定の温度に冷却しつつエツチング処理すること
により防止することができるが、この場合に、半導体ウ
ェハが試料台上に単にその自重によって載置されるだけ
では不十分で、試料台の温度が半導体ウェハに効率的に
伝導されるように試料台と半導体ウェハとの熱的接触が
強化されることが望まれる。
よって所定の温度に冷却しつつエツチング処理すること
により防止することができるが、この場合に、半導体ウ
ェハが試料台上に単にその自重によって載置されるだけ
では不十分で、試料台の温度が半導体ウェハに効率的に
伝導されるように試料台と半導体ウェハとの熱的接触が
強化されることが望まれる。
そこで、たとえば、特開昭56−48132号公報記載
のように、半導体ウェハを試料台上に機械的にクランプ
して該半導体ウェハと試料台との間に熱伝導率の高いガ
スを導入する技術、あるいは特公昭57−44747号
公報記載のように、試料台に形成された静電吸着板によ
って半導体ウェハを該試料台に静電的に吸着する技術な
どが提案されている。
のように、半導体ウェハを試料台上に機械的にクランプ
して該半導体ウェハと試料台との間に熱伝導率の高いガ
スを導入する技術、あるいは特公昭57−44747号
公報記載のように、試料台に形成された静電吸着板によ
って半導体ウェハを該試料台に静電的に吸着する技術な
どが提案されている。
一方、このようなエツチング技術よって所定の温度に冷
却されてエツチング処理された半導体ウェハは、ホトレ
ジスト膜などが後処理室において除去される。
却されてエツチング処理された半導体ウェハは、ホトレ
ジスト膜などが後処理室において除去される。
この場合に、従来技術においては、たとえばエツチング
処理後の半導体ウェハを処理室外の大気圧中に開放して
その冷却温度を高めた後に、後処理室において所定の後
処理を行っている。
処理後の半導体ウェハを処理室外の大気圧中に開放して
その冷却温度を高めた後に、後処理室において所定の後
処理を行っている。
[発明が解決しようとする課題]
しかしながら、前記したプラズマエツチング技術などに
おいて静電吸着手段を備えた技術は、その静電吸着手段
を構成している絶縁体が異物やプラズマなどによって劣
化し易く、この絶縁体の劣化により安定した静電吸着力
を長期間にわたって得ることができない。
おいて静電吸着手段を備えた技術は、その静電吸着手段
を構成している絶縁体が異物やプラズマなどによって劣
化し易く、この絶縁体の劣化により安定した静電吸着力
を長期間にわたって得ることができない。
また、劣化した絶縁体などの交換に際しては、静電吸着
板が試料台に一体的に形成されているため、試料台全体
を交換しなければならず、この結果、交換作業が煩雑化
し時間的損失が大きく、また交換部品費用による経済的
損失が大きい。
板が試料台に一体的に形成されているため、試料台全体
を交換しなければならず、この結果、交換作業が煩雑化
し時間的損失が大きく、また交換部品費用による経済的
損失が大きい。
このため、前記したエツチング技術においては、静電吸
着手段の採用による半導体ウェハのエツチング処理技術
の向上や量産化などが実質上動げらる。
着手段の採用による半導体ウェハのエツチング処理技術
の向上や量産化などが実質上動げらる。
一方、このようなエツチング技術により冷却されてエツ
チング処理された半導体ウェハは、処理室外の大気圧中
に開放されてその冷却温度が処理室外の室温近くに高め
られた後に、後処理室において所定の後処理が行われて
いる。
チング処理された半導体ウェハは、処理室外の大気圧中
に開放されてその冷却温度が処理室外の室温近くに高め
られた後に、後処理室において所定の後処理が行われて
いる。
、このため、エツチング処理と後処理との間に、半導体
ウェハの冷却温度を室温近くまで戻すための時間が必要
とされ、この結果、時間的損失が大きく、スループット
の向上が妨げられる。
ウェハの冷却温度を室温近くまで戻すための時間が必要
とされ、この結果、時間的損失が大きく、スループット
の向上が妨げられる。
本発明の目的は、たとえば半導体ウェハのエツチング処
理技術などの表面処理技術の向上を図ることができる表
面処理技術を提供することにある。
理技術などの表面処理技術の向上を図ることができる表
面処理技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
[課題を解決するための手段]
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、第1の発明の表面処理方法は、所定温度に制
御される試料台上に静電吸着手段を交換自在ないし着脱
自在に設置し、前記静電吸着手段上に被処理物を載置し
て静電吸着するとともに、前記被処理物を所定の温度に
制御して所定の表面処理を行うものである。
御される試料台上に静電吸着手段を交換自在ないし着脱
自在に設置し、前記静電吸着手段上に被処理物を載置し
て静電吸着するとともに、前記被処理物を所定の温度に
制御して所定の表面処理を行うものである。
第2の発明の表面処理方法は、試料台載置面側に絶縁体
が形成された被処理物を所定温度に制御される試料台上
の導電体上に載置し、該絶縁体および該導電体から形成
される静電吸着手段によって前記被処理物を前記試料台
側に静電吸着するとともに、前記被処理物を所定の温度
に制御して所定の表面処理を行うものである。
が形成された被処理物を所定温度に制御される試料台上
の導電体上に載置し、該絶縁体および該導電体から形成
される静電吸着手段によって前記被処理物を前記試料台
側に静電吸着するとともに、前記被処理物を所定の温度
に制御して所定の表面処理を行うものである。
第3の発明の表面処理方法は、被処理物を処理室内にお
いて所定の温度に制御して表面処理した後に、この表面
処理に連続して前記被処理物を後処理室に搬送し該後処
理室にふいて前記被処理物の温度を解除して所定の後処
理を行うものである。
いて所定の温度に制御して表面処理した後に、この表面
処理に連続して前記被処理物を後処理室に搬送し該後処
理室にふいて前記被処理物の温度を解除して所定の後処
理を行うものである。
第4の発明の表面処理装置は、被処理物を所定温度に制
御する試料台と、この試料台上に前記被処理物を静電吸
着する静電吸着手段とを備え、前記静電吸着手段が前記
試料台上に交換自在ないし着脱自在に設置されているも
のである。
御する試料台と、この試料台上に前記被処理物を静電吸
着する静電吸着手段とを備え、前記静電吸着手段が前記
試料台上に交換自在ないし着脱自在に設置されているも
のである。
[作用]
前記した第1の発明および第4の発明によれば、所定温
度に制御される試料台上に静電吸着手段が交換自在ない
し着脱自在に設置され、この静電吸着手段によって被処
理物が試料台側に静電吸着されて所定の表面処理が行わ
れることにより、たとえば異物やプラズマなどによって
静電吸着手段用の絶縁体が劣化した場合には、試料台全
体を交換することなく、静電吸着手段のみの交換によっ
て安定した静電吸着力を得ることができるので、その交
換作業の容易化や時間的損失、交換部品費用による経済
的損失の低減を図ることができ、この結果、静電吸着手
段による表面処理技術の向上や量産化などを図ることが
できる。
度に制御される試料台上に静電吸着手段が交換自在ない
し着脱自在に設置され、この静電吸着手段によって被処
理物が試料台側に静電吸着されて所定の表面処理が行わ
れることにより、たとえば異物やプラズマなどによって
静電吸着手段用の絶縁体が劣化した場合には、試料台全
体を交換することなく、静電吸着手段のみの交換によっ
て安定した静電吸着力を得ることができるので、その交
換作業の容易化や時間的損失、交換部品費用による経済
的損失の低減を図ることができ、この結果、静電吸着手
段による表面処理技術の向上や量産化などを図ることが
できる。
次に、前記した第2の発明によれば、静電吸着手段用の
絶縁体が被処理物側に形成され、この静電吸着手段によ
って被処理物が試料台側に静電吸着されて所定の表面処
理が行われることにより、たとえば異物やプラズマなど
によって劣化し易い静電吸着用の絶縁体はその表面処理
時にのみ処理室内に位置され、試料台側に形成される絶
縁体のように多数回の被処理物の表面処理に臨むことが
ないので、絶縁体の劣化による静電吸着手段の交換を要
することなく、安定した静電吸着力を得ることができ、
この結果、静電吸着手段による表面処理技術の向上や量
産化などを図ることができる。
絶縁体が被処理物側に形成され、この静電吸着手段によ
って被処理物が試料台側に静電吸着されて所定の表面処
理が行われることにより、たとえば異物やプラズマなど
によって劣化し易い静電吸着用の絶縁体はその表面処理
時にのみ処理室内に位置され、試料台側に形成される絶
縁体のように多数回の被処理物の表面処理に臨むことが
ないので、絶縁体の劣化による静電吸着手段の交換を要
することなく、安定した静電吸着力を得ることができ、
この結果、静電吸着手段による表面処理技術の向上や量
産化などを図ることができる。
次に、前記した第3の発明によれば、処理室内において
所定の温度に制御されて表面処理された被処理物が連続
して後処理室において前記被処理物の温度が解除されて
所定の後処理が行われることにより、処理室で温度制御
された被処理物の温度を大−気圧中などに放置して解除
するための時間が不要とされるので、スルーブツトの向
上を図ることができる。
所定の温度に制御されて表面処理された被処理物が連続
して後処理室において前記被処理物の温度が解除されて
所定の後処理が行われることにより、処理室で温度制御
された被処理物の温度を大−気圧中などに放置して解除
するための時間が不要とされるので、スルーブツトの向
上を図ることができる。
[実施例1コ
第1図は本発明の一実施例である表面処理装置のエツチ
ング機構を示す断面図、第2図はその表面処理装置の後
処理機構を示す断面図、第3図はその表面処理装置全体
を説明するための説明図、第4図(a)、 (b)はそ
の表面処理装置のエツチング機構によるエツチング工程
を示す被処理物の部分的断面図、第5図は本発明の表面
処理装置のエツチング機構と、従来の表面処理装置のエ
ツチング機構とによりエツチング処理される被処理物の
温度上昇を比較するための線図である。
ング機構を示す断面図、第2図はその表面処理装置の後
処理機構を示す断面図、第3図はその表面処理装置全体
を説明するための説明図、第4図(a)、 (b)はそ
の表面処理装置のエツチング機構によるエツチング工程
を示す被処理物の部分的断面図、第5図は本発明の表面
処理装置のエツチング機構と、従来の表面処理装置のエ
ツチング機構とによりエツチング処理される被処理物の
温度上昇を比較するための線図である。
本実施例の表面処理装置は半導体ウェハのエツチング処
理装置とされ、第3図に示すようにローダ機構1と、エ
ツチング機構2と、搬送機構3と、後処理機構4と、ア
ンローダ機構5とを備え、ローダ機構lから送り出され
た半導体ウェハがエツチング機構2によって低温エツチ
ング処理された後に、搬送機構3によって後処理機構4
に連続して搬送されてアッシング処理され、そして、ア
ンローダ機構5に収納されて一貫処理される構造とされ
ている。
理装置とされ、第3図に示すようにローダ機構1と、エ
ツチング機構2と、搬送機構3と、後処理機構4と、ア
ンローダ機構5とを備え、ローダ機構lから送り出され
た半導体ウェハがエツチング機構2によって低温エツチ
ング処理された後に、搬送機構3によって後処理機構4
に連続して搬送されてアッシング処理され、そして、ア
ンローダ機構5に収納されて一貫処理される構造とされ
ている。
第1図に示すように、前記エツチング機構2は、マイク
ロ波プラズマエツチング方式のエツチング機構とされ、
そのエツチング処理室7は石英などによって形成されて
上部が半球形状を呈している。
ロ波プラズマエツチング方式のエツチング機構とされ、
そのエツチング処理室7は石英などによって形成されて
上部が半球形状を呈している。
エツチング処理室7内には、絶縁体8cを介して水平な
試料台8が配設され、この試料台8の中央上部側に、エ
ツチング処理すべき半導体ウェハ6(被処理物)、すな
わち、たとえば多結晶Si膜などの表面にホトレジスト
膜パターンが被着された半導体ウェハ6が載置されるよ
うになっている。
試料台8が配設され、この試料台8の中央上部側に、エ
ツチング処理すべき半導体ウェハ6(被処理物)、すな
わち、たとえば多結晶Si膜などの表面にホトレジスト
膜パターンが被着された半導体ウェハ6が載置されるよ
うになっている。
エツチング処理室7の側面側には、図示しない排気機構
などに接続されている排気管9が接続されていて、該エ
ツチング処理室7内を所定の真空度に排気するようにな
っている。
などに接続されている排気管9が接続されていて、該エ
ツチング処理室7内を所定の真空度に排気するようにな
っている。
また、エツチング処理室7は、その側面側に図示しない
ガス源に接続されているガス導入管10が接続されてい
て、たとえばSF、、あるいはNF3 などのエツチン
グガスが該エツチング処理室7内に導入される構造とさ
れている。
ガス源に接続されているガス導入管10が接続されてい
て、たとえばSF、、あるいはNF3 などのエツチン
グガスが該エツチング処理室7内に導入される構造とさ
れている。
この場合に、たとえば、エツチング処理室7内のエツチ
ング圧力は、0.2〜3. OP aとされる。
ング圧力は、0.2〜3. OP aとされる。
前記試料台8は、ブロッキングコンデンサ11およびマ
ツチングボックス12を介して高周波電源13および直
流電源14に接続されている。
ツチングボックス12を介して高周波電源13および直
流電源14に接続されている。
エツチング処理室7内における試料台8の外周囲には、
接地電極15が配置され、該試料台8と接地電極15と
の間に高周波電源13から高周波電力が印加される構造
とされている。たとえば、その高周波電力は30〜20
0Wとされる。
接地電極15が配置され、該試料台8と接地電極15と
の間に高周波電源13から高周波電力が印加される構造
とされている。たとえば、その高周波電力は30〜20
0Wとされる。
前記試料台8内には、複数の遊挿孔8aが形成され、こ
の遊挿孔8aにウェハ押上ピン16が0リングなどのシ
ール部材17を介して夫々遊挿されている。
の遊挿孔8aにウェハ押上ピン16が0リングなどのシ
ール部材17を介して夫々遊挿されている。
ウェハ押上ピン16はウェハ押上機構18によって昇降
され、このウェハ押上ピン16の昇降によって半導体ウ
ェハ6が試料台8の上方で上下動される構造とされてい
る。
され、このウェハ押上ピン16の昇降によって半導体ウ
ェハ6が試料台8の上方で上下動される構造とされてい
る。
試料台8の遊挿孔8aには、ガス導入孔8bが接続され
、He、Ne、Arなどの不活性ガス、あるいはN2.
02. フレオンガス(商品名)などがガス導入孔8b
、遊挿孔8aなどを経て半導体ウェハ6の裏面側に導入
され、また試料台8が温調器19によって、たとえば−
170度C〜−120度Cの温度に冷却されるようにな
っている。
、He、Ne、Arなどの不活性ガス、あるいはN2.
02. フレオンガス(商品名)などがガス導入孔8b
、遊挿孔8aなどを経て半導体ウェハ6の裏面側に導入
され、また試料台8が温調器19によって、たとえば−
170度C〜−120度Cの温度に冷却されるようにな
っている。
なお、試料台8は温調器19により一200度C〜+4
00度Cの範囲での精密な温度制御が可能とされている
。
00度Cの範囲での精密な温度制御が可能とされている
。
このような構造の試料台8上には、静電吸着板20 (
静電吸着手段)が、たとえば絶縁性のビスなどの締結手
段21などによって交換自在ないし着脱自在に設置され
ている。
静電吸着手段)が、たとえば絶縁性のビスなどの締結手
段21などによって交換自在ないし着脱自在に設置され
ている。
静電吸着板20は、熱伝導性の大きい導電体20aと、
この導電体20aの表面側を被覆している絶縁体20b
とから形成され、たとえば、導電体20aはA1やAI
!合金などからなる肉厚1 mm−20mmの薄板によ
って形成され、また絶縁体20bはAr203 、 A
rN、 S IC,S io2゜Si、N、などからな
る膜厚10μm〜500μmの薄膜によって形成されて
いる。
この導電体20aの表面側を被覆している絶縁体20b
とから形成され、たとえば、導電体20aはA1やAI
!合金などからなる肉厚1 mm−20mmの薄板によ
って形成され、また絶縁体20bはAr203 、 A
rN、 S IC,S io2゜Si、N、などからな
る膜厚10μm〜500μmの薄膜によって形成されて
いる。
そして、エツチング処理されるべき半導体ウェハ6が静
電吸着板20の絶縁体2Ob上に載置されその静電吸着
力によって試料台8側に静電吸着されることにより、半
導体ウェハ6と試料台8との熱的接触が強化される構造
とされている。
電吸着板20の絶縁体2Ob上に載置されその静電吸着
力によって試料台8側に静電吸着されることにより、半
導体ウェハ6と試料台8との熱的接触が強化される構造
とされている。
なお、本実施例において、そのような熱的接触は、ガス
導入孔8bからの冷却用のガスが静電吸着板20と試料
台8との間および静電吸着板20と半導体ウェハ6との
間に流し込まれることによっても強化される構造とされ
ている。
導入孔8bからの冷却用のガスが静電吸着板20と試料
台8との間および静電吸着板20と半導体ウェハ6との
間に流し込まれることによっても強化される構造とされ
ている。
前記静電吸着板20には、前記押上ピン16が昇降され
る遊挿孔20C(搬送手段昇降用の孔)が試料台8の遊
挿孔8aに対向して複数開設されている。
る遊挿孔20C(搬送手段昇降用の孔)が試料台8の遊
挿孔8aに対向して複数開設されている。
前記エツチング処理室7の半球状の上部は、導波管22
の一端内部に収容され、該導波管22の他端部に接続さ
れているマイクロ波発振器23 (たとえば、印加マイ
クロ波電力1.0〜2.0KW)によって放射されるマ
イクロ波が該エツチング処理室7内に導入されるように
なっている。
の一端内部に収容され、該導波管22の他端部に接続さ
れているマイクロ波発振器23 (たとえば、印加マイ
クロ波電力1.0〜2.0KW)によって放射されるマ
イクロ波が該エツチング処理室7内に導入されるように
なっている。
前記エツチング処理室7の外周囲には、発散磁場形成用
コイル24aと電子をサイクロン運動させるE CR(
[1Lectron Cyclotron Re5on
ance )用コイル24bが夫々配設され、このコイ
ル24a。
コイル24aと電子をサイクロン運動させるE CR(
[1Lectron Cyclotron Re5on
ance )用コイル24bが夫々配設され、このコイ
ル24a。
24bによって試料台8の上方に所定の磁束密度からな
る磁場が形成される構造とされている。
る磁場が形成される構造とされている。
次に、本実施例のエツチング処理装置は、前記エツチン
グ機構2によって低温エツチング処理された半導体ウェ
ハ6が図示しない搬送手段によりエツチング処理室7か
ら搬送機構3内の図示しない真空室を経て後処理機構4
に搬送される構造とされている。
グ機構2によって低温エツチング処理された半導体ウェ
ハ6が図示しない搬送手段によりエツチング処理室7か
ら搬送機構3内の図示しない真空室を経て後処理機構4
に搬送される構造とされている。
後処理機構4は、マイクロ波ダウンストリームアッシン
グ方式の後処理機構とされ、第2図に示すようにその後
処理室26内には、前記エツチング処理室7においてエ
ツチング処理された半導体ウェハ6が載置される水平な
試料台25が配置されている。
グ方式の後処理機構とされ、第2図に示すようにその後
処理室26内には、前記エツチング処理室7においてエ
ツチング処理された半導体ウェハ6が載置される水平な
試料台25が配置されている。
試料台25は、たとえば−60度C〜25度Cの温度に
制御可能とされている。
制御可能とされている。
そして、前記エツチング処理室7内にふいて一170度
C〜−120度Cの温度に冷却されてエツチング処理さ
れた半導体ウェハ6がその処理後に大気圧中などに開放
されることなく、直ちに、搬送機構3によって後処理室
26に搬送され、該後処理室26内の試料台25によっ
て後処理室26外の室温近くの温度に戻されつつアッシ
ング処理される構造とされている。
C〜−120度Cの温度に冷却されてエツチング処理さ
れた半導体ウェハ6がその処理後に大気圧中などに開放
されることなく、直ちに、搬送機構3によって後処理室
26に搬送され、該後処理室26内の試料台25によっ
て後処理室26外の室温近くの温度に戻されつつアッシ
ング処理される構造とされている。
また、このようなアッシング処理に際し、導波管27に
接続されているマイクロ波発振器28 (たとえば、印
加マイクロ波電力1.0〜2.0KW)によって放射さ
れるマイクロ波が後処理室26内に導入され、またCF
4 +02 、あるいはCHF3+02などのアッシン
グガスがガス導入管29から後処理室26内に導入され
て試料台25上の半導体ウェハ6がアッシング処理され
る構造とされている。
接続されているマイクロ波発振器28 (たとえば、印
加マイクロ波電力1.0〜2.0KW)によって放射さ
れるマイクロ波が後処理室26内に導入され、またCF
4 +02 、あるいはCHF3+02などのアッシン
グガスがガス導入管29から後処理室26内に導入され
て試料台25上の半導体ウェハ6がアッシング処理され
る構造とされている。
また、このアラシブ処理中における後処理室26内のア
ッシング圧力は、図示しない排気管を介して、たとえば
100〜300Paの真空度とされるようになっている
。
ッシング圧力は、図示しない排気管を介して、たとえば
100〜300Paの真空度とされるようになっている
。
次に、本実施例のエツチング処理装置によるエツチング
処理方法について説明する。
処理方法について説明する。
たとえば、第4図(a)に示すように、Si基板6a上
にゲート酸化膜6b、多結晶S1膜6c、ホトレジスト
膜6dが形成された半導体ウェハ6は、ローダ機構1の
ローダ室から図示しない搬送手段によってエツチング機
構2のエツチング処理室7に搬送されて試料台8の上方
の所定位置で停止される。
にゲート酸化膜6b、多結晶S1膜6c、ホトレジスト
膜6dが形成された半導体ウェハ6は、ローダ機構1の
ローダ室から図示しない搬送手段によってエツチング機
構2のエツチング処理室7に搬送されて試料台8の上方
の所定位置で停止される。
試料台8の上方の所定位置で停止された半導体ウェハ6
は、押上ピン16の上昇によって押し上げられ、その後
に前記搬送手段がエツチング処理室7外に退避して押上
ビン16が下降することにより該半導体ウェハ6が静電
吸着板20の絶縁体2Ob上に載置される。
は、押上ピン16の上昇によって押し上げられ、その後
に前記搬送手段がエツチング処理室7外に退避して押上
ビン16が下降することにより該半導体ウェハ6が静電
吸着板20の絶縁体2Ob上に載置される。
次い°で、エツチング処理室7内を排気管9を介して排
気して所定の真空度とするとともに、ガス導入管10を
介して、たとえばSF、などのエツチングガスをエツチ
ング処理室7内に導入する。
気して所定の真空度とするとともに、ガス導入管10を
介して、たとえばSF、などのエツチングガスをエツチ
ング処理室7内に導入する。
エツチング処理室7内のエツチング圧力は、たとえば0
.2〜3. OP aとする。
.2〜3. OP aとする。
次いで、コイル24a、24bに通電して試料台8の上
方に所定の磁束密度からなる磁場を形成し、また、マイ
クロ波発振器23を起動させてマイクロ波をエツチング
処理室7内に導入する。
方に所定の磁束密度からなる磁場を形成し、また、マイ
クロ波発振器23を起動させてマイクロ波をエツチング
処理室7内に導入する。
更に、高周波電源13をONして試料台8と接地電極1
5との間に、たとえば30W〜200Wのバイアス用高
周波電力を印加する。
5との間に、たとえば30W〜200Wのバイアス用高
周波電力を印加する。
また、直流電源14をONして、たとえば50〜200
0Vの直流電力を試料台8に印加して半導体ウェハ6を
絶縁体20bを介して試料台8に静電吸着させるととも
に、温調器19を作動させ、ガス導入孔8b、遊挿孔8
a、20cを通じてHeなどの冷却用ガスを半導体ウェ
ハ6の裏面側に導入して、たとえば−170度C〜12
0度Cの温度に半導体ウェハ6を冷却する。
0Vの直流電力を試料台8に印加して半導体ウェハ6を
絶縁体20bを介して試料台8に静電吸着させるととも
に、温調器19を作動させ、ガス導入孔8b、遊挿孔8
a、20cを通じてHeなどの冷却用ガスを半導体ウェ
ハ6の裏面側に導入して、たとえば−170度C〜12
0度Cの温度に半導体ウェハ6を冷却する。
この場合に、本実施例においては、半導体ウェハ6が静
電吸着板20の静電吸着力によって試料台8に確実に密
着され、またガス導入孔8bからのHeなどの冷却用ガ
スが静電吸着板20と試料台8との間および静電吸着板
20と半導体ウェハ6との間に流し込まれて、該試料台
8と半導体ウェハ6との熱接触が強化されるので、半導
体ウェハ6が効率良く確実に冷却される。
電吸着板20の静電吸着力によって試料台8に確実に密
着され、またガス導入孔8bからのHeなどの冷却用ガ
スが静電吸着板20と試料台8との間および静電吸着板
20と半導体ウェハ6との間に流し込まれて、該試料台
8と半導体ウェハ6との熱接触が強化されるので、半導
体ウェハ6が効率良く確実に冷却される。
このようにして所定の操作がなされると、前記マイクロ
波の電場とコイル24a、24bによる磁場との相互作
用により、エツチングガスが励起され、荷電粒子がサイ
クロトロン運動され、そのエネルギによりエツチングガ
スがプラズマ化して、プラズマ中の励起されたエツチン
グ種と、半導体ウェハ6表面との間のエツチング反応や
、プラズマから半導体ウェハ6表面へ入射するイオンの
衝撃などによって、半導体ウェハ6表面側の多結晶Si
膜6Cのエツチングが行われる。
波の電場とコイル24a、24bによる磁場との相互作
用により、エツチングガスが励起され、荷電粒子がサイ
クロトロン運動され、そのエネルギによりエツチングガ
スがプラズマ化して、プラズマ中の励起されたエツチン
グ種と、半導体ウェハ6表面との間のエツチング反応や
、プラズマから半導体ウェハ6表面へ入射するイオンの
衝撃などによって、半導体ウェハ6表面側の多結晶Si
膜6Cのエツチングが行われる。
このエツチング処理中において、半導体ウェハ6はイオ
ン照射や反応熱などによって温度上昇される。
ン照射や反応熱などによって温度上昇される。
このような温度上昇は、たとえば、第5図に示すように
、本実施例のようにガス導入孔8bからの冷却用ガスに
よる冷却手段および静電吸着板20による静電吸着手段
を有しないエツチング機構(冷却手段を有せず、半導体
ウェハがその自重のみによって試料台に載置されるエツ
チング機構)によってエツチング処理される半導体ウエ
ノ130a1あるいは、冷却手段は有するが静電吸着手
段を有しないエツチング機構によってエツチング処理さ
れる半導体ウェハ30bにおいては、大きく温度上昇さ
れる。
、本実施例のようにガス導入孔8bからの冷却用ガスに
よる冷却手段および静電吸着板20による静電吸着手段
を有しないエツチング機構(冷却手段を有せず、半導体
ウェハがその自重のみによって試料台に載置されるエツ
チング機構)によってエツチング処理される半導体ウエ
ノ130a1あるいは、冷却手段は有するが静電吸着手
段を有しないエツチング機構によってエツチング処理さ
れる半導体ウェハ30bにおいては、大きく温度上昇さ
れる。
しかしながら、本実施例のエツチング機構2によってエ
ツチング処理される半導体ウェハ6は、冷却手段および
静電吸着手段を有しているため、すなわち、前記したよ
うに半導体ウェハ6が静電吸着板20の静電吸着力によ
って試料台8に確実に密着され、またガス導入孔からの
冷却用ガスが静電吸着板20と試料台8との間および静
電吸着板20と半導体ウェハ6との間に流し込まれて該
試料台8と半導体ウェハ6との熱接触が強化されている
ため、第5図に示すように半導体ウェハ6の温度上昇は
僅かである。
ツチング処理される半導体ウェハ6は、冷却手段および
静電吸着手段を有しているため、すなわち、前記したよ
うに半導体ウェハ6が静電吸着板20の静電吸着力によ
って試料台8に確実に密着され、またガス導入孔からの
冷却用ガスが静電吸着板20と試料台8との間および静
電吸着板20と半導体ウェハ6との間に流し込まれて該
試料台8と半導体ウェハ6との熱接触が強化されている
ため、第5図に示すように半導体ウェハ6の温度上昇は
僅かである。
このため、本実施例においては、ホトレジスト膜6dの
変質や融解などを確実に防止することができ、エツチン
グ処理精度の向上を図ることができる。
変質や融解などを確実に防止することができ、エツチン
グ処理精度の向上を図ることができる。
また、前記した冷却手段や静電吸着手段を有しないエツ
チング機構によってエツチング処理される半導体ウェハ
30a、30bのようにその温度が高い場合には、Si
F、などのエツチング反応生成物の蒸気圧が大きくなる
ため、エツチング初期時よりSF、などのエツチングガ
スをエツチング処理室7内に多量に導入し、その5IF
4 などのエツチング反応生成物を該半導体ウエノ\6
の結晶S】膜6Cの側面に生成させて該多結晶Si膜6
Cのアンダカットを防止しなければならない。
チング機構によってエツチング処理される半導体ウェハ
30a、30bのようにその温度が高い場合には、Si
F、などのエツチング反応生成物の蒸気圧が大きくなる
ため、エツチング初期時よりSF、などのエツチングガ
スをエツチング処理室7内に多量に導入し、その5IF
4 などのエツチング反応生成物を該半導体ウエノ\6
の結晶S】膜6Cの側面に生成させて該多結晶Si膜6
Cのアンダカットを防止しなければならない。
このため、冷却手段や静電吸着手段を有しないエツチン
グ機構によってエツチング処理された半導体ウェハ30
a、30bは、第4図ら)の二点鎖線で示すようにその
エツチング終了時において側面に5IF4 などのエツ
チング反応生成物30Cが多量に生じる。また、エツチ
ング処理室の内壁面などにもエツチング反応生成物30
cが多量に生じる。
グ機構によってエツチング処理された半導体ウェハ30
a、30bは、第4図ら)の二点鎖線で示すようにその
エツチング終了時において側面に5IF4 などのエツ
チング反応生成物30Cが多量に生じる。また、エツチ
ング処理室の内壁面などにもエツチング反応生成物30
cが多量に生じる。
これに対して、本実施例においては、冷却手段および静
電吸着手段によりエツチング処理中の半導体ウェハ6の
温度上昇が小さくされエツチング反応生成物の蒸気圧が
小さくされているため、SF6 などのエツチングガス
を少量エツチング処理室7内に導入するだけで、多結晶
S】膜6Cなどの被エツチング膜のアンダカットを防止
することができ、第4図ら)の実線で示すように、エツ
チング終了時において半導体ウェハ6の結晶Si膜6C
などの側面に生じるSiF、 などのエツチング反応生
成物6eやエツチング処理室7の内壁面に生じるエツチ
ング反応生成物6eを少なくさせることができる。
電吸着手段によりエツチング処理中の半導体ウェハ6の
温度上昇が小さくされエツチング反応生成物の蒸気圧が
小さくされているため、SF6 などのエツチングガス
を少量エツチング処理室7内に導入するだけで、多結晶
S】膜6Cなどの被エツチング膜のアンダカットを防止
することができ、第4図ら)の実線で示すように、エツ
チング終了時において半導体ウェハ6の結晶Si膜6C
などの側面に生じるSiF、 などのエツチング反応生
成物6eやエツチング処理室7の内壁面に生じるエツチ
ング反応生成物6eを少なくさせることができる。
このため、後処理機構4によるエツチング反応生成物6
eの除去処理やエツチング処理室7のクリーニングの容
易化を図ることができる。
eの除去処理やエツチング処理室7のクリーニングの容
易化を図ることができる。
ところで、このようにしてエツチング処理が多数回繰り
返されると、エツチング機構2はその静電吸着板20の
絶縁体20bが異物やプラズマなどによって劣化し易い
ため、この絶縁体20bの劣化により静電吸着板20に
よる安定した静電吸着力が得られなくなり、半導体ウェ
ハ6と試料台8との熱的接触の強化が得られなくなる。
返されると、エツチング機構2はその静電吸着板20の
絶縁体20bが異物やプラズマなどによって劣化し易い
ため、この絶縁体20bの劣化により静電吸着板20に
よる安定した静電吸着力が得られなくなり、半導体ウェ
ハ6と試料台8との熱的接触の強化が得られなくなる。
そこで、静電吸着板20による安定した静電吸着力を得
て半導体ウェハ6と試料台8との熱的接触の強化を図る
ために、絶縁体20bなどの消耗部品の交換作業が必要
とされる。
て半導体ウェハ6と試料台8との熱的接触の強化を図る
ために、絶縁体20bなどの消耗部品の交換作業が必要
とされる。
この場合に、本実施例においては、試料台8上に静電吸
着板20が締結手段21などによって交換自在ないし着
脱自在に設置されている構造とされているので、試料台
8全体の交換が不要とされ、静電吸着板20のみの交換
により、安定した静電吸着力を得て熱的接触の強化を図
ることができるため、交換作業の容易化を図ることがで
き、交換作業の時間的損失や試料台8全体の交換による
経済的損失を防止することができる。
着板20が締結手段21などによって交換自在ないし着
脱自在に設置されている構造とされているので、試料台
8全体の交換が不要とされ、静電吸着板20のみの交換
により、安定した静電吸着力を得て熱的接触の強化を図
ることができるため、交換作業の容易化を図ることがで
き、交換作業の時間的損失や試料台8全体の交換による
経済的損失を防止することができる。
次に、エツチング機構2によってエツチング処理された
半導体ウェハ6は、所定の真空度とされている搬送機構
3の真空室内を図示しない搬送手段により外部大気圧中
に開放されることなく、後処理機構4の後処理室26に
搬送され、後処理室26外の室温近くに設定されている
後処理室26内の試料台25上に載置される。
半導体ウェハ6は、所定の真空度とされている搬送機構
3の真空室内を図示しない搬送手段により外部大気圧中
に開放されることなく、後処理機構4の後処理室26に
搬送され、後処理室26外の室温近くに設定されている
後処理室26内の試料台25上に載置される。
すなわち、たとえば、半導体ウェハ6は、−60度C〜
25度Cとされている後処理室26内の試料台25上に
載置される。この後処理室26内は、たとえばアッシン
グ圧力100Pa〜300Paとされている。
25度Cとされている後処理室26内の試料台25上に
載置される。この後処理室26内は、たとえばアッシン
グ圧力100Pa〜300Paとされている。
次いで、マイクロ波発振器28 (たとえば、印加マイ
クロ波電力1.0〜2.0KW)によって放射されるマ
イクロ波およびガス導入管29からCF、+02、ある
いはCHF3 +02 などのアッシングガスが後処理
室26内に導入されてマイクロ波ダウンストリームアッ
シング方式によるアッシング処理がなされ、半導体ウェ
ハ6のホトレジスト膜6dやエツチング反応生成物6e
が除去される。
クロ波電力1.0〜2.0KW)によって放射されるマ
イクロ波およびガス導入管29からCF、+02、ある
いはCHF3 +02 などのアッシングガスが後処理
室26内に導入されてマイクロ波ダウンストリームアッ
シング方式によるアッシング処理がなされ、半導体ウェ
ハ6のホトレジスト膜6dやエツチング反応生成物6e
が除去される。
この場合に、半導体ウェハ6の多結晶S1膜6Cなどに
生じていたS i F、のエツチング反応生成物6eの
蒸気圧は、−160度CでIPa前後であり、急峻に変
化する。
生じていたS i F、のエツチング反応生成物6eの
蒸気圧は、−160度CでIPa前後であり、急峻に変
化する。
このため、半導体ウェハ6のSiF、のエツチング反応
生成物6eは、後処理室26内において確実に、かつ迅
速に昇華されて除去される。
生成物6eは、後処理室26内において確実に、かつ迅
速に昇華されて除去される。
そして、このようにして、所定の後処理がなされた半導
体ウェハ6は、後処理室26がら図示しない搬送手段に
よってアンローダ機構5のアンローダ室に搬送されるが
、該半導体ウェハ6の温度は、後処理室26内において
室温により近い温度となっているため、後処理の終了後
に直ちにアンローダ機構5のアンローダ室に大気開放し
て搬送させることができる。
体ウェハ6は、後処理室26がら図示しない搬送手段に
よってアンローダ機構5のアンローダ室に搬送されるが
、該半導体ウェハ6の温度は、後処理室26内において
室温により近い温度となっているため、後処理の終了後
に直ちにアンローダ機構5のアンローダ室に大気開放し
て搬送させることができる。
このように、本実施例によれば、時間的損失なく、ロー
ダ機構1のローダ室からアンローダ機構5のアンローダ
室までの半導体ウェハ6の所定の。
ダ機構1のローダ室からアンローダ機構5のアンローダ
室までの半導体ウェハ6の所定の。
処理が可能となる。
ここで、前記した実施例においては、被エツチング膜が
多結晶S1膜6cである場合について説明したが、たと
えば被エツチング膜がAL合金膜などの場合には、次の
ような条件下で処理することにより、前記したと略同様
な効果を得ることができる。
多結晶S1膜6cである場合について説明したが、たと
えば被エツチング膜がAL合金膜などの場合には、次の
ような条件下で処理することにより、前記したと略同様
な効果を得ることができる。
すなわち、エツチング機構2においては、エツチングガ
スとしてCf12+ B C1s 、あるいはCR2+
BCIIs +CF4 (CHF3 ) 、エツチン
グ処理室7内のエツチング圧力を0.5〜3. OP
a 。
スとしてCf12+ B C1s 、あるいはCR2+
BCIIs +CF4 (CHF3 ) 、エツチン
グ処理室7内のエツチング圧力を0.5〜3. OP
a 。
試料台8の温度を40〜60度Cとし、また後処理機構
4においては、試料台25の温度を150〜200度C
として、その他の条件は前記した多結晶S1膜6cであ
る場合と同じとする。この場合のエツチング反応生成物
6eであるAflCβ3の蒸気圧は、60度CでIPa
前後であり、急峻に変化するので、そのAβCf!y
のエツチング反応生成物6eは、前記したと同様に後処
理室26内において確実に、かつ迅速に昇華されて除去
される。
4においては、試料台25の温度を150〜200度C
として、その他の条件は前記した多結晶S1膜6cであ
る場合と同じとする。この場合のエツチング反応生成物
6eであるAflCβ3の蒸気圧は、60度CでIPa
前後であり、急峻に変化するので、そのAβCf!y
のエツチング反応生成物6eは、前記したと同様に後処
理室26内において確実に、かつ迅速に昇華されて除去
される。
[実施例2コ
第6図は本発明の他の実施例である表面処理装置のエツ
チング機構2を示す断面図である。
チング機構2を示す断面図である。
この実施例2の表面処理装置としてのエツチング処理装
置においてそのエツチング機構2は、平行平板電極方式
のプラズマエツチング機構とされている。
置においてそのエツチング機構2は、平行平板電極方式
のプラズマエツチング機構とされている。
第6図に示すように、エツチング機構2のエツチング処
理室7の下部中央側には下部電極を兼ねている試料台8
が絶縁体8cを介して配設されている。
理室7の下部中央側には下部電極を兼ねている試料台8
が絶縁体8cを介して配設されている。
エツチング処理室7の上部中央側には、絶縁体31aを
介して上部電極31が試料台8に対向し平行して配設さ
れ、電位的にはGNDとなっている。
介して上部電極31が試料台8に対向し平行して配設さ
れ、電位的にはGNDとなっている。
上部電極31には、ガス導入孔31bが形成され、この
ガス導入孔31bを通じて所定のエツチングガスがエツ
チング処理室7内の試料台8および上部電極31間にシ
ャワー状に導入されるようになっている。
ガス導入孔31bを通じて所定のエツチングガスがエツ
チング処理室7内の試料台8および上部電極31間にシ
ャワー状に導入されるようになっている。
この実施例2のエツチング処理装置は、その他の構成に
おいて前記した実施例1と略同様とされている。
おいて前記した実施例1と略同様とされている。
したがって、この実施例2のエツチング処理装置におい
ても前記した実施例1と略同様な効果を得ることができ
る。
ても前記した実施例1と略同様な効果を得ることができ
る。
〔実施例3〕
第7図は本発明の他の実施例である表面処理装置のエツ
チング機構を示す断面図である。
チング機構を示す断面図である。
この実施例3の表面処理装置としてのエツチング処理装
置においてエツチング機構2の静電吸着手段20は、半
導体ウェハ6の試料台載置面倒に形成された絶縁体6f
と、試料台8に形成された熱伝導性の大きい導電体20
aとから構成され、この絶縁体20bが形成された半導
体ウェハ6を導電体2Oa上に載置し直流電!14をO
Nして直流電力を試料台8に印加することにより、該半
導体ウェハ6が試料台8側に静電吸着される構造とされ
ている。
置においてエツチング機構2の静電吸着手段20は、半
導体ウェハ6の試料台載置面倒に形成された絶縁体6f
と、試料台8に形成された熱伝導性の大きい導電体20
aとから構成され、この絶縁体20bが形成された半導
体ウェハ6を導電体2Oa上に載置し直流電!14をO
Nして直流電力を試料台8に印加することにより、該半
導体ウェハ6が試料台8側に静電吸着される構造とされ
ている。
この場合の絶縁体6fは、前記した実施例1と同様な絶
縁膜、すなわち、膜厚1μm〜100μmのALOs
などの絶縁膜が半導体ウェハ6の裏面に張り合わされて
形成されている。
縁膜、すなわち、膜厚1μm〜100μmのALOs
などの絶縁膜が半導体ウェハ6の裏面に張り合わされて
形成されている。
また、導電体20aは、前記した実施例Iと同様な薄板
、すなわちAlやA1合金などからなる肉厚lll1f
fi〜20mmの薄板によって形成され、該導電体20
aは所定の締結手段32によって試料台8上に交換自在
ないし着脱自在に設置されている。
、すなわちAlやA1合金などからなる肉厚lll1f
fi〜20mmの薄板によって形成され、該導電体20
aは所定の締結手段32によって試料台8上に交換自在
ないし着脱自在に設置されている。
この実施例3のエツチング機構2による半導体ウェハ6
のエツチング処理方法は、絶縁体6fが形成された半導
体ウェハ6を試料台8の導電体2oa上にその絶縁体6
fと導電体20aとが接触するように載置した後に、直
流電源14をONして直流電力を試料台8に印加して該
半導体ウェハ6を試料台8に静電吸着させる。
のエツチング処理方法は、絶縁体6fが形成された半導
体ウェハ6を試料台8の導電体2oa上にその絶縁体6
fと導電体20aとが接触するように載置した後に、直
流電源14をONして直流電力を試料台8に印加して該
半導体ウェハ6を試料台8に静電吸着させる。
そして、前記した実施例1,2と同様に、半導体ウェハ
6をエツチング処理する。
6をエツチング処理する。
このような静電吸着手段20による半導体ウェハ6のエ
ツチング処理方法によれば、半導体ウェハ6の絶縁体6
fは、そのエツチング処理時のみエツチング処理室7内
に位置されるので、前記した実施例1.2のような絶縁
体20bの劣化による静電吸着作用の低減を考慮する必
要性がな(、このため、静電吸着手段の交換作業を不要
とすることができる。
ツチング処理方法によれば、半導体ウェハ6の絶縁体6
fは、そのエツチング処理時のみエツチング処理室7内
に位置されるので、前記した実施例1.2のような絶縁
体20bの劣化による静電吸着作用の低減を考慮する必
要性がな(、このため、静電吸着手段の交換作業を不要
とすることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例1,2.3に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例1,2.3に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
たとえば、前記実施例1,2.3において、本発明の表
面処理装置および処理方法はエツチング処理装置および
処理方法に適用されているが、本発明においてはそのよ
うなエツチング処理装置および処理方法に限定されるも
のではなく、たとえばプラズマCVD装置、スパッタ装
置、イオン注入用のランプアニール装置やこれらの各装
置による所定の処理方法に適用することが可能である。
面処理装置および処理方法はエツチング処理装置および
処理方法に適用されているが、本発明においてはそのよ
うなエツチング処理装置および処理方法に限定されるも
のではなく、たとえばプラズマCVD装置、スパッタ装
置、イオン注入用のランプアニール装置やこれらの各装
置による所定の処理方法に適用することが可能である。
また、前記実施例1.2.3における被エツチング膜は
、単結晶Si膜6CやAf合金膜とされているが、たと
えばその被エツチング膜として、Poβy−3i膜、シ
リサイド膜、S1酸化膜。
、単結晶Si膜6CやAf合金膜とされているが、たと
えばその被エツチング膜として、Poβy−3i膜、シ
リサイド膜、S1酸化膜。
Si窒化膜、Aj!−Cu−5i膜などに適用すること
が可能である。
が可能である。
更に、前記実施例1.2においては、静電吸着□板20
が絶縁性のビスなどの締結手段21などによって交換自
在ないし着脱自在に試料台8上に設置されている構造と
されているが、たとえば静電吸着板20がクランプ止め
などによって交換自在ないし着脱自在に試料台8上に設
置される構造とすることも可能である。
が絶縁性のビスなどの締結手段21などによって交換自
在ないし着脱自在に試料台8上に設置されている構造と
されているが、たとえば静電吸着板20がクランプ止め
などによって交換自在ないし着脱自在に試料台8上に設
置される構造とすることも可能である。
また、前記実施例1,2.3においては、複数のウェハ
押上ピン16の昇降によって半導体ウェハ6が試料台8
の上方で上下動される構造とされているが、たとえば上
部にウェハ用仮載置台が形成された単数のウェハ押上ピ
ン16の昇降によって半導体ウェハ6が試料台8の上方
で上下動される構造とすることも可能である。このよう
な構造とした場合には、その静電吸着板20には、たと
えばウェハ用仮載置台および押上ピン16に対応して形
成された段部付きの遊挿孔20cが開設される。
押上ピン16の昇降によって半導体ウェハ6が試料台8
の上方で上下動される構造とされているが、たとえば上
部にウェハ用仮載置台が形成された単数のウェハ押上ピ
ン16の昇降によって半導体ウェハ6が試料台8の上方
で上下動される構造とすることも可能である。このよう
な構造とした場合には、その静電吸着板20には、たと
えばウェハ用仮載置台および押上ピン16に対応して形
成された段部付きの遊挿孔20cが開設される。
[発明の効果]
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、次のとおりであ
る。
って得られる効果を簡単に説明すれば、次のとおりであ
る。
すなわち、前記した第1の発明ふよび第4の発明によれ
ば、所定温度に制御される試料台上に静電吸着手段が交
換自在ないし着脱自在に設置され、この静電吸着手段に
よって被処理物が試料台側に静電吸着されて所定の表面
処理が行われることにより、たとえば異物やプラズマな
どによって静電吸着手段用の絶縁体が劣化した場合には
、試料台全体を交換することなく、静電吸着手段のみの
交換によって安定した静電吸着力を得ることができるの
で、その交換作業の容易化や時間的損失、交換部品費用
による経済的損失の低減を図ることができ、この結果、
静電吸着手段による表面処理技術の向上や量産化などを
図ることができる。
ば、所定温度に制御される試料台上に静電吸着手段が交
換自在ないし着脱自在に設置され、この静電吸着手段に
よって被処理物が試料台側に静電吸着されて所定の表面
処理が行われることにより、たとえば異物やプラズマな
どによって静電吸着手段用の絶縁体が劣化した場合には
、試料台全体を交換することなく、静電吸着手段のみの
交換によって安定した静電吸着力を得ることができるの
で、その交換作業の容易化や時間的損失、交換部品費用
による経済的損失の低減を図ることができ、この結果、
静電吸着手段による表面処理技術の向上や量産化などを
図ることができる。
次に、前記した第2の発明によれば、静電吸着手段用の
絶縁体が被処理物側に形成され、この静電吸着手段によ
って被処理物が試料台側に静電吸着されて所定の表面処
理が行われることにより、たとえば異物やプラズマなど
によって劣化し易い静電吸着用の絶縁体はその表面処理
時にのみ処理室内に位置され、試料台側に形成される絶
縁体のように多数回の被処理物の表面処理に臨むことが
ないので、絶縁体の劣化による静電吸着手段の交換を要
することなく、安定した静電吸着力を得ることができ、
この結果、静電吸着手段による表面処理技術の向上や量
産化などを図ることができる。
絶縁体が被処理物側に形成され、この静電吸着手段によ
って被処理物が試料台側に静電吸着されて所定の表面処
理が行われることにより、たとえば異物やプラズマなど
によって劣化し易い静電吸着用の絶縁体はその表面処理
時にのみ処理室内に位置され、試料台側に形成される絶
縁体のように多数回の被処理物の表面処理に臨むことが
ないので、絶縁体の劣化による静電吸着手段の交換を要
することなく、安定した静電吸着力を得ることができ、
この結果、静電吸着手段による表面処理技術の向上や量
産化などを図ることができる。
次に、前記した第3の発明によれば、処理室内において
所定の温度に制御されて表面処理された被処理物が連続
して後処理室において前言己被処理物の温度が解除され
て所定の後処理が行われることにより、処理室で温度制
御された被処理物の温度を大気圧中に放置して解除する
ための時間が不要とされるので、スルーブツトの向上を
図ることができる。
所定の温度に制御されて表面処理された被処理物が連続
して後処理室において前言己被処理物の温度が解除され
て所定の後処理が行われることにより、処理室で温度制
御された被処理物の温度を大気圧中に放置して解除する
ための時間が不要とされるので、スルーブツトの向上を
図ることができる。
第1図は本発明の一実施例である表面処理装置のエツチ
ング機構を示す断面図、 第2図はその表面処理装置の後処理機構を示す断面図、 第3図はその表面処理装置全体を説明するための説明図
、 第4図(a)、(b)はその表面処理装置のエツチング
機構によるエツチング工程を示す被処理物の部分的断面
図、 第5図は本発明の表面処理装置のエツチング機構と、従
来の表面処理装置のエツチング機構とによりエツチング
処理される被処理物の温度上昇を比較するための線図、 第6図は本発明の他の実施例である表面処理装置のエツ
チング機構を示す断面図、 第7図は本発明の他の実施例である表面処理装置のエツ
チング機構を示す断面図である。 l・・・ローダ機構、2・・・エツチング機構、3・・
・搬送機構、4・・・後処理機構、5・・・アンローダ
機構、6.30a、30b・・・半導体ウェハ(被処理
物)、6a・・・81基板、6b・・・ゲート酸化膜、
6C・・・多結晶Si膜、6e、30c・・・エツチン
グ反応生成物、7・・・エツチング処理室、8,25・
・・試料台、8a・・・遊挿孔、8b、31b・・・ガ
ス導入孔、8C・・・絶縁体、9・・・排気管、10・
・・ガス導入管、11・・・ブロッキングコンデンサ、
12・・・マツチングボックス、13・・・高周波電源
、14・・・直流電源、15・・・接地電極、16・・
・ウェハ押上ピン、17・・・シール部材、18・・・
ウェハ押上機構、19・・・温調器、20・・・静電吸
着板(静電吸着手段)、20a・・・導電体、6f、2
0b・・・絶縁体、20c・・・遊挿孔(搬送手段昇降
用の孔)、21.32・・・締結手段、22゜27・・
・導波管、23.28・・・マイクロ波発振器、24a
、24b・・・コイル、26・・・後処理室、29・・
・ガス導入管、31・・・上部電極、31a・・・絶縁
体。 代理人 弁理士 筒 井 大 和 第2図 Z’) 621↓イト7エハ(滅処理鞠) 26・り1Q浮乍− 第 3 図 第4図 (b) 6e ′f−/ナンフgit*tp%’rl/J第5
図 工′γケンク゛却J暫PキP旧 第 6 図
ング機構を示す断面図、 第2図はその表面処理装置の後処理機構を示す断面図、 第3図はその表面処理装置全体を説明するための説明図
、 第4図(a)、(b)はその表面処理装置のエツチング
機構によるエツチング工程を示す被処理物の部分的断面
図、 第5図は本発明の表面処理装置のエツチング機構と、従
来の表面処理装置のエツチング機構とによりエツチング
処理される被処理物の温度上昇を比較するための線図、 第6図は本発明の他の実施例である表面処理装置のエツ
チング機構を示す断面図、 第7図は本発明の他の実施例である表面処理装置のエツ
チング機構を示す断面図である。 l・・・ローダ機構、2・・・エツチング機構、3・・
・搬送機構、4・・・後処理機構、5・・・アンローダ
機構、6.30a、30b・・・半導体ウェハ(被処理
物)、6a・・・81基板、6b・・・ゲート酸化膜、
6C・・・多結晶Si膜、6e、30c・・・エツチン
グ反応生成物、7・・・エツチング処理室、8,25・
・・試料台、8a・・・遊挿孔、8b、31b・・・ガ
ス導入孔、8C・・・絶縁体、9・・・排気管、10・
・・ガス導入管、11・・・ブロッキングコンデンサ、
12・・・マツチングボックス、13・・・高周波電源
、14・・・直流電源、15・・・接地電極、16・・
・ウェハ押上ピン、17・・・シール部材、18・・・
ウェハ押上機構、19・・・温調器、20・・・静電吸
着板(静電吸着手段)、20a・・・導電体、6f、2
0b・・・絶縁体、20c・・・遊挿孔(搬送手段昇降
用の孔)、21.32・・・締結手段、22゜27・・
・導波管、23.28・・・マイクロ波発振器、24a
、24b・・・コイル、26・・・後処理室、29・・
・ガス導入管、31・・・上部電極、31a・・・絶縁
体。 代理人 弁理士 筒 井 大 和 第2図 Z’) 621↓イト7エハ(滅処理鞠) 26・り1Q浮乍− 第 3 図 第4図 (b) 6e ′f−/ナンフgit*tp%’rl/J第5
図 工′γケンク゛却J暫PキP旧 第 6 図
Claims (1)
- 【特許請求の範囲】 1、所定温度に制御される試料台上に静電吸着手段を交
換自在ないし着脱自在に設置し、前記静電吸着手段上に
被処理物を載置して静電吸着するとともに、前記被処理
物を所定の温度に制御して所定の表面処理を行うことを
特徴とする表面処理方法。 2、試料台載置面側に絶縁体が形成された被処理物を所
定温度に制御される試料台上の導電体上に載置し、前記
絶縁体および前記導電体によって形成される静電吸着手
段を介して前記被処理物を前記試料台側に静電吸着する
とともに、前記被処理物を所定の温度に制御して所定の
表面処理を行うことを特徴とする表面処理方法。 3、被処理物を処理室内において所定の温度に制御して
表面処理した後に、この表面処理に連続して前記被処理
物を後処理室に搬送し該後処理室において前記被処理物
の温度を解除して所定の後処理を行うことを特徴とする
表面処理方法。 4、前記被処理物が前記処理室より室温近くの温度で後
処理されることを特徴とする請求項3記載の表面処理方
法。 5、前記処理室において前記被処理物に生じてそのアン
ダカットが防止されるエッチング反応生成物を前記後処
理室において除去することを特徴とする請求項3、また
は4記載の表面処理方法。 6、前記被処理物の表面処理がプラズマエッチング処理
であることを特徴とする請求項1、2、3、4、または
5記載の表面処理方法。 7、被処理物を所定温度に制御する試料台と、この試料
台上に前記被処理物を静電吸着する静電吸着手段とを備
え、前記静電吸着手段が前記試料台上に交換自在ないし
着脱自在に設置されていることを特徴とする表面処理装
置。 8、前記被処理物を持ち上げる搬送手段昇降用の孔が前
記静電吸着手段の被処理物載置面に開設されていること
を特徴とする請求項7記載の表面処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1091508A JP2846890B2 (ja) | 1989-04-11 | 1989-04-11 | 表面処理方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1091508A JP2846890B2 (ja) | 1989-04-11 | 1989-04-11 | 表面処理方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02270320A true JPH02270320A (ja) | 1990-11-05 |
JP2846890B2 JP2846890B2 (ja) | 1999-01-13 |
Family
ID=14028352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1091508A Expired - Lifetime JP2846890B2 (ja) | 1989-04-11 | 1989-04-11 | 表面処理方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2846890B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268727A (ja) * | 1991-02-25 | 1992-09-24 | Matsushita Electric Ind Co Ltd | ドライエッチング方法およびドライエッチング装置 |
US5368685A (en) * | 1992-03-24 | 1994-11-29 | Hitachi, Ltd. | Dry etching apparatus and method |
US6921720B2 (en) | 2001-08-27 | 2005-07-26 | Matsushita Electric Industrial Co., Ltd. | Plasma treating apparatus and plasma treating method |
JP2009105412A (ja) * | 1997-03-27 | 2009-05-14 | Applied Materials Inc | チャッキングの再現性を向上するための技術的手段 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59131151U (ja) * | 1983-02-21 | 1984-09-03 | 富士通株式会社 | 平行平板型ドライエツチング装置 |
JPS61184830A (ja) * | 1985-02-13 | 1986-08-18 | Hitachi Ltd | 後処理装置 |
JPS62148570U (ja) * | 1986-03-11 | 1987-09-19 | ||
JPS62229947A (ja) * | 1986-03-31 | 1987-10-08 | Tokuda Seisakusho Ltd | ドライエツチング装置 |
JPS6367743A (ja) * | 1986-09-09 | 1988-03-26 | Hitachi Electronics Eng Co Ltd | 移動ステ−ジ機構 |
JPS6372877A (ja) * | 1986-09-12 | 1988-04-02 | Tokuda Seisakusho Ltd | 真空処理装置 |
JPS63194345A (ja) * | 1987-02-09 | 1988-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 静電チヤツク |
JPS63229828A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | レジスト灰化方法 |
JPH01200625A (ja) * | 1988-02-05 | 1989-08-11 | Toshiba Corp | 半導体ウェーハ処理装置 |
-
1989
- 1989-04-11 JP JP1091508A patent/JP2846890B2/ja not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59131151U (ja) * | 1983-02-21 | 1984-09-03 | 富士通株式会社 | 平行平板型ドライエツチング装置 |
JPS61184830A (ja) * | 1985-02-13 | 1986-08-18 | Hitachi Ltd | 後処理装置 |
JPS62148570U (ja) * | 1986-03-11 | 1987-09-19 | ||
JPS62229947A (ja) * | 1986-03-31 | 1987-10-08 | Tokuda Seisakusho Ltd | ドライエツチング装置 |
JPS6367743A (ja) * | 1986-09-09 | 1988-03-26 | Hitachi Electronics Eng Co Ltd | 移動ステ−ジ機構 |
JPS6372877A (ja) * | 1986-09-12 | 1988-04-02 | Tokuda Seisakusho Ltd | 真空処理装置 |
JPS63194345A (ja) * | 1987-02-09 | 1988-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 静電チヤツク |
JPS63229828A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | レジスト灰化方法 |
JPH01200625A (ja) * | 1988-02-05 | 1989-08-11 | Toshiba Corp | 半導体ウェーハ処理装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268727A (ja) * | 1991-02-25 | 1992-09-24 | Matsushita Electric Ind Co Ltd | ドライエッチング方法およびドライエッチング装置 |
US5368685A (en) * | 1992-03-24 | 1994-11-29 | Hitachi, Ltd. | Dry etching apparatus and method |
JP2009105412A (ja) * | 1997-03-27 | 2009-05-14 | Applied Materials Inc | チャッキングの再現性を向上するための技術的手段 |
US6921720B2 (en) | 2001-08-27 | 2005-07-26 | Matsushita Electric Industrial Co., Ltd. | Plasma treating apparatus and plasma treating method |
KR100890790B1 (ko) * | 2001-08-27 | 2009-03-31 | 파나소닉 주식회사 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2846890B2 (ja) | 1999-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4133333B2 (ja) | 被処理体の処理方法及びその処理装置 | |
US5310453A (en) | Plasma process method using an electrostatic chuck | |
US7799238B2 (en) | Plasma processing method and plasma processing apparatus | |
TWI567862B (zh) | A particle adhesion control method and a processing device for the substrate to be processed | |
JPH01185176A (ja) | 静電吸着を用いた処理方法 | |
KR100782621B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
JP4642809B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
KR20170070852A (ko) | 플라즈마 처리 방법 | |
JP3423186B2 (ja) | 処理方法 | |
JP2000021947A (ja) | 乾式処理装置 | |
JPH02270320A (ja) | 表面処理方法および装置 | |
JPH06124998A (ja) | プラズマ処理装置 | |
JPH04298062A (ja) | 半導体製造装置 | |
JP4381694B2 (ja) | 試料の表面処理方法 | |
JP2003007674A (ja) | 半導体装置の製造方法 | |
JP5335421B2 (ja) | 真空処理装置 | |
JP2009141014A (ja) | プラズマ処理装置及び処理方法 | |
JP2008060487A (ja) | プラズマ処理装置 | |
JPH11330056A (ja) | 電極のクリーニング方法 | |
JP2004335637A (ja) | エッチング方法及びエッチング装置 | |
JPH09219441A (ja) | 静電チャックからの被処理基板離脱方法及び製造装置 | |
JPH03226577A (ja) | 気相成長方法及び気相成長装置 | |
JPH05152258A (ja) | 低温処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |