JPH02268524A - Digital/analog converter - Google Patents
Digital/analog converterInfo
- Publication number
- JPH02268524A JPH02268524A JP9140589A JP9140589A JPH02268524A JP H02268524 A JPH02268524 A JP H02268524A JP 9140589 A JP9140589 A JP 9140589A JP 9140589 A JP9140589 A JP 9140589A JP H02268524 A JPH02268524 A JP H02268524A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- digital
- analog converter
- resistance
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 101150090280 MOS1 gene Proteins 0.000 description 2
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデジタルアナログ変換器に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to digital-to-analog converters.
〔従来の技術１
従来のデジタルアナログ変換器に用いられる抵抗値を切
り換λる電界効果型（ＭＯＳ））−ランジスクのゲート
信号は第２図に示す様に電源電圧がもちいられていた。[Prior Art 1] As shown in FIG. 2, the power supply voltage was used as the gate signal of the Ranjisk field effect type (MOS) which switches the resistance value used in a conventional digital-to-analog converter.
従来のデジタルアナログ変換器では電源電圧が変化した
時には第２図に示す電界効果型トランジスタのオン抵抗
が電源電圧の変化とともに変化するのでオペアンプの端
子から見た抵抗値が変化してしまい出力電圧が変化して
しまう。In conventional digital-to-analog converters, when the power supply voltage changes, the on-resistance of the field effect transistor shown in Figure 2 changes with the change in power supply voltage, so the resistance value seen from the operational amplifier terminals changes, causing the output voltage to change. It will change.
そこで従来のデジタルアナログ変換器では電源電圧の変
化によるオン抵抗の変化が無視できるようにデジタルア
ナログ変換器に使用する抵抗値より十分小さなオン抵抗
にしないといけないため電界効果型トランジスタのサイ
ズを大きくしないと電源電圧の変化に対して安定な出力
が得られなかった。Therefore, in conventional digital-to-analog converters, the on-resistance must be sufficiently smaller than the resistance value used in the digital-to-analog converter so that changes in on-resistance due to changes in power supply voltage can be ignored, so the size of the field-effect transistor is not increased. It was not possible to obtain stable output against changes in power supply voltage.
［課題を解決するための手段］
本発明のデジタルアナログ変換器は、オペアンプの一方
の入力とＧＮＤ間に配置された抵抗値を切り換えること
により前記オペアンプの出力電圧を制御する抵抗回路網
型デジタルアナログ変換器において、前記抵抗値を切り
換える手段に電界効果型トランジスタを用い前記電界効
果型トランジスタのゲート電極を前記デジタルアナログ
変換器で分解される電圧以上の定電圧で駆動することを
特徴とする。[Means for Solving the Problems] The digital-analog converter of the present invention is a resistor network type digital-analog converter that controls the output voltage of the operational amplifier by switching the resistance value placed between one input of the operational amplifier and GND. The converter is characterized in that a field effect transistor is used as the means for switching the resistance value, and the gate electrode of the field effect transistor is driven with a constant voltage higher than the voltage decomposed by the digital-to-analog converter.
第１図は本発明の実施例におけるラダー抵抗型３ビツト
デジタルアナログ変換器である。オペアンプの端子の電
圧はインバータａ、ｂ、ｃの状態と抵抗。、ｐ、ｑ、ｒ
、ｓ、ｔの値とインバータに用いられているＭＯＳトラ
ンジスタのオン抵抗できめられる。FIG. 1 shows a ladder resistance type 3-bit digital-to-analog converter according to an embodiment of the present invention. The voltage at the terminals of the operational amplifier is determined by the states of inverters a, b, and c and the resistance. , p, q, r
, s, t and the on-resistance of the MOS transistor used in the inverter.
例としてインバータａ、ｂ、ｃの状態がＯｆｆ、ｏｆｆ
、ｏｎの場合を説明する。ラダー抵抗型のデジタルアナ
ログ変換器では抵抗ｐ、ｒ、ｔとＭＯＳトランジスタの
オン抵抗の和が抵抗ｑ。For example, the states of inverters a, b, and c are Off and Off.
, on will be explained. In a ladder resistance type digital-to-analog converter, the resistance q is the sum of the resistances p, r, t and the on-resistance of the MOS transistor.
Ｓの２倍の大きさで抵抗０と同しである。It is twice the size of S and is the same as resistance 0.
オペアンプの端子の電圧は以下の式で表わせる。The voltage at the terminals of an operational amplifier can be expressed by the following formula.
Ｖｉｎ＝Ｖ ｒｅｆ＊ （ｂ ＋／２ ＋ ｂＪ２”
＋ ｂｉ／２ ” ）ここでＶｉｎはオペアンプ
の端子の電圧、Ｖ ｒｅｆはデジタルアナログ変換器で
分解する電圧、ｂ １．ｂｚ 、ｂｓはインバータａ、
ｂ、ｃの状態である０例の場合はＶ ｉｎ＝ Ｖ ｒｅ
ｆ／ ２となる。Vin=V ref* (b +/2 + bJ2”
+ bi/2 ”) Here, Vin is the voltage at the terminal of the operational amplifier, V ref is the voltage decomposed by the digital-to-analog converter, b 1.bz , bs is the voltage at the inverter a,
In the case of 0 cases in states b and c, V in = V re
It becomes f/2.
ここで問題となるＭＯＳｌ−ランジスタのオン抵抗はド
レインとソースの電圧差とゲート電圧で決まる。本発明
ではゲートはインバータｄ、ｅ、ｆで駆動しているため
ゲート電圧はＶ ｒｅｆより高い定電圧Ｖ ｃｏｎかＧ
ＮＤとなる。非飽和のＭＯＳトランジスタのドレイン電
流は以下の式で表わせる。The on-resistance of the MOS l-transistor, which is a problem here, is determined by the voltage difference between the drain and source and the gate voltage. In the present invention, since the gate is driven by inverters d, e, and f, the gate voltage is a constant voltage V con or G which is higher than V ref.
It becomes ND. The drain current of a non-saturated MOS transistor can be expressed by the following equation.
Ｉ ６１＝βｆｆｖｑｑ−ｖｔｌ＊ Ｖｏ −１／
２ ＊ Ｖｏ”）ここでＩ ６６はドレイン電流で、
βは電流増幅率、■１．はゲート電圧、ｖｏはトレイン
電圧である。ＭＯＳトランジスタのオン抵抗が抵抗０、
ｐ、ｑ、ｒ、ｓ、ｔの抵抗より十分小さいとすると第１
図の回路ではドレインとソースとの電圧差は小さくなる
ため上記の式の１７２＊Ｖｏｏ”の項が無視できるため
ＭＯＳｌ−ランジスタは値がβ（Ｖ Ｑ、−Ｖ −）で
表わせる抵抗と見なせる。I 61=βffvqq−vtl* Vo −1/
2 * Vo”) where I 66 is the drain current,
β is the current amplification factor, ■1. is the gate voltage and vo is the train voltage. The on-resistance of a MOS transistor is 0,
If it is sufficiently smaller than the resistance of p, q, r, s, and t, the first
In the circuit shown in the figure, the voltage difference between the drain and source is small, so the term 172*Voo'' in the above equation can be ignored, so the MOS l-transistor can be regarded as a resistance whose value can be expressed as β (V Q, -V -). .
さらにこの値は電源電圧に依存しないために電源電圧が
変化してもＭＯＳｌ−ランジスタのオン抵抗が変化しな
い、しかし従来の回路である第２図ではＭＯＳｌ−ラン
ジスタのゲートに入る信号の電圧は電源電圧であるため
ＭＯＳｌ−ランジスタのオン抵抗が抵抗ｏ、ｐ、ｑ、ｒ
、ｓ、ｔより十分小さくしてオン抵抗がβ（ＶＱ、−Ｖ
、）であられせるようになっても電源電圧とともに■９
．が変化するためにオン抵抗の値が変化する。この様に
従来の回路では電源電圧が変化した場合にはスイチング
するＭＯＳｌ−ランジスタのオン抵抗が変化するために
出力電圧が変化してしまう、しかし本発明を用いた回路
では電源電圧が変化しても出力が変化しない、なお上記
例はラダー抵抗型３ビツトデジタルアナログ変換器につ
いて述べたがｎビットのラダー抵抗型及び重み抵抗型の
デジタルアナログ変換器でも同様のことが言える。Furthermore, this value does not depend on the power supply voltage, so even if the power supply voltage changes, the on-resistance of the MOS1 transistor does not change. However, in the conventional circuit shown in Figure 2, the voltage of the signal input to the gate of the MOS1 transistor is Since it is a voltage, the on-resistance of the MOS l-transistor is the resistance o, p, q, r
, s, and t, so that the on-resistance is β(VQ, -V
,) Even if it becomes flooded with the power supply voltage ■9
．． The value of on-resistance changes because of the change in . In this way, in the conventional circuit, when the power supply voltage changes, the on-resistance of the switching MOS transistor changes, so the output voltage changes, but in the circuit using the present invention, the power supply voltage changes. Although the above example describes a ladder resistance type 3-bit digital-to-analog converter, the same applies to n-bit ladder resistance type and weighted resistance type digital-to-analog converters.
［発明の効果］
以上述べたように発明によれば抵抗値を切り換える手段
である電界効果型トランジスタのゲート電極をデジタル
アナログ変換器で分解する電圧以上の高い定電圧で駆動
することにより電源電圧が変化しても安定な高精度の出
力電圧が得られる。[Effects of the Invention] As described above, according to the invention, the power supply voltage can be reduced by driving the gate electrode of the field effect transistor, which is a means for switching the resistance value, with a constant voltage higher than the voltage decomposed by the digital-to-analog converter. A stable and highly accurate output voltage can be obtained even when the voltage changes.
さらに電界効果トランジスタのオン抵抗が一定となるた
めデジタルアナログ変換器の抵抗値を決める時に電界効
果型トランジスタのオン抵抗を考慮して決めることがで
きデジタルアナログ変換器を半導体集積回路で実現する
場合電界効果型トランジスタのサイズを小さくでき半導
体集積回路のチップサイズを小さくできる。Furthermore, since the on-resistance of the field-effect transistor is constant, the on-resistance of the field-effect transistor can be taken into consideration when determining the resistance value of the digital-to-analog converter. The size of the effect transistor can be reduced, and the chip size of the semiconductor integrated circuit can be reduced.
第１図は本発明のデジタルアナログ変換器の一実施例を
示す回路図６
第２図は従来のデジタルアナログ変換器を示す回路図。
ｏ 、 ｐ、 ｑ、 ｒ、 ｓ、 ｔ・・・・・
抵抗
ａ、 ｂ 、
ｅ ２ ° ９
ＶＤＤ”
ＶＣＯＮ’
・インバータ
・オペアンプ
・電源電圧
・定電圧
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴 木 喜三部（他１名）第１
図FIG. 1 is a circuit diagram showing an embodiment of the digital-analog converter of the present invention. FIG. 2 is a circuit diagram showing a conventional digital-analog converter. o, p, q, r, s, t...
Resistance a, b, e 2° 9 VDD” VCON' ・Inverter ・Operational amplifier ・Power supply voltage ・Constant voltage Applicant Seiko Epson Corporation Representative Patent attorney Kizobe Suzuki (1 other person) Figure 1
Claims (1)
を切り換えることにより前記オペアンプの出力電圧を制
御する抵抗回路網型デジタルアナログ変換器において、
前記抵抗値を切り換える手段に電界効果型トランジスタ
を用い前記電界効果型トランジスタのゲート電極を前記
デジタルアナログ変換器で分解される電圧以上の定電圧
で駆動することを特徴とするデジタルアナログ変換器。In a resistor network type digital-to-analog converter that controls the output voltage of the operational amplifier by switching a resistance value placed between one input of the operational amplifier and GND,
A digital-to-analog converter, characterized in that a field-effect transistor is used as the means for switching the resistance value, and the gate electrode of the field-effect transistor is driven with a constant voltage higher than the voltage decomposed by the digital-to-analog converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140589A JPH02268524A (en) | 1989-04-11 | 1989-04-11 | Digital/analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9140589A JPH02268524A (en) | 1989-04-11 | 1989-04-11 | Digital/analog converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268524A true JPH02268524A (en) | 1990-11-02 |
Family
ID=14025472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9140589A Pending JPH02268524A (en) | 1989-04-11 | 1989-04-11 | Digital/analog converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268524A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130120176A1 (en) * | 2011-11-14 | 2013-05-16 | Semtech Corporation | Resistive digital-to-analog conversion |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214321A (en) * | 1983-02-11 | 1984-12-04 | アナログ デバイセス インコーポレーテツド | Power mode cmos d/a converter of wide reference range |
| JPS62155623A (en) * | 1985-11-08 | 1987-07-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | Digital-analog converter |
| JPS6454819A (en) * | 1987-06-15 | 1989-03-02 | Burr Brown Corp | Cmos digital-analog converter circuit |
-
1989
- 1989-04-11 JP JP9140589A patent/JPH02268524A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214321A (en) * | 1983-02-11 | 1984-12-04 | アナログ デバイセス インコーポレーテツド | Power mode cmos d/a converter of wide reference range |
| JPS62155623A (en) * | 1985-11-08 | 1987-07-10 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | Digital-analog converter |
| JPS6454819A (en) * | 1987-06-15 | 1989-03-02 | Burr Brown Corp | Cmos digital-analog converter circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130120176A1 (en) * | 2011-11-14 | 2013-05-16 | Semtech Corporation | Resistive digital-to-analog conversion |
| US8487800B2 (en) * | 2011-11-14 | 2013-07-16 | Semtech Corporation | Resistive digital-to-analog conversion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US4396890A (en) | Variable gain amplifier | |
| FI904245A0 (en) | KRETSSYSTEM FOER MATNING AV EN BELASTNING. | |
| JPH06232706A (en) | Comparator | |
| JPH02268524A (en) | Digital/analog converter | |
| JPS6313509A (en) | Current mirror circuit | |
| JPH0567083B2 (en) | ||
| JPS5923625A (en) | Signal processing circuit | |
| JPS6367802A (en) | Switch circuit | |
| JPS62165281A (en) | Integration circuit | |
| JP4705724B2 (en) | Auto zero correction circuit | |
| JPH11122110A (en) | D/a converter | |
| JPH03131916A (en) | Constant voltage circuit | |
| RU2024195C1 (en) | Voltage-to-frequency changer | |
| JPS579114A (en) | Limiter circuit | |
| JPS5955621A (en) | Converting circuit signal | |
| JPH0766727A (en) | Analog signal sampling circuit constituted of field effect transistor | |
| KR930005938Y1 (en) | Sample and hold circuit for communication | |
| KR930005442Y1 (en) | Comparator cell for analog to digital flash converter | |
| JP3004475U (en) | Electrical limit circuit | |
| JPS61105918A (en) | Differential amplifier circuit | |
| JPH0327426A (en) | Micro computer incorporating a/d conversion circuit | |
| JPS63155813A (en) | Hysteresis circuit | |
| JPS6012816A (en) | Cmos comparator | |
| JPH0534844B2 (en) |