JPH02267794A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH02267794A JPH02267794A JP1087685A JP8768589A JPH02267794A JP H02267794 A JPH02267794 A JP H02267794A JP 1087685 A JP1087685 A JP 1087685A JP 8768589 A JP8768589 A JP 8768589A JP H02267794 A JPH02267794 A JP H02267794A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- memory
- rams
- power
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000005389 magnetism Effects 0.000 abstract description 2
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004886 head movement Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はメモリカードに関し、特に小型のパーソナルコ
ンピュータシステムに使用されるオペレーティングシス
テムの記憶方法に関する。
ンピュータシステムに使用されるオペレーティングシス
テムの記憶方法に関する。
従来技術
従来、この種のオペレーティングシステムは、フレキシ
ブルディスクのような磁気記憶装置により磁気記憶媒体
に記憶するか、あるいは読出し専用メモリに記憶させて
コンピュータシステムに内蔵されている。
ブルディスクのような磁気記憶装置により磁気記憶媒体
に記憶するか、あるいは読出し専用メモリに記憶させて
コンピュータシステムに内蔵されている。
このような従来のコンピュータシステムでは、オペレー
ティングシステムを磁気記憶媒体に記憶させて使用する
場合、回転機構やヘッド移動のための精密な機構部を有
する磁気記憶装置を必要とし、特に小型のパーソナルコ
ンピュータシステムにおいてはこれらの機構部の重量か
問題となる。
ティングシステムを磁気記憶媒体に記憶させて使用する
場合、回転機構やヘッド移動のための精密な機構部を有
する磁気記憶装置を必要とし、特に小型のパーソナルコ
ンピュータシステムにおいてはこれらの機構部の重量か
問題となる。
また、オペレーティングシステムを読出し専用メモリに
記憶させてコンピュータシステムに内蔵する場合には、
多くの種類のオペレーティングシステムに対応すること
ができず、内蔵するオペレーティングシステムの選択を
誤ると、汎用性の低いコンピュータシステムになってし
まうという問題がある。
記憶させてコンピュータシステムに内蔵する場合には、
多くの種類のオペレーティングシステムに対応すること
ができず、内蔵するオペレーティングシステムの選択を
誤ると、汎用性の低いコンピュータシステムになってし
まうという問題がある。
さらに、オペレーティングシステムをコンピュータシス
テムに内蔵する場合には、利用者のプログラムを保存す
るために磁気記憶装置が必要になるという問題がある。
テムに内蔵する場合には、利用者のプログラムを保存す
るために磁気記憶装置が必要になるという問題がある。
発明の目的
本発明は上記のような従来のものの問題点を除去すべく
なされたもので、システムの軽量化を計ることができ、
多くの種類のオペレーティングシステムに対応すること
ができるメモリカードの提供を目的とする。
なされたもので、システムの軽量化を計ることができ、
多くの種類のオペレーティングシステムに対応すること
ができるメモリカードの提供を目的とする。
発明の構成
本発明によるメモリカードは、オペレーティングシステ
ムを内蔵する読出し専用メモリと、外部装置への着脱が
可能なコネクタとを含むことを特徴とする。
ムを内蔵する読出し専用メモリと、外部装置への着脱が
可能なコネクタとを含むことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示す図である。図に
おいて、メモリカード本体1は多層基板2上にコネクタ
3と、読出し専用メモリ(以下ROMとする)4.5と
、ランダムアクセスメモリ(以下RAMとする)6〜9
と、アドレスデコードおよびコントロール部(以下コン
トロール部とする)10と、電源コントロール部11と
、内容保存用電池12とを搭載して構成され、多層基板
2には外カバー14.15がカバー取付は用ネジ穴13
の位置でネジ止めされている。
おいて、メモリカード本体1は多層基板2上にコネクタ
3と、読出し専用メモリ(以下ROMとする)4.5と
、ランダムアクセスメモリ(以下RAMとする)6〜9
と、アドレスデコードおよびコントロール部(以下コン
トロール部とする)10と、電源コントロール部11と
、内容保存用電池12とを搭載して構成され、多層基板
2には外カバー14.15がカバー取付は用ネジ穴13
の位置でネジ止めされている。
メモリカード本体1はコネクタ3を図示せぬコンピュー
タシステムに抜差しすることにより、該コンピュータシ
ステムへの着脱が可能となっている。
タシステムに抜差しすることにより、該コンピュータシ
ステムへの着脱が可能となっている。
多層基板2は搭載された回路の接続を行うとともに、メ
モリカード本体1の構造を保持している。
モリカード本体1の構造を保持している。
すなわち、多層基板2とメモリセルとの間には柔軟性の
ある絶縁体(図示せず)が入っており、多層基板2に対
する曲げなどによるメモリセルの破損を防止している。
ある絶縁体(図示せず)が入っており、多層基板2に対
する曲げなどによるメモリセルの破損を防止している。
ここで、RAM6〜9はメモリセル自体を多層基板2上
に搭載して多層基板2に直接ボンディング処理を施し、
その上をプラスチック封止したものである。
に搭載して多層基板2に直接ボンディング処理を施し、
その上をプラスチック封止したものである。
多層基板2上のROM4.5にはオペレーティングシス
テムのプログラムが記憶されており、RAM6〜9には
利用者のプログラムが記憶される。
テムのプログラムが記憶されており、RAM6〜9には
利用者のプログラムが記憶される。
また、これらRAM6〜9においてはコンピュータシス
テムからメモリカード本体1を抜出しても、内容保存用
電池12により内容の保存が可能となっている。
テムからメモリカード本体1を抜出しても、内容保存用
電池12により内容の保存が可能となっている。
コントロール部10は外部からのアドレスによってどの
メモリセル(ROM4.5およびRAM6〜9)が選択
されるかを制御している。
メモリセル(ROM4.5およびRAM6〜9)が選択
されるかを制御している。
電源コントロール部11はコネクタ3を介してコンピュ
ータシステムから読出し用または書込み用の電源が正常
に供給されているかを確認し、電源の異常やコネクタ3
を介しての電源供給がない場合には、内容保存用電池1
2からRAM6〜9に電源を1共給するように制御する
ことによりRAM6〜9の内容保存を行う。また、メモ
リカード本体1において発生した静電気の吸収もここで
行われる。
ータシステムから読出し用または書込み用の電源が正常
に供給されているかを確認し、電源の異常やコネクタ3
を介しての電源供給がない場合には、内容保存用電池1
2からRAM6〜9に電源を1共給するように制御する
ことによりRAM6〜9の内容保存を行う。また、メモ
リカード本体1において発生した静電気の吸収もここで
行われる。
外カバー14.15は外部からの磁気および電界に対し
てシールド効果を有する金属で作製されており、多層基
板2上に搭載されたメモリセルおよび各チップを磁気や
電界、および圧力の影響から保護している。
てシールド効果を有する金属で作製されており、多層基
板2上に搭載されたメモリセルおよび各チップを磁気や
電界、および圧力の影響から保護している。
第2図は第1図のRAM6の多層基板2への取付けを示
す図である。図において、RAM6を構成するメモリセ
ル6aはボンディングワイヤ17a、17bによって多
層基板2上のグランドベース21a、21cに接続され
ており、メモリセル6aと多層基板2上のグランドベー
ス21bとの間には柔軟性のある絶縁体18が入ってい
る。
す図である。図において、RAM6を構成するメモリセ
ル6aはボンディングワイヤ17a、17bによって多
層基板2上のグランドベース21a、21cに接続され
ており、メモリセル6aと多層基板2上のグランドベー
ス21bとの間には柔軟性のある絶縁体18が入ってい
る。
また、多層基板2内には基板内層パターン22〜25が
設けられており、これらのうち基板内層パターン23と
、RAM6に接続されたグランドベース21aとがスル
ホール26を介して電気的に接続されている。
設けられており、これらのうち基板内層パターン23と
、RAM6に接続されたグランドベース21aとがスル
ホール26を介して電気的に接続されている。
さらに、メモリセル6aは絶縁体19で被覆されており
、この絶縁体1つはプラスチックカバー16で被覆され
ている。
、この絶縁体1つはプラスチックカバー16で被覆され
ている。
ここで、多層基板2上のグランドベース21a〜21c
は放熱効果とシールド効果とを有しており、絶縁体18
.19には絶縁性と熱伝導性と柔軟性とが高い材質のも
のが使用されている。
は放熱効果とシールド効果とを有しており、絶縁体18
.19には絶縁性と熱伝導性と柔軟性とが高い材質のも
のが使用されている。
第3図は本発明の一実施例によるメモリマツプを示す図
である。図においては、ROM4.5の容量を夫々51
2キロバイト とし、RAM6〜9の容量を夫々1メガ
バイトとしたときのメモリマツプを示している。
である。図においては、ROM4.5の容量を夫々51
2キロバイト とし、RAM6〜9の容量を夫々1メガ
バイトとしたときのメモリマツプを示している。
第3図(a)はROM4.5の開始アドレスが’000
000’ (7)場合を示し、第3図(b)はROM4
.5の開始アドレスが’ 104111576°の場合
を示し、第3図(c)はROM4.5とRAM6〜9と
がバンク構成の場合を示している。
000’ (7)場合を示し、第3図(b)はROM4
.5の開始アドレスが’ 104111576°の場合
を示し、第3図(c)はROM4.5とRAM6〜9と
がバンク構成の場合を示している。
ROM4.5とRAM6〜9とがバンク構成の場合には
、ROM4.5の先頭アドレスが任意の2のn乗のアド
レスでRAM6〜9とのバンクが可能となっており、多
くのコンピュータシステムとの接続が可能となっている
。
、ROM4.5の先頭アドレスが任意の2のn乗のアド
レスでRAM6〜9とのバンクが可能となっており、多
くのコンピュータシステムとの接続が可能となっている
。
第4図は第1図の要部回路の接続を示す図である。図に
おいて、コントロール部10はコネクタ3および信号線
100を介して外部からROM4の開始アドレスが入力
されると、その開始アドレスを保持し、以後ROM4の
領域は開始アドレスによって指定されたアドレスからと
なる。
おいて、コントロール部10はコネクタ3および信号線
100を介して外部からROM4の開始アドレスが入力
されると、その開始アドレスを保持し、以後ROM4の
領域は開始アドレスによって指定されたアドレスからと
なる。
また、コントロール部10はコネクタ3および信号線1
01,102を介して外部からROM4またはRAM6
へのアクセス用のアドレスおよびデータが入力されると
、ROM4へのアクセスかRAM6へのアクセスかを判
定する。
01,102を介して外部からROM4またはRAM6
へのアクセス用のアドレスおよびデータが入力されると
、ROM4へのアクセスかRAM6へのアクセスかを判
定する。
すなわち、コントロール部10は入力されたアドレスお
よびデータによってROM4へのアクセスと判定すると
、ROM用アドレスバス10Bおよび内部データバス1
07を介してROM4に入力されたアドレスおよびデー
タを出力し、入力されたアドレスおよびデータによって
RAM6へのアクセスと判定すると、入力されたアドレ
スおよびデータをRAM用アドレスバス108および内
部データバス107を介してRAM6に出力する。
よびデータによってROM4へのアクセスと判定すると
、ROM用アドレスバス10Bおよび内部データバス1
07を介してROM4に入力されたアドレスおよびデー
タを出力し、入力されたアドレスおよびデータによって
RAM6へのアクセスと判定すると、入力されたアドレ
スおよびデータをRAM用アドレスバス108および内
部データバス107を介してRAM6に出力する。
さらに、コントロール部10はコネクタ3および信号線
104を介して入力される外部からのバンクオン信号が
オンの場合にはROM4とRAM6とに対して同一アド
レス内でのバンクを行い、オフの場合にはROM4とR
AM6とに対して同一アドレス内でのバンクを行わない
。但し、ROM4の開始アドレスを104g57B ’
とするときには、ROM4とRAM6とのバンクを行
わない。
104を介して入力される外部からのバンクオン信号が
オンの場合にはROM4とRAM6とに対して同一アド
レス内でのバンクを行い、オフの場合にはROM4とR
AM6とに対して同一アドレス内でのバンクを行わない
。但し、ROM4の開始アドレスを104g57B ’
とするときには、ROM4とRAM6とのバンクを行
わない。
このコントロール部10へのバンクオン信号がオンのと
き、すなわちROM4とRAM6とのバンクを行うとき
に、コネクタ3および信号線1o3を介して入力される
外部からのページ信号が真となると、コントロール部1
0は読出しデータのページ切換えを行う。
き、すなわちROM4とRAM6とのバンクを行うとき
に、コネクタ3および信号線1o3を介して入力される
外部からのページ信号が真となると、コントロール部1
0は読出しデータのページ切換えを行う。
電源コントロール部11はコネクタ3および信号線10
5を介して入力される外部からの電源が正常に供給され
ているかを確認し、電源が正常に供給されているときに
は、信号線109,110を介してROM4とRAM6
とコントロール部10とに夫々電源を供給する。
5を介して入力される外部からの電源が正常に供給され
ているかを確認し、電源が正常に供給されているときに
は、信号線109,110を介してROM4とRAM6
とコントロール部10とに夫々電源を供給する。
また、電源コントロール部11は電源の供給に異常を検
出したときや、電源が供給されないことを検出したとき
には信号線111を介して入力される内容保存用電池1
2からの電源を信号線109,110を介してROM4
とRAM6とコントロール部10とに夫々供給する。
出したときや、電源が供給されないことを検出したとき
には信号線111を介して入力される内容保存用電池1
2からの電源を信号線109,110を介してROM4
とRAM6とコントロール部10とに夫々供給する。
このように、オペレーティングシステムのプログラムが
記憶されたROM4.5と、コンピュータシステムへの
着脱が可能なコネクタ3とをメモリカード本体1に搭載
するようにすることによって、メモリカード本体1を複
数枚用意し、それらメモリカード本体1のROM4.5
毎に異なる種類のオペレーティングシステムを記憶させ
ておけば、対応するオペレーティングシステムが記憶さ
れたメモリカード本体1をコンピュータシステムに差込
むだけで、多くの種類のオペレーティングシステムへの
対応を可能とすることができる。
記憶されたROM4.5と、コンピュータシステムへの
着脱が可能なコネクタ3とをメモリカード本体1に搭載
するようにすることによって、メモリカード本体1を複
数枚用意し、それらメモリカード本体1のROM4.5
毎に異なる種類のオペレーティングシステムを記憶させ
ておけば、対応するオペレーティングシステムが記憶さ
れたメモリカード本体1をコンピュータシステムに差込
むだけで、多くの種類のオペレーティングシステムへの
対応を可能とすることができる。
また、オペレーティングシステムのプログラムが記憶さ
れたROM4.5の開始アドレスはメモリ上のどの位置
にでも設定可能なので、多くのコンピュータシステムへ
の接続が可能となる。
れたROM4.5の開始アドレスはメモリ上のどの位置
にでも設定可能なので、多くのコンピュータシステムへ
の接続が可能となる。
さらに、ROM4.5以外に内容保存用電池12により
内容保存可能なRAM6〜9をメモリカード本体1に搭
載することにより、RAM6〜9に利用者のプログラム
を格納することができるので、小型のコンピュータシス
テムにおいて磁気記te装置が不要となるため、大幅な
軽量化を計ることができるとともに、外部磁気の影響に
対する防止対策も不要となる。
内容保存可能なRAM6〜9をメモリカード本体1に搭
載することにより、RAM6〜9に利用者のプログラム
を格納することができるので、小型のコンピュータシス
テムにおいて磁気記te装置が不要となるため、大幅な
軽量化を計ることができるとともに、外部磁気の影響に
対する防止対策も不要となる。
発明の詳細
な説明したように本発明によれば、オペレーティングシ
ステムを内蔵する読出し専用メモリと、外部装置への着
脱が可能なコネクタとをメモリカードに搭載することに
より、システムの軽量化を計ることができ、多くの種類
のオペレーティングシステムに対応することができると
いう効果がある。
ステムを内蔵する読出し専用メモリと、外部装置への着
脱が可能なコネクタとをメモリカードに搭載することに
より、システムの軽量化を計ることができ、多くの種類
のオペレーティングシステムに対応することができると
いう効果がある。
第1図は本発明の一実施例の構成を示す図、第2図は第
1図のRAMの多層基板への取付けを示す図、第3図は
本発明の一実施例によるメモリマツプを示す図、第4図
は第1図の要部回路の接続を示す図である。 主要部分の符号の説明 1・・・・・・メモリカード本体 2・・・・・・多層基板 3・・・・・・コネクタ 4.5・・・・・・読出し専用メモリ 6〜9・・・・・・ランダムアクセスメモリ10・・・
・・・アドレスデコード およびコントロール部 11・・・・・・電源コントロール部 12・・・・・・内容保存用電池 14.15・・・・・・外カバー
1図のRAMの多層基板への取付けを示す図、第3図は
本発明の一実施例によるメモリマツプを示す図、第4図
は第1図の要部回路の接続を示す図である。 主要部分の符号の説明 1・・・・・・メモリカード本体 2・・・・・・多層基板 3・・・・・・コネクタ 4.5・・・・・・読出し専用メモリ 6〜9・・・・・・ランダムアクセスメモリ10・・・
・・・アドレスデコード およびコントロール部 11・・・・・・電源コントロール部 12・・・・・・内容保存用電池 14.15・・・・・・外カバー
Claims (1)
- (1)オペレーティングシステムを内蔵する読出し専用
メモリと、外部装置への着脱が可能なコネクタとを含む
ことを特徴とするメモリカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1087685A JPH02267794A (ja) | 1989-04-06 | 1989-04-06 | メモリカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1087685A JPH02267794A (ja) | 1989-04-06 | 1989-04-06 | メモリカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02267794A true JPH02267794A (ja) | 1990-11-01 |
Family
ID=13921786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1087685A Pending JPH02267794A (ja) | 1989-04-06 | 1989-04-06 | メモリカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02267794A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2686171A1 (fr) * | 1992-01-14 | 1993-07-16 | Gemplus Card Int | Carte a memoire de masse pour microordinateur avec facilites d'execution de programmes internes. |
US5870756A (en) * | 1996-04-26 | 1999-02-09 | Fujitsu Limited | Interchangeable storage medium containing program for processing data files thereupon to match a data file format to a computer system |
-
1989
- 1989-04-06 JP JP1087685A patent/JPH02267794A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2686171A1 (fr) * | 1992-01-14 | 1993-07-16 | Gemplus Card Int | Carte a memoire de masse pour microordinateur avec facilites d'execution de programmes internes. |
US5870756A (en) * | 1996-04-26 | 1999-02-09 | Fujitsu Limited | Interchangeable storage medium containing program for processing data files thereupon to match a data file format to a computer system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5867417A (en) | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems | |
US20020051375A1 (en) | Memory card system | |
US5260555A (en) | IC memory card having direct and indirect access card interface functions | |
US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
JPS61107447A (ja) | 固定アドレス空間を有するデ−タ処理システム | |
US6907486B1 (en) | Disk module of solid state | |
JPH02267794A (ja) | メモリカード | |
JP2618864B2 (ja) | メモリカード | |
KR0136534B1 (ko) | 반도체 기억 장치 | |
JP3688736B2 (ja) | データメモリ | |
JPH05181565A (ja) | パーソナルコンピュータ及びそれに使用する磁気ディスク装置 | |
JP2734466B2 (ja) | マイクロコンピュータ | |
JPH05144251A (ja) | メモリーカード | |
JP2583602Y2 (ja) | 測量機用データバックアップ装置 | |
JPH0525154B2 (ja) | ||
JPH05204493A (ja) | 記録装置及び電子機器 | |
JPS61188647A (ja) | Ramデイスク装置 | |
JPH0782467B2 (ja) | 集積回路カートリッジ付き電子機器 | |
JPH0652376A (ja) | Icメモリカード | |
JPH06168599A (ja) | フラッシュメモリを有する外部記憶装置 | |
JPS62256142A (ja) | メモリ拡張方式 | |
JPS61278099A (ja) | メモリモジユ−ル | |
JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
JPS60204092A (ja) | 携帯可能電子装置 | |
JPH02310688A (ja) | メモリカード |