JPH02262354A - 半導体集積回路装置及びその配線方法 - Google Patents

半導体集積回路装置及びその配線方法

Info

Publication number
JPH02262354A
JPH02262354A JP8143489A JP8143489A JPH02262354A JP H02262354 A JPH02262354 A JP H02262354A JP 8143489 A JP8143489 A JP 8143489A JP 8143489 A JP8143489 A JP 8143489A JP H02262354 A JPH02262354 A JP H02262354A
Authority
JP
Japan
Prior art keywords
layer
wiring
layers
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8143489A
Other languages
English (en)
Inventor
Mototaka Kuribayashi
栗林 元隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8143489A priority Critical patent/JPH02262354A/ja
Publication of JPH02262354A publication Critical patent/JPH02262354A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体集積回路の多層配線構造に関する。
(従来の技術) 近年、論理LSIの高集積化は、目覚ましいスピードで
進んでいる。それにともない、一つの半導体チップに搭
載される回路素子数はますますふえて、従来は個別にI
Cとして製造し、後でプリント基板上に組み立てていた
大規模の論理回路はlチップにまとめられて、回路動作
が高速化されるとか、より製造コストが低く々る等のメ
リットが出てきた。これを可能にした要因として、計算
機を用いた自動設計(CAD:Computer −A
ided−Design)技術の進歩と多層配線プロセ
ス技術の進歩があげられる。
高集積化とともに、素子の占める領域よりも、素子間の
配線が占める領域のほうが、大きくなってくる。そのた
め集積度をさらに高めた大規模な半導体集積回路を製造
するには素子間の配線のために複数の層を用いて配線を
多層化して、チップ上での配線の占める面積を低減しな
ければならない0 現在、ポリシリコン1層とメタル2層を用いた3N配線
がプロセス技術として確立し、スタンダードセルやゲー
トアレイ等の半導体集積回路装置に用いられている。さ
らに、近年、プロセス技術の進歩によって、メタルの層
を三つ使用したプロセスが可能となってきた。将来も4
層以上の多層配線を用いた集積回路装置の開発が行われ
ていくと思われる。
第7図に4層の場合の従来の多層配線構造の断面図を示
す。この多層配線構造においては、ポリシリコンfil
o 1とメタル第2層103が同一位置に重なシ、また
、メタル第4層102とメタル第3層104も同一位置
に重なるため、配線構造の重なった部分IQ5と配線構
造の重ならない部分106とで段差が激しくな)、その
結果として配線がこの段差の部分で切断されてしまうと
いう、いわゆる平担化問題があった。
そのため、多層配線プロセスを使用するにしても、最上
位の層には、一般の信号線を割り当てることをしないで
配線幅が太い電源配線やグランド。
配線のための層としてのみ使用する等が行われていた。
(発明が解決しようとする課題) 以上の様に従来の多層配線構造では、配線層が幾重にも
積み重ねられるため段差が激しくなシ、その結果として
配線が途中で切断されてしまい半導体集積回路装置の信
頼性を低下させるという問題点があった。
本発明は、この様な課題を解決する多層配線構造の半導
体集積回路装置およびその配線方法を提供することを目
的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明は、上記事情に鑑みて為されたもので、半導体基
板上に第1層から第4層までの多層配線層を有し、第1
層が水平方向に、第2層が垂直方向に、第3層が前記第
1層又は第2層に対して+45度方向に、第4層が前記
第1層又は第2Nに対して一45°方向に設けられ、第
4層と第3Rを接続するスルーホールが第1II)と第
2層の配線格子で囲まれた領域内に設定されていること
を特徴とする半導体集積回路装置を提供するものである
。また少なくとも第31及び第4層の1つが第1層と第
2層の配線格子の交差部上を通る様に設定されている事
を特徴とする半導体集積回路装置を提供するものである
。更に第3層が第1層と第2層の配線格子の交差部上を
通る様に設定され、第4層が第1層と第2層の他の交差
部上を通る様に設定されている事を特徴とする半導体集
積回路装置を提供するものである。更にまた第1N及び
第2層の配線格子の交差部に論理セル端子が設定され、
第3層及び第4層により端子間の接続が為されている事
を特徴とする半導体集積回路装置を提供するものである
また、本発明は配線層を4Nを1つの単位として配線層
を部分集合に分けるステップと、第1層を基準の0°と
し第2層は90°、第3層は+45°又は−45°、第
4層は一45°又は+45°として配線方向を設定する
ステップと、4つの配線層のうち第3R及び第4層を、
0°と90°に座標変換するスチップと、第1層、第2
層、第3層及び第4層の配線を設定するステップと、4
つの配線層のうち第3層及び第4層について前記座標変
換の逆変換を行なうステップとを具備したことを特徴と
する半導体集積回路装置の配線方法を提供するものであ
るO (作用) 本発明の半導体集積回路装置では、上位配線層第4層お
よび第3層が下位配線層第2層および第1層に対して斜
めに交差するために、交差面積が直交する場合に比べて
大きくなυ、上位配線層第4層および第3層の配線が、
プロセス段階で断線しにくくなシ、また第3層を第4層
を接続するスルーホールが第1層と第2層の配線格子(
仮想配線格子)で囲まれた領域内に設定されているため
に、段差を小さくすることが可能であり断線しにくくな
る゛。
また、本発明の半導体集積回路装置の配線方法では、上
記の多層配線構造において、配線方向を決める際、第3
層および第4層は座標変換を行ない、fa1層および第
2層と同一の処理ステップで計算することが可能となり
、プログラムの簡易化、容量の軽減をはかることができ
る。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は、本発明の一実施例に関わる半導体集積回路装
置を示すための図である。同図においては、使用する配
線層としてポリシリコン層、アルミニウム第1層、アル
ミニウム第2層、アルミニウム第3層の4層配線の例を
示す。図面において、11で示す点線はポリシリコン層
の配線格子を、12で示す一点鎖線はアルミニウム第1
WIの配線格子を、13で示す破線はアルミニウム第2
層の配線格子を、14で示す実線はア/L/ 2 =ラ
ム第3層配線格子を表す。図に示すように、ポリシリフ
ン層とアルミニウム第1層は互いに直行する方向に配線
格子を設け、またアルミニウム第2層とアルミニウム第
3層も互いに直行する方向に配線格子を設ける。さらに
、下位2層と上位2層の配線格子の位置関係を次のよう
に構成する。
■アルミニウム第2層をポリシリコン層と+45度の角
度で交わるように設け、アル4ニウム第3層を一45度
(+135度)の方向に設ける。
■アルミニウム第2層とアルミニウム第3層の交差する
点が、ポリシリコン層およびアルミニウム第1層の格子
の中点に位置する。
■上位2層の配線格子間隔は、下位2層の配線格子間隔
の5倍とする。
第2図に、上述した配線格子における、端子及びスルー
ホールを設ける位置を示す。同図において、○で示した
21は論理セルの端子を定義することができる位置を示
す。すなわち、端子はポリシリコン配線層格子、アルミ
ニウム第1層配線層格子およびアルミニウム第2層配線
層格子の三つの層が交差する点に設定できる。端子間の
配線時には、適切なスルーホールを設定することによシ
、これら3つの層でアクセス可能である。また口で示し
た22は端子間の配線をアルミニウム第2層とアルミニ
ウム第3層で配線するときに、両層間を接続するための
スルーホールが設定できる位置を示す。論理セルの設計
には、ポリシリコン層とアルミニウム第11i1を用い
る。この時、アルミニウム第2層とアルミニウム第3層
の配線格子が45度、135度の方向にあっても、論理
セルの設計には制約は生じない。すなわち、論理セルは
、矩形として設計でき、論理セルは従来のように互いに
隣接させて配置することが可能であ不。
第3図に、このような配線格子の上で行われた配線の一
例を示す。○で示した端子35と端子36を結ぶ配線に
おいて、論理セル端子はアルミニウム第2層で定義され
て、端子間の配線にはアルミニウム第2層とアルミニウ
ム第3層を使用する例を示した。+45度の配線セグメ
ント38はアルミニウム第2層であ、り、−45度方向
の配線セグメント39はアルミニウム第3層を使用して
いる。
第4図に、多層配線の構造を説明するためのチップ構造
断面−図を示す。第4図(a)は、集積回路チップを第
1図の水平方向の平面で切断した断面図を示す。第4図
(b)は、第1図の+45度の方向の平面で切断した断
面図を示す。41,42,43゜44は、ポリシリコン
層、アルミニウム第1層、アルミニウム第2層、アルミ
ニウム第3層を示す。
また、45は半導体基板、46は絶縁膜を示している。
4つの配線層が互いに重なり合うことは起こらなく、段
差の小さい多層配線プロセスが行なわれる。その結果、
アルミニウム第1層配線、アルミニウム第2暦配線、ア
ルミニウム第3層配線の断線が起こりに<<彦る。
また、次のような理由で各層の配線の断線が起こυにく
くなる。アルミニウム第2層とアルミニウム第3層は、
下位の層であるポリシリコン層、アルミニウム第1層に
たいして、45度および−45度の角度で交わるために
、交差面積が直交する場合に比べて大きくなシ、断線が
断線しにくくなる。その様子を第5図(a)、■)に示
す。同図において、51は下位の層の配線を、52は上
位の層の配線を、54は配線層51と配線層52が立体
交差するときの交差領域を示している。配線層1の線幅
が同一のとき(線幅53が同一のとき)、第5図(b)
の方が第5図(a)に比べて交差面積が大きくなる。
まえ、以上示したような多層配線構造を規定して、第3
図に示すような論理セル端子間の配線をCADを用いた
自動設計を行なう場合においても・45度方向に回転し
た座標系を設定するだけでよく、CADの配線プログラ
ムの作成も簡単である。
第6図に本実施例の多層配線構造を自動設計するための
フローチャートを示す。ステップ61において1配線層
を4層を1つの単位として全配線層を部分集合に分ける
。次にステップ62において、第(4L−3)層は0°
、第(4i−2)層は第(4i −3)JIK対して9
0’、第(4i−t)層は第(4i−3)層に対して4
5°、第41層は第(4i−3)層に対して一45°と
配線方向を決め、ここで45°方向の場合は、ステップ
64へ進み0° 900方向へ座標変換する。次にステ
ップ63において、第41%第(4i−t)、第(4に
−2)、第(4i−3)層の配線を行なう。ここで45
°、−45’方向の場合は、ステップ65へ進み、ステ
ップ64において行なった座標変換の逆変換を行なう。
この様に座標変換を用いているため、実際の配線は、O
’、90’方向と+45° −45°方向を1つの配線
プログラムを用いるだけでよく、プログラムの簡素化、
容量の軽減をはかることができる。次に、ステップ66
において配線結果を登録する。次にステップ67゛にお
いて、次の4層について同様の処理を行なう。
上記の実施例では、4層配線から成る多層配線構造の場
合について説明したが1本発明け1第1層から第n層ま
で一般的な配線層数を用いる場合にも有効である。
〔発明の効果〕
以上述べた様に、本発明の半導体集積回路装置によれば
、断線の少ない配線構造が得られ、半導体集積回路装置
の信頼性の向上につながる0また、本発明の配線方法に
よれば、断線の少ない配線構造をイるための配線方法が
比較的簡単なプログラムで得ることが可能となる。
【図面の簡単な説明】
第1図は、本発明による半導体集積回路装置の配線格子
の一例を示す図、第2図は、配線格子上に設ける論理セ
ルの端子位置とスルーホールの位置を示す図、第3図は
、本発明による半導体集積回路装置の配線格子上の2端
子間の配線パターンの一例を示す図、第4図は第1図に
対応する配線構造の断面構造を示す図、第5図は本発明
による配線構造において2つの配線が交差する様子を示
す図、第6図は、本実施例の多層配線構造を自動設計す
るためのフローチャート、第7図は従来の多層配線構造
の断面構造を示す図である。 図において、 11.31.41・・・ポリシリコン配線層、12.1
3,14,32,33,34,42゜43.44・・・
アルミニウム配線層、21.35.36・・・論理セル
端子、22.37・・・スルーホール、 38・・・アルミニウム第2層配線層、39・・・アル
ミニウム第3層配線層、45・・・半導体基板、 46・・・絶縁膜、 51・・・アルミニウム第2層配線層、52・・・アル
ミニウム第3層配線層、53・・・アルミニウム第2層
の配線幅、54・・・アルミニウム第2層とアルミニウ
ム第3層が交差する領域、 lot・・・ポリシリコン層、 102・・・メタル第2層、 103・・・メタル第1層、 104・・・メタル第3N1 105・・・配線構造の重なった部分、106・・・配
線構造の重ならない部分。 代理人 弁理士 則 近 憲 佑 同      松  山  光  2 第 図 (D−) 第 図

Claims (5)

    【特許請求の範囲】
  1. (1)半導体基板上に第1層から第4層までの多層配線
    層を有し、第1層が水平方向に、第2層が垂直方向に、
    第3層が前記第1層又は第2層に対しで+45度方向に
    、第4層が前記第1層又は第2層に対して−45°方向
    に設けられ、第4層と第3層を接続するスルーホールが
    第1層と第2層の配線格子で囲まれた領域内に設定され
    ていることを特徴とする半導体集積回路装置。
  2. (2)少なくとも第3層及び第4層の1つが第1層と第
    2層の配線格子の交差部上を通る様に設定されている事
    を特徴とする請求項1記載の半導体集積回路装置。
  3. (3)第3層が第1層と第2層の配線格子の交差部上を
    通る様に設定され、第4層が第1層と第2層の他の交差
    部上を通る様に設定されている事を特徴とする請求項1
    記載の半導体集積回路装置。
  4. (4)第1層及び第2層の配線格子の交差部に論理セル
    端子が設定され、第3層及び第4層により端子間の接続
    が為されている事を特徴とする請求項2又は3記載の半
    導体集積回路装置。
  5. (5)配線層を4層を1つの単位として配線層を部分集
    合に分けるステップと、第1層を基準の0°とし第2層
    は90°、第3層は+45°、又は−45°、第4層は
    −45°又は+45°として配線方向を設定するステッ
    プと、4つの配線層のうち第3層及び第4層を、0°と
    90°に座標変換するステップと、第1層、第2層、第
    3層及び第4層の配線を設定するステップと、4つの配
    線層のうち第3層及び第4層について前記座標変換の逆
    変換を行なうステップとを具備したことを特徴とする半
    導体集積回路装置の配線方法。
JP8143489A 1989-04-03 1989-04-03 半導体集積回路装置及びその配線方法 Pending JPH02262354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8143489A JPH02262354A (ja) 1989-04-03 1989-04-03 半導体集積回路装置及びその配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8143489A JPH02262354A (ja) 1989-04-03 1989-04-03 半導体集積回路装置及びその配線方法

Publications (1)

Publication Number Publication Date
JPH02262354A true JPH02262354A (ja) 1990-10-25

Family

ID=13746284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8143489A Pending JPH02262354A (ja) 1989-04-03 1989-04-03 半導体集積回路装置及びその配線方法

Country Status (1)

Country Link
JP (1) JPH02262354A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0848424A2 (en) * 1996-12-16 1998-06-17 International Business Machines Corporation Improved wiring structure for high performance chips
US6886149B1 (en) 2002-01-22 2005-04-26 Cadence Design Systems, Inc. Method and apparatus for routing sets of nets
US6889371B1 (en) 2002-06-04 2005-05-03 Cadence Design Systems, Inc. Method and apparatus for propagating a function
US6915499B1 (en) 2002-06-04 2005-07-05 Cadence Design Systems, Inc. Method and apparatus for propagating a piecewise linear function to a line
US6928633B1 (en) 2002-01-22 2005-08-09 Cadence Design Systems, Inc. IC layout having topological routes
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US6973634B1 (en) * 2002-01-22 2005-12-06 Cadence Design Systems, Inc. IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout
US7003752B2 (en) 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US7047512B1 (en) 2002-06-04 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7047513B2 (en) 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7055120B2 (en) 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US7069531B1 (en) 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7171635B2 (en) 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0848424A3 (en) * 1996-12-16 1999-10-06 International Business Machines Corporation Improved wiring structure for high performance chips
EP0848424A2 (en) * 1996-12-16 1998-06-17 International Business Machines Corporation Improved wiring structure for high performance chips
US7055120B2 (en) 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US6973634B1 (en) * 2002-01-22 2005-12-06 Cadence Design Systems, Inc. IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout
US6886149B1 (en) 2002-01-22 2005-04-26 Cadence Design Systems, Inc. Method and apparatus for routing sets of nets
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US6928633B1 (en) 2002-01-22 2005-08-09 Cadence Design Systems, Inc. IC layout having topological routes
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US7036105B1 (en) * 2002-01-22 2006-04-25 Cadence Design Systems, Inc. Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's
US6931608B1 (en) 2002-06-04 2005-08-16 Cadence Design Systems, Inc. Method and apparatus for determining viability of path expansions
US6948144B1 (en) 2002-06-04 2005-09-20 Cadence Design Systems, Inc. Method and apparatus for costing a path expansion
US6986117B1 (en) 2002-06-04 2006-01-10 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states
US7000209B1 (en) 2002-06-04 2006-02-14 Cadence Design Systems, Inc. Method and apparatus for propagating a piecewise linear function to a surface
US7246338B1 (en) 2002-06-04 2007-07-17 Cadence Design Systems, Inc. Method and apparatus for computing cost of a path expansion to a surface
US6889371B1 (en) 2002-06-04 2005-05-03 Cadence Design Systems, Inc. Method and apparatus for propagating a function
US7013448B1 (en) 2002-06-04 2006-03-14 Cadence Design Systems, Inc. Method and apparatus for propagating cost functions
US6915499B1 (en) 2002-06-04 2005-07-05 Cadence Design Systems, Inc. Method and apparatus for propagating a piecewise linear function to a line
US7047512B1 (en) 2002-06-04 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US6978432B1 (en) 2002-06-04 2005-12-20 Cadence Design Systems, Inc. Method and apparatus for propagating a piecewise linear function to a point
US7051298B1 (en) 2002-06-04 2006-05-23 Cadence Design Systems, Inc. Method and apparatus for specifying a distance between an external state and a set of states in space
US6931615B1 (en) 2002-06-04 2005-08-16 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states
US7058917B1 (en) 2002-06-04 2006-06-06 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7073151B1 (en) 2002-06-04 2006-07-04 Cadence Design Systems, Inc. Method and apparatus for identifying a path between a set of source states and a set of target states in a triangulated space
US7069531B1 (en) 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US7047513B2 (en) 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7171635B2 (en) 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US7003752B2 (en) 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements

Similar Documents

Publication Publication Date Title
JPH02262354A (ja) 半導体集積回路装置及びその配線方法
US5117277A (en) Semiconductor integrated circuit device with improved connection pattern of signal wirings
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
JPH0786407A (ja) 集積回路の多層配線方法
EP0026233B1 (en) Semiconductor integrated circuit and wiring method therefor
EP0926736B1 (en) Semiconductor integrated circuit having thereon on-chip capacitors
JPS61292341A (ja) 半導体集積回路
EP0408060A2 (en) Semiconductor integrated circuit device and logic correcting method of the same
EP0199875B1 (en) Integrated semiconductor circuit device with multilayer wiring
JPS6210023B2 (ja)
JPS61114550A (ja) 論理回路装置
JPS6193649A (ja) 半導体装置
JPH03196661A (ja) 半導体集積回路装置及びその形成方法
JPH0653320A (ja) 半導体装置
JPH0443665A (ja) 半導体装置及びその製造方法
JP2901311B2 (ja) 半導体集積回路
JPH0737987A (ja) 半導体集積回路配線方法
JPH1131787A (ja) 半導体集積回路装置
JPH01308048A (ja) 半導体集積回路装置
JPH0269977A (ja) 半導体集積回路装置及びその形成方法
JPH0521600A (ja) 多層集積回路
JPS5891657A (ja) 半導体装置の多層配線構造
JPH02205342A (ja) 機能ブロック上を通過する配線の配線方法
JP2001168195A (ja) 多層配線半導体集積回路
JPS60158645A (ja) 半導体集積回路の配線方式