JPH0225980A - 回路図エデイタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 計算機による回路設計支援システムの回路図エディタに
関し、 階層設計時において自動的に階層シンボルを作成するこ
とによって、階層シンボル作成の煩わしさと入力ミスを
なくし、既作成の回路を修正した場合にも階層シンボル
へのフィードバックが自動的に行われるようにすること
を目的とし、計算機による回路設計支援システムの回路
図エディタにおいて、回路情報から下位回路の外部入出
力端子に関する名称、入出力属性等のデータを収集し、
入出力属性に対応して左右に区分した端子数に応じて階
層シンボルの形状を決定するとともに、各外部端子名に
対応するピン名を昇順にソートシて該シンボル上に配置
することによって該下位回路を示す階層シンボルを作成
する階層シンボル自動作成処理手段と、該作成された階
層シンボルまたは既に作成された回路における階層シン
ボルを外部入力に応じて修正するシンボル編集処理手段
とを備え、階層回路編集時階層シンボルを自動的に作成
することによって構成する。

〔産業上の利用分野〕

本発明は計算機による回路設計支援システム（ＣＡＤ）
における回路図入力ツール（一般に回路図エディタと呼
ぶ）に係り、特に階層設計時において階層シンボルを自
動的に作成することができる回路図エディタに関するも
のである。

電子回路は装置の多機能化、複雑化に伴って大規模なも
のとなる傾向にあって、これに伴って回路設計は回路の
機能ブロックを積み上げて回路構成を行う階層設計の手
法が一般化しつつあり、特に大規模なＬＳＩの設計には
階層設計が不可欠になっている。

回路設計を支援するＣＡＤの回路図エディタにおいても
階層設計を行うことができるが、この際下位階層回路を
引用するための階層シンボルを自動作成できることが要
望される。

〔従来の技術〕

第４図は階層設計と階層シンボルとの関係を説明するも
のであって、（ａ）は上位回路データを示しくｂｌは下
位回路データを示している。（ａｌに示す上位回路にお
ける階層シンボルＢＬＯＣＫＩは（ｂｌに示された下位
回路をシンボル化したものであり、そのピン名は（′ｂ
）に示す下位回路の各外部端子に対応している。

従来の回路図エディタにおいて、階層設計を行う場合に
不可欠な下位階層回路を引用するための階層シンボルは
、回路図エディタとは別のエディタ（シンボルエディタ
）を使用して回路設計者が作成するか、または同一のエ
ディタを使用する場合でも回路設計者自身がシンボル形
状およびピン情報を入力して作成しなければならなかっ
た。

Ｃ発明が解決しようとする課題〕 従来の回路図エディタにおいては、シンボルエディタを
用いて階層シンボルを作成する場合も、回路図エディタ
を用いて作成する場合も、エディタの操作者（主に回路
設計者）がシンボル形状、ピン名、ピン位置、ピン属性
等を入力しなければならない。そのため ■　階層シンボル作成が煩わしい。

■　必要なデータを誤入力する可能性があり、下位回路
との整合性のチエツクを行わなければならない。

等の問題がある。

さらに回路データと階層シンボルデータとが独立してい
るため、下位回路を変更したことによって階層シンボル
が影響を受ける場合にも階層シボルはそのままとなるた
め、 ■　設計の途中で上位回路と下位回路との整合がとれな
くなる可能性がある。一般にこのようなミスは論理シミ
ュレーションのため等によって階層を展開する際に発見
される場合が多く、ミスの発見が遅れ手戻りが大きくな
るという問題がある。

本発明はこのような従来技術の問題点を解決しようとす
るものであって、下位回路を入力しまたは修正した際に
自動的に階層シンボルを作成することによって階層シン
ボル作成の煩わしさと入力ミスをなくし、また既に作成
された回路を修正した場合にも階層シンボルへのフィー
ドバックが自動的に行われるようにした回路図エディタ
を提供することを目的としている。

〔課題を解決するための手段〕

本発明の回路図エディタは第１図の実施例に示されるよ
うに、計算機による回路設計支援システムの回路図エデ
ィタにおいて、階層シンボル自動作成処理手段２５と、
シンボル編集処理手段２３とを備えて、階層回路編集時
階層シンボルを自動的に作成するものである。

階層シンボル自動作成処理手段２５は、回路情報から下
位回路の外部入出力端子に関する名称、入出力属性等の
データを収集し、入出力属性に対応して左右に区分した
端子数に応じて階層シンボルの形状を決定するとともに
、各外部端子名に対応するピン名を昇順にソートして該
シンボル上に配置することによって該下位回路を示す階
層シンボルを作成するものである。

シンボル編集処理手段２３は、作成された階層シンボル
または既に作成された回路における階層シンボルを外部
入力に応じて修正するものである。

本発明の回路図エディタはさらに階層シンボル自動作成
処理手段２５が、階層の下位回路における外部入出力端
子に接続された各回路素子からの入出力電流の合計値に
よって階１層シンボルにおける各ピンの入出力電流を示
す階層シンボルピン情報を作成するものである。

〔作　用〕

本発明において階層シンボルを作成するために下位回路
の回路情報から取り出される回路データと、これに対応
する階層シンボルのデータとは第５図に示されるような
ものである。

階層シンボル作成時にはこのような回路データを使用し
て、まず入力外部端子および入出力外部端子、または出
力外部端子のうち数の多い方に合せて、ピンを所定の間
隔で配置できるように階層シンボルの縦方向の大きさを
決定する。また横方向の大きさを予め定められた値にす
る。

次に外部端子の端子名を階層シンボルのピン名としてそ
れぞれ与え、入力、入出力、出力の各群のピンごとにピ
ン名称をアルファベットおよび数字の昇順にソートする
。そしてシンボル上において入力ピンと入出力ピンは左
側に出力ピンは右側に、ソートされた順に上から順次配
置する。

第６図は回路と階層シンボルとの関係を例示したもので
あって、ｆａ）は回路データを示し、図示のような各回
路素子に対し、外部端子として左側に配置された入力・
入出力端子と、右側に配置された出力端子とを有するこ
とが示されている。（ｂｌは階層シンボルを示し、ピン
間隔、Ｘ方向およびＹ方向の大きさ（Ｘ−３Ｉ　ＺＥ、
　Ｙ−３Ｉ　ＺＥ）とピン名表示位置、およびシンボル
名・固有名の表示位置等は外部パラメータに応じて設定
される。

またピンの配置は入力・入出力端子は左列、出力端子は
右列とし、左列は入力端子、入出力端子の順で外部端子
名の昇順に配列し、右列も同様に外部端子名の昇順に配
列する。

このようにして求められた階層シンボルはデータベース
に格納される。

さらに回路情報を調べ、各外部端子についてそれに接続
された各回路素子からの入出力電流の合計値を求めて、
これをその外部端子に対応するピンについての階層シン
ボルピン情報としてデータベースに格納する。階層シン
ボルピン情報は階層シンボルを上位回路で引用した場合
に、回路のファンアウト等のチエツクを行う際に利用さ
れる。

また既に作成ずみの回路をデータベースがら取り出して
修正を行う場合には、階層シンボルの変更が最小となる
ように自動修正を行う。これは作成済みの回路の場合、
その回路の階層シンボルが上位回路において既に引用さ
れている可能性があり、このような場合階層シンボルを
大幅に変更すると、これを引用している上位回路におけ
る修正の手間が増加するためである。

階層シンボルの変更が最小になる自動修正のやり方とし
ては、外部端子が減少した場合にはこれに対応するピン
だけが除去されて、他のピンには変更を生じないように
すればよく、逆に外部端子が増加した場合にはこれに対
応して増加したピンの数だけシンボルの形状を伸ばして
その部分に増加したピンを配置し、他のピンは変更を加
えないようにする。

第７図は回路変更に伴う階層シンボルの修正を例示した
ものであって、第６図に示された回路データに比べてｆ
ａ）は外部端子減少の場合を示し、ｆｂ）は外部端子増
加の場合を示している。

第７図（ａ）においては、（１）に示す回路データにお
いて第６図の場合と比較して外部端子Ｄ２゜Ｄ３が除去
されているので、（２）に示す階層シンボルにおいて外
形をそのままとして、ピンＤ２゜Ｄ３のみが除去されて
いる。

また第７図ｆｂｌにおいては、（１）に示す回路データ
において第６図の場合と比較して左列の外部端子Ｄ４．
Ｄ５が追加されているので、（２）に示す階層シンボル
において、外形を伸ばしてピンＤ４．Ｄ５を最上部に追
加している。

〔実施例〕

第１図は本発明の回路図エディタの一実施例の構成を示
す図である。１０はグラフィックデイスプレィであって
、回路図を表示し、また操作者が所要のデータ入力を行
うことができる。２０は回路図エディタ、３０は回路情
報を格納するデータベースである。

グラフィックデイスプレィ１０からのデータ入力はマン
マシンインタフェース（ＭＭ■）２１を経て、回路情報
編集処理部２２およびシンボル編集処理部２３との間の
インタフェースをとらえる。

回路情報編集処理部２２においては、回路情報を蓄積す
る内部テーブル２４の情報を用いて、回路素子および信
号線の入力、削除等の処理を行って内部テーブル２４を
修正する。階層シンボル自動作成処理部２５は内部テー
ブル２４および階層シンボルの情報を蓄積する内部テー
ブル２６の情報を用いて自動的に階層シンボルを作成し
、作成された情報を用いて内部テーブル２６を修正する
。

さらにシンボル編集処理部２３はマンマシンインタフェ
ース２１を経て入力されたデータを用いて内部テーブル
２６における階層シンボルの情報を修正する。この際内
部テーブル２４および２６に予めセットされている情報
はファイル１０部２７を経て回路データベース３０から
読み出したものであり、内部テーブル２４および２６に
対する情報の入力・修正が終了したとき、それらの情報
はファイル１０部２７を経て回路データベース３０に格
納される。

第２図は第１図に示された実施例における処理を示すフ
ローチャートである。

回路情報の編集処理時、まず初めての編集が否かをみて
（ステップＳ１）、初めての編集のときは下位回路の入
力・入出力・出力の外部端子数を数え（ステップＳ２）
、入力外部端子数十入出力外部端子数と出力外部端子数
とで大きい方の端子数によってシンボル形状の縦方向の
サイズを決定する（ステップＳ３）。次に外部端子を入
出力属性ごとに端子名によってソートして、アルファベ
ント、数字の昇順に配列を決定し、（ステップＳ４）、
シンボルピンを外部端子と同じ名称にしてソートして決
定した順に配置する。この際入力・入出力ピンは左側に
、出力ピンは右側に配置する（ステップＳ５）。そして
各種名称の表示位置をシンボルの形状から決定し、定義
する（ステップＳ６）。さらに外部端子に接続する回路
素子からの入出力電流値を合計して、シンボルの各ピン
の入出力電流として定義する（ステップ３７）、その後
シンボル編集を行うときは、階層シンボル編集処理を行
って（ステップＳ８，３９）終了する。

一方、既に編集された回路の場合は、既に定義されてい
る階層シンボルのピン数とその回路の外部を端子数とを
比較して（ステップＳＩＯ，）、等しければステップＳ
７の処理に移行する（ステップ５１１）。等しくないと
きは外部端子数がピン数より多いか否かをみて（ステッ
プ３１２）、多かったときは増加した外部端子数分シン
ボルの縦方向形状を伸ばしくステップ５１３）、増加し
た外部端子についてだけソートしてシンボルの形状を伸
ばした部分に配置したのちステップＳ７へ移行する（ス
テップ５１４）。また外部端子数がピン数より少ないと
きは、減少した外部端子に相当する数のピンをシンボル
から削除してステップＳ７へ移行する（ステップ５１５
）。

第３図は本発明の一実施例のシステム構成を示したもの
である。３１は全体を制御する中央処理装置（ＣＰＵ）
であって、バス３２を介して各部と接続される。３３は
メモリであって各処理プログラムおよびデータ格納され
るものであり、第１図に示された回路図エディタもこの
メモリートに構築される。３４は二次記憶装置であって
、回路データ等を格納する。３５は命令を外部から入力
するためのキーボード、３６は回路素子や信号線等に対
する座標入力を行うための座標入力装置、３７は回路図
を可視的に表示するグラフィックデイスプレィである。

〔発明の効果〕

以上説明したように本発明の回路図エディタによれば、
下位回路から階層シンボルを自動作成することができる
ので、前述の課題をすべて解決することができる。

■　階層シンボルが自動作成されるのでその作成の手間
が不要となり、階層シンボル作成の煩わしさが除去され
る。

■　階層シンボルが自動作成されるので、データの誤入
力に基づくトラブルから解放される。

■　階層シンボルが自動作成されるので回路と階層シン
ボルは必ず一致し、上位回路と下位回路との整合性がよ
（なる。

従って本発明によれば、回路設計支援システムによる階
層回路設計時の生産性・信頼性を向上することができる
。

【図面の簡単な説明】

第１図は本発明の回路図エディタの一実施例の構成を示
す図、 第２図は第１図に示された実施例における処理を示すフ
ローチャート、 第３図は本発明の一実施例のシステム構成を示す図、 第４図は階層設計と階層シンボルとの関係を説明する図
、 第５図は下位回路情報から取り出すデータと対応する階
層シンボルのデータとを示す図、第６図は回路と階層シ
ンボルとの関係を示す図、第７図は回路変更に伴う階層
シンボルの修正を示す図である。 １０・・・グラフィックデイスプレィ ２０・・・回路図エディタ ３０・・・回路データベース ２２・・・回路情報編集処理部 ２３・・・シンボル編集処理部 ２５・・・階層シンボル自動作成処理部上位回路データ 特許出願人　富　士　通　株式会社 代理人　弁理士　玉　蟲　久五部 （外１名） （ｂｌ １階層設計と階層／ンボルとの関係を説明する図画　　
４　　図

Claims (2)

【特許請求の範囲】
1. （１）計算機による回路設計支援システムの回路図エデ
   ィタにおいて、 回路情報から下位回路の外部入出力端子に関する名称、
   入出力属性等のデータを収集し、入出力属性に対応して
   左右に区分した端子数に応じて階層シンボルの形状を決
   定するとともに、各外部端子名に対応するピン名を昇順
   にソートして該シンボル上に配置することによつて該下
   位回路を示す階層シンボルを作成する階層シンボル自動
   作成処理手段（２５）と、 該作成された階層シンボルまたは既に作成された回路に
   おける階層シンボルも外部入力に応じて修正するシンボ
   ル編集処理手段（２３）とを備え、階層回路編集時階層
   シンボルを自動的に作成することを特徴とする回路図エ
   ディタ。
2. （２）前記階層シンボル自動作成処理手段（２５）が、
   さらに階層の下位回路における外部入出力端子に接続さ
   れた各回路素子からの入出力電流の合計値によつて該階
   層シンボルにおける各ピンの入出力電流を示す階層シン
   ボルピン情報を作成することを特徴とする請求項第１項
   記載の回路図エディタ。