JPH0225924A

JPH0225924A - 浮動小数点演算処理装置

Info

Publication number: JPH0225924A
Application number: JP63174872A
Authority: JP
Inventors: Akira Katsuno; 昭勝野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-07-15
Filing date: 1988-07-15
Publication date: 1990-01-29
Anticipated expiration: 2012-08-25
Also published as: JP2645422B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕浮動小数点演算処理装置、特に、開平を行う演算回路に
関し、簡単な回路の改良で開平演算の反復演算を高速化し、開
平演算処理の高速化を実現することを目的とし、整数乗算器、右シフト回路、および丸め回路を用いて、
２つの乗算すべき２進数の仮数部の乗算値が得られる浮
動小数点演算処理装置であって、前記右シフト回路と丸
め回路の間に、ビット反転回路およびマルチプレクサを
設け、開平演算の一部の演算時のみ、該ビット反転回路
の出力が該マルチプレクサを介して該丸め回路へ供給さ
れ、最小桁に「１」を加算され、１ビット右シフトされ
、前記演算以外の時は、該右シフト回路の出力が該マル
チプレクサを介して該丸め回路へ供給されるように構成
される。

〔産業上の利用分野〕本発明は、浮動小数点演算処理装置に関し、特に、浮動
小数点表記法の数値について開平を行う演算回路に関す
る。浮動小数点演算は、整数（固定小数点）演算と比べ
、ダイナミックレンジが広く精度も高いので、最近では
各種の高度な演算要求を満たすものが求められる傾向に
ある。なかでも、開平に関する高速処理が重要になって
きている。

〔従来の技術〕

一般に開平の方式として、浮動小数点に限らず、収束法
（例えば、ニュートン・ラブラン法）を用いる方法が知
られている。数値Ｂの平方根を求めるために、まず１／
、／’Ｔを求め、それにＢを乗じて、１を求める。この
１／、／′Ｔの計算をニュートン・ラプソン法による収
束計算によって求める場合、収束までに要する繰り返し
回数は逆数の初期値が真の値に近いほど少なくなる。

現在発表されている浮動小数点演算処理装置では、ニュ
ートン・ラブラン法を用いて開平を行っているものが多
い。ニュートン・ラプソン法では逆数の初期値をある精
度内で与えれば、３〜４回程度の収束計算で収束値が求
められる。従ってニュートン・ラプソン法による開平は
高速処理が可能である。

ニュートン・ラブラン法を用いた開平について説明する
。開平を実行するには、まず逆関数を求める。例えば、
Ｃ−７７は、ｃ　＝　Ｂ　（１／、／’Ｔ）という逆数
の形で表現できる。ニュートン・ラプソン法を用いて逆
関数の反復表現を求めると次式％式％ここに、ｉ＝０の場合のＸｏは最初のｆ丁の逆数の近似
値で、Ｘ、は１番目の近似値である。符号＊は乗算の記
号である。初期値Ｘ０が不等式Ｏ〈Ｘｏ　＜（丁７丁の
条件を満たす時、演算は終了する。初期値を得る代表的
な方法はＢの上位１ｏビット程度をルックアップテーブ
ル（ＲＯＭ等が用いられる）のポインタとして用い、Ｒ
ＯＭはＢの値が示すアドレスの内容を初期値として出力
する。

出力ビット数は入力ビット数とほぼ同じ場合が普通であ
る。一般に、浮動小数点の開平の場合、指数部と仮数部
の逆数を別々のルックアップテーブルから求める。

第４図に従来の浮動小数点演算処理装置（乗算器）を示
す。２つの入力（入力１および入力２）から入力される
浮動小数点数を（−１）ｓ′″２　Ｅｘ−ｂｉａｓ（１
，Ｆ　ａ　）と（−１＞　”　２　Ｅトｂ！”　（１，
Ｆ　ｂ　）とする。この浮動小数点乗算器は正規化数の
み扱う。

それぞれの仮数部（１，Ｆ　ａ　）と（１，Ｆ　ｂ　）
　　は整数（固定小数点）乗算器によって（１，Ｆａ）
ｘ（１，Ｆｂ）が実行される。この結果は、ｌ、ｘｘｘ
ｘ・・・、またはｌｘ、ｘｘｘｘ・・・となる。ｌ、　
ｘ　ｘ　ｘＸ・・・の場合は既に正規化されている。ｌ
ｘ、ｘｘｘｘ・・・の場合は正規化処理が必要である。

すなわち、右シフト回路５で１ビット右シフトを実行す
る。この時、指数部を＋ｌする必要がある。

次に正規化された数値を出力データ形式に合わせるため
丸め処理を行う。丸め回路６におけるうランド回路１２
で、出力データ形式におけるＬＳＢ（最小桁）以下の桁
を切り捨てると共に、丸めモードに従いＬＳＢにｒＬＪ
を加えるかどうかを決定する。そして、ＬＳＢに「１」
を加える操作は積算器（インクリメンタ）１１によって
実行される。この時、データがすべてｒｌＪであればオ
ーバフローが発生する。この場合は、右シフト回路１３
によってｌビット右シフトされ、最終的な出力は正規化
数となる。

指数部の演算について説明する。指数部の演算は図にお
ける縦の鎖線の左側部分で行われる。１段目の加算器２
１ではＥａ＋Ｅｂが実行され、２段目の加算器２２では
、その結果に−ｂｉａｓを加える。従って、この２つの
加算器によって、Ｅａ　＋Ｅｂ−ｂｉａｓの計算が行わ
れる。３段目の積算器２３では、正規化処理によるオー
バフローの補正が必要な時、＋１加算が行われる。さら
に４段目の積算器２４では、丸め処理によるオーバフロ
ー補正のために＋１加算が前もって行われ、オーバフロ
ー信号Ｖによりマルチプレクサ（ＭＩＩＸ）　　２５で
そのいずれかが選択される。符号の計算は、３ａとｓｂ
の排他的論理和によって実行される。

第４図に示したような従来の浮動小数点乗算器では、２
−ＢＸ、の計算をすることができず、２−ＢＸ、の計算
を行うためには、従来の浮動小数点乗算器を用いる場合
、他に加算器を必要とする。

〔発明が解決しようとする課題〕

前述のように、Ｘｉ、ｌ　＝１／２＊Ｘｉ　　（３−ＢＸ、りの反復計
算は、乗算：Ｂ＊Ｘ７　　（以下＝Ａとする）乗算：Ａ＊Ｘｉ減算：　３−　（Ａ＊Ｘｉ　）乗算：　Ｘｉ　＊　（３−（Ａ＊Ｘｉ　））乗算：　１
／２＊　（ｘｉ　＊（３−（Ａ＊Ｘ、）））の５つの算
術演算が必要であり、全体の演算処理時間が長く、高速
化要求に添い難いという問題点があった。

本発明の目的は、浮動小数点演算処理装置における簡単
な改良で上記反復計算を高度化し、開平演算処理の高速
化を実現することにある。

〔課題を解決するための手段〕

本発明においては、第１図に例示されるように、２つの
乗算すべき２進数の仮数部を整数（固定小数点）乗算器
２０により乗算し、該乗算値を最上位ビットの値に対応
して１ビット右シフトする右シフト回路５を経て、丸め
回路６に供給し、該丸め回路６の出力に乗算された２進
数の仮数部が得られる浮動小数点演算処理装置に、さら
にビット反転回路７およびマルチプレクサ８を設ける。

該ビット反転回路７とマルチプレクサ８は前記右シフト
回路５と丸め回路６の間に設けられ、該ビット反転回路
７は小数点より上の桁に２進数「ｌＯ」を設定し、小数
点より下の桁を反転する。マルチプレクサ８は開平演算
における一部の演算時のみ該ビット反転回路７の出力を
該丸め回路６へ供給する。そして、該ビット反転回路７
の出力は該丸め回路において最小桁に「１」が加算され
、１ビット右にシフトされる。前記演算以外の時は、該
右シフト回路５の出力が該マルチプレクサ８を介して該
丸め回路６へ直接供給される。

本発明の他の形態においては、第１図と第２図を用いて
例示されるように、２つの乗算すべき２進数の仮数部を
整数（固定小数点）乗算器２０により乗算し、該乗算値
を最上位ビットの値に対応して１ビット右シフトする右
シフト回路５を経て、丸め回路３６に供給し、該丸め回
路３６の出力に乗算された２進数の仮数部が得られる浮
動小数点演算処理装置に、さらにビット反転回路３７お
よびマルチプレクサ８を設ける。該ビット反転回路３７
とマルチプレクサ８は前記右シフト回路５と丸め回路３
６の間に設けられ、該ビット反転回路３７は入力された
数値を反転する。マルチプレクサ８は開平演算における
一部の演算時のみ該ビット反転回路３７の出力を該丸め
回路３６へ供給する。そして、該ビット反転回路３７の
出力は該丸め回路において最小桁に「１」が加算され、
１ビット右シフトされ最上位桁に「１」が設定される。

前記演算以外の時は該右シフト回路５の出力が該マルチ
プレクサ８を介して該丸め回路３６へ直接供給される。

〔作　用〕

前述の装置を用いれば、浮動小数点乗算を行う演算処理
装置において、ビット反転回路７または３７とマルチプ
レクサ８を追加するのみで、１／２＊　　（ｉＡＸ、）
（ただし、０＜ＡＸｉ　≦１）の２進計算を、浮動小数
点乗算の可能な演算処理装置を用いて１ステツプで実行
可能となり、開平演算に必要な反復計算を高速化できる
。

〔実施例〕

実施例の説明に先立って、まず、本発明の詳細な説明す
る。

ＩＥＩＥＥ規格の浮動小数点データ・フォーマントによ
る、正規化数（１≦Ｂ〈２）の開平の仮数部の演算につ
いて説明する。Ｃを開平値とすると、Ｃ−５−Ｂ（１／
、／”Ｔ）。

１、＃Ｈの近似値Ｘ　１　＋　１　は、Ｘｉ、＋＝１／
２＊Ｘｉ　（３−ＢＸｉ”　）と表現できる。ただし、
Ｏ＜Ｘｏ＜ｆ丁７丁、Ｂ〉０゜ここで、初期値Ｘ０をルックアップテーブル（ＲＯＭ）
により０　＜　Ｘ　ｏ≦ｆＴ７Ｎの範囲にすると、Ｑ＜
ＡＸｏ　≦１　（ただし、Ａ＝ＢＸＯ）故に、２≦（３
ＡＸｏ　）　＜　３故に、１≦１／２＊　（３−ＡＸＯ）＜３／２となり、
１／２＊　（３−ＡＸｉ）も正規化数になる。従って、
一般に１／２＊　（３−ＡＸ、）は正規化数になる。次
に１／２ｋ　（３−ＡＸ、）の計算を考える。０＜ＡＸ
、≦１よりＡＸ、の小数点以下のビット反転をＡＸ、と
すると、（３−ＡＸ、）ｄ　＝　（１０，ＡＸ、　＋Ｌ
ＳＢ　（１））ｂと変換できる。

ここに、ＬＳＢ（１）　：　ＬＳＢ（最小桁）に１を加
算、（）ｄ：１０進、（）ｂ：２進を意味する。

さらに求められた（１０．　　ＡＸｉ　　＋ＬＳＢ　（
１））ｂを。

１ビット右にシフトすることによって、ニヱートン・ラ
ブフン法を用いた開平に必要な１／２＊（３−ＡＸｉ　
）　、ここに、（０＜ＡＸｉ　≦１）の計算を実行でき
る。以上のようにすると、前述の５回の反復計算は下記
のように簡略される。

乗算：Ｂ＊ＸＨ１これを＝Ａとする本発明による演算：　１／２’ｌ’　（３−Ａ＊Ｘ、）
乗算：Ｘ□　＊　（１／２＊　（３−Ａ＊Ｘ、））この
ように３つの算術演算だけで実行できる。

本発明の一実施例としての浮動小数点演算処理装置の回
路図が第１図に示される。この装置は第１図中央鎖線に
よって左右に分けられ、左側は指数部についての演算が
加算器２１および２２、積算！（インクリメンタ）２３
および２４、およびマルチブクサ２５を用いて行われる
。この指数演算部分については従来の演算処理装置と同
じであるので、説明を省略する。また符号決定回路も従
来型のものと同様である。

第１図の中央鎖線の右側に仮数部の演算回路が示される
。乗算されるべき２つの入力（入力１および入力２）の
仮数部は、整数（固定小数点）乗算器により、破線のブ
ロックで示されるようなデータとして出力される。最上
位桁Ｖは指数部演算における積算器２３へ供給されると
共に右シフト回路５を１ビットシフトさせる。加算器４
の出力は右シフト回路５に供給される。右シフト回路５
の出力は本発明により新たに設けられた、ビット反転回
路７およびマルチプレクサ８に供給される。

ビット反転回路７は入力されたデータについて、小数点
より下位桁のビットは反転し、上位のビットは「１０」
とした数値、すなわち、ｒｌＯ，ｘｘｘ・・・」というデータを出力する。

以下に１／２＊　（３−Ａ＊Ｘ、）の計算について説明
する。、加算器４からの出力ＡＸ、は０〈ＡＸ、≦１で
あるため、オーバフロービットＶは０である。右シフト
回路５通過後のデータは１．００００．、、ＯまたはＱ
、ｘｘｘｘ、、、である。これらがビット反転回路７に
よって１．００００、、、は１０．１１１１．、．０゜
ｘｘｘは１０、ｘｘｘｘ、、、となる。ここにＸはＸの
反転値である。開平演算における一部の演算の時、すな
わち１／２１　（３−Ａ＊Ｘ、）の演算の時に与えられ
る制御信号（開平）によってマルチプレクサ８はビット
反転回路７からの出力を選択し、開平信号のない時は右
シフト回路５の出力を丸め回路６の一要素である積算器
（インクリメンタ）１１へ供給する。開平制御信号の与
えられている時はさらに積算器１１においてＬＳＢに「
１」が加えられる。積算器１１の出力は他の１つの右シ
フト回路１３を介して仮数部出力を出力する。丸め回路
６は積算器１１１右シフト回路１３およびラウンド回路
１２を具備し、丸めモードにおいて、マルチプレクサ８
の出力を受は出力を積算器１１に供給し、演算出力の丸
めを行う。

積算器１１において最上位桁■が１１」の時は指数部マ
ルチプレクサ２５に信号を送り、積算器２３からの出力
を選択し、右シフト回路１３で１ビット右シフトを行う
。開平制御の時はオーバフロービットが（すなわち２′
の桁）が「１」であるから１ビット右シフトされる。

従って、上述の積算器１１の出力迄で、３−Ａ＊Ｘ、の
演算が行われ、右シフト回路１３によって１／２倍され
、結局１　／　２　＊　（３−Ａ　Ｘ　ｉ　）の演算が
１ステツプで行われる（ここに０＜ＡＸｉ≦１）。

前記実施例の変形例を第２図および第３図を用いて説明
する。第２図には変形例の部分回路図が示される。すな
わち仮数部演算回路における右シフト回路５以下の回路
図が示される。このほかの回路は第１図の回路と同様で
ある。

この回路においてはビット反転回路７の代りにビット反
転回路３７が用いられる。ビット反転回路７においては
小数点より下位桁のビットは反転され、上位のビットは
「１０」が設定されるが、ビット反転回路３７では、上
位ビットの「ＩＯ」の設定は行わない。また、右シフト
回路１３の代りに変形例では右シフト回路３３が用いら
れる。

右シフト回路３３の詳細は第３図に示される。この回路
は制御信号Ｓが「１」であれば各マルチプレクサ４１の
左側の入力が選択され、ｒＯＪであれば右側の入力が選
択される。制御信号Ｓが「１」の時、最上位桁（ＭＳＢ
）の入力は「１」が設定されている。制御信号Ｓは開平
演算における１／２＊　（３−Ａ＊Ｘ、）［ただしＯ＜
ＡＸ、≦１］を行う時にｒｌＪとなるよう制御されてい
る。制御信号Ｓと右シフト回路３３の動作によってビッ
ト反転回路７における「１０」の設定の省略を可能とし
ている。

〔発明の効果〕

本発明によれば、浮動小数点演算処理装置における簡単
な回路の追加で、開平計算に必要な反復計算を高速化し
、開平演算処理の高速化を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例としての浮動小数点演算処理
装置の回路図、第２図は第１図の実施例の変形を示す部分回路図、第３図は第２図の丸め回路における右シフト回路を示す
回路図、および第４図は従来例の浮動小数点演算処理装置の回路図であ
る。図において、５・・・右シフト回路、７・・・ビット反転回路、１１・・・積算器、１３・・・右シフト回路、２１　、２２・・・加算器、２３　、２４・・・積算器、３３・・・右シフト回路、３７・・・ビット反転回路、である。・・・丸め回路、・・・マルチプレクサ、２・・・ラウンド回路、０・・・整数乗算器、２５・・・マルチプレクサ、３６・・・丸め回路、４１・・・マルチプレクサ、

Claims

【特許請求の範囲】１、２つの乗算すべき２進数の仮数部を固定小数点乗算
器である整数乗算器（２０）により乗算し、該乗算値を
最上位ビットの値に対応して１ビット右シフトする右シ
フト回路（５）を経て、丸め回路（６）に供給し、該丸
め回路（６）の出力に乗算された２進数の仮数部が得ら
れる浮動小数点演算処理装置であって、前記右シフト回路（５）と丸め回路（６）の間に小数点
より上の桁に２進数「１０」を設定し、小数点より下の
桁を反転するビット反転回路（７）およびマルチプレク
サ（８）を設け、開平演算における一部の演算時のみ、
該ビット反転回路（７）の出力が該マルチプレクサ（８
）を介して該丸め回路（６）へ供給され、最小桁に「１
」が加算され、１ビット右シフトされ、前記演算以外の
時は、該右シフト回路（５）の出力が該マルチプレクサ
（８）を介して該丸め回路（６）へ供給されるようにし
た浮動小数点演算処理装置。２、２つの乗算すべき２進数の仮数部を固定小数点乗算
器である整数乗算器（２０）により乗算し、該乗算値を
最上位ビットの値に対応して１ビット右シフトする右シ
フト回路（５）を経て、丸め回路（３６）に供給し、該
丸め回路（３６）の出力に乗算された２進数の仮数部が
得られる浮動小数点演算処理装置であって、前記右シフト回路（５）と丸め回路（３６）の間に、印
加された数値を反転するビット反転回路（３７）および
マルチプレクサ（８）を設け、開平演算における一部の
演算時のみ、該ビット反転回路（３７）の出力が該マル
チプレクサ（８）を介して丸め回路（３６）へ供給され
、最小桁に「１」が加算され、１ビット右シフトされ最
上位桁に「１」が設定され、前記演算以外の時は、該右
シフト回路（５）の出力が該マルチプレクサ（８）を介
して該丸め回路（３６）へ供給されるようにした浮動小
数点演算処理装置。