JP4938944B2 - エレベータの情報伝送制御装置 - Google Patents
エレベータの情報伝送制御装置 Download PDFInfo
- Publication number
- JP4938944B2 JP4938944B2 JP2001276936A JP2001276936A JP4938944B2 JP 4938944 B2 JP4938944 B2 JP 4938944B2 JP 2001276936 A JP2001276936 A JP 2001276936A JP 2001276936 A JP2001276936 A JP 2001276936A JP 4938944 B2 JP4938944 B2 JP 4938944B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- input
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Indicating And Signalling Devices For Elevators (AREA)
- Elevator Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はエレベータの情報伝送制御装置に関し、特にマスタ局とスレーブ局の間で情報をサイクリックに交換する情報伝送制御装置に関するものである。
【０００２】
【従来の技術】
従来、エレベータ制御システム内でサイクリックに制御情報の伝送を行う情報伝送制御装置において、マスタ局からアドレス情報を送り、そのアドレスに対応したスレーブ局がデータ入出力に応答し、アドレス情報を正しく受信することができた場合に読み出しデータ伝送応答やデータ書き込み処理を行うようにしている。これを行わせるのに、マイクロコンピュータを使用し、自局向けの伝送が行われたかの判断はマイクロコンピュータプログラム中のデータを使用して実施されていた。また、種々の機能を持った伝送局に合わせて、専用のプログラムを作成し、したがって伝送局の種類毎にプログラムを管理し、メンテナンスを行う必要があった。
【０００３】
【発明が解決しようとする課題】
マイクロコンピュータを使用したシステムにおいて、ある一定以上の応答性能を得ようとする場合には、性能の高い高価なマイクロコンピュータを使用する必要がある。システム価格を抑えるために安価なマイクロコンピュータを用いた場合は、応答性能等が悪化し、システムの規模・機能などに制約が生じてしまっていた。
【０００４】
また従来のシステムでは、自局に対して応答可能エリアの判断を行うためのデータがマイクロコンピュータのプログラム中に含まれてしまい、エリア内容を変更する場合は、プログラムデータの中から変更箇所を見つけ出して修正し対応する必要があった。さらに伝送局の種別毎にプログラムを作成する必要があり、数多くのプログラムを管理する必要があった。
【０００５】
本発明は、従来のこのような点を考慮してなされたもので、安価で応答速度を早くすることができるエレベータの情報伝送制御装置を提供することを目的とする。
【０００６】
さらに本発明は、アドレスデータの変更が容易なエレベータの情報伝送制御装置を提供することを目的とする。
【０００７】
さらにまた本発明は、多くの種類の伝送局に対応することが可能なエレベータの情報伝送制御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明のエレベータの情報伝送制御装置は、
エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記テーブル変更手段は前記ＲＯＭ素子中の前記伝送制御設定テーブルを、マスタ局からの伝送内容に従って変更することにより前記伝送処理内容を変更し、
さらに、他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とする。
【０００９】
請求項２に係る発明のエレベータの情報伝送制御装置は、
エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記ＲＯＭ素子の内容中に、伝送制御情報のほかに入出力動作設定情報を持ち、前記テーブル変更手段は前記入出力動作設定情報を変更することにより入出力処理動作を変更し、
他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とする。
【００１８】
【発明の実施の形態】
（実施の形態の構成）
＜図１：エレベータ情報伝送制御システム構成図＞
図１は本発明によるエレベータの情報伝送制御装置の全体構成を示す構成図である。
【００１９】
マスタコントローラ１は各エレベータかご毎にシステム制御・かご動作制御を行い、伝送ライン５を介してエレベータホールでのスイッチ入力および表示出力を行うホールコントローラ３、およびエレベータかご内部のスイッチ入力および表示出力を行うかごコントローラ４と接続されている。マスタコントローラ１は伝送マスタとして動作し、ホールコントローラ３およびかごコントローラ４はローカル局ないし伝送スレーブとして動作する。各ホールのホールコントローラ３は、各ホールコントローラ共通の入出力信号７を介して互いに接続し合い、入出力信号が共通に使用される。各エレベータの伝送ライン５相互間に情報転送コントローラ６が接続されている。
【００２０】
以下に、マスタコントローラ１、ホールコントローラ３、かごコントローラ４、および情報転送コントローラ６の内部構成を説明するが、それぞれの内部構成はハードウェア的に類似しており、同一もしくは類似の機能を持つ回路要素には同一符号を付して説明する。
【００２１】
＜図２：マスタコントローラ構成図＞
図２はマスタコントローラ１の内部構成図である。
【００２２】
ホストＣＰＵ１１によってかご動作制御・伝送データ内容の作成などを行い、ローカルバス２０を介して伝送制御回路１２と接続され、バス制御信号１５を授受する。伝送制御回路１２は伝送設定データや伝送入出力データ等が蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続されている。ホストＣＰＵ１１から伝送制御回路１２に対しアクセス要求を送出することにより、伝送制御回路１２が共通ＲＡＭ１４との間でデータ入出力を行う。
【００２３】
伝送制御回路１２はＲＳ４８５インタフェース１３を介し伝送ライン５と接続される。伝送制御回路１２はホストＣＰＵ１１から伝送実施指令を受け取ると、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。さらに伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続されており、初期化時にこの設定ＲＯＭ１８から種別データおよび伝送動作設定データを取り出して、それを共通ＲＡＭ１４に保存する。また伝送制御回路１２ではホストＣＰＵ１１からの指令により、共通ＲＡＭ１４に蓄えられた伝送動作設定データを設定ＲＯＭ１８に書き込むことができる。
【００２４】
＜図３：ホールコントローラ構成図＞
図３はホールコントローラ３の内部構成図である。
【００２５】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２および共有ＩＯインタフェース２６と接続されている。伝送制御回路１２は、伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介し伝送ライン５と接続され、さらにＲＯＭ入出力ラシン１９を介して設定ＲＯＭ１８と接続されている。伝送制御回路１２は、初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。
【００２６】
伝送制御回路１２ではマスタコントローラ１から伝送ライン５を介して行われる伝送設定により、共通ＲＡＭ１４に蓄えられた伝送動作設定データ・入出力動作設定データの変更と設定ＲＯＭ１８への書き込みを実施する。またアドレス指定スイッチ２３からのアドレス情報を受け取り、伝送応答アドレスとの比較を行う。共有ＩＯインタフェース２６は他の階床のホールコントローラ３と共有出力信号２４および共有入力信号２５を介して連系される。
【００２７】
＜図４：かごコントローラ構成図＞
図４はかごコントローラ４の内部構成図である。
【００２８】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続され、バス制御信号１５を授受する。伝送制御回路１２は伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続されている。
【００２９】
さらに伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続されている。伝送制御回路１２は初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それらを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行い、また入出力動作設定データ内容に応じてデータの入出力を行う。さらに伝送制御回路１２は装置番号指定スイッチ２８から装置番号情報２７を受け取り、伝送応答アドレスを変化させる。
【００３０】
＜図５：情報転送コントローラ構成図＞
図５は情報転送コントローラ６の内部構成図である。
【００３１】
伝送制御回路１２はローカルバス２０を介して他系の伝送制御回路と相互接続されている。伝送制御回路１２は伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続されている。
【００３２】
さらに伝送制御回路１２はＲＯＭ入出力ライン１９を介して設定ＲＯＭ１８と接続され、初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それらを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。さらに設定ＲＯＭ１８内部に蓄えられた入出力動作設定データを用いて、相互に伝達する情報の転送をローカルバス２０を介して行う。
【００３３】
＜図６：伝送制御回路内部構成図＞
図６は各コントローラで使用される伝送制御回路１２の内部構成図である。
【００３４】
ローカルバス２０はバスインタフェース３１に接続されている。マスタコントローラ１のようにホストＣＰＵ１１と接続されるコントローラの場合は、バスインタフェース３１ではホストＣＰＵ１１からの動作設定内容を内部レジスタに保存する。動作設定は伝送開始、動作モード、タイムアウト時間などについて行われる。また伝送異常発生状態・回数などを内部レジスタに蓄え、ホストＣＰＵ１１からの読み出しを行い得るようにする。動作設定および伝送異常情報は、伝送ＩＦ・バスＩＦ入出力信号３５を介して伝送インタフェース回路３２との間の授受が行われる。他のホストＣＰＵ１１と接続しない構成では、バスインタフェース３１から初期設定完了後定期的にデータ入出力動作を実施する。
【００３５】
伝送制御回路１２は、バスインタフェース３１および伝送インタフェース回路３２のほかに、ＲＡＭインタフェース３３およびＲＯＭインタフェース３４を含んでいる。各コントローラの共通ＲＡＭ１４へのアクセス要求があった場合は、バスインタフェース３１からバスＩＦ・ＲＡＭ入出力信号３６を用いＲＡＭインタフェース３３と接続される。伝送インタフェース回路３２ではバスインタフェース３１からの動作設定信号を伝送ＩＦ・バスＩＦ入出力信号３５を通じて受けとり伝送動作を開始する。この場合、伝送インタフェース回路３２は、ＲＡＭインタフェース３３に対し設定データの読み出し要求を行い、伝送ＩＦ・ＲＡＭ入出力信号３８を介してデータを得る。その結果に基づき伝送ライン送信信号１６の出力および伝送ライン受信信号１７の入力を実施する。ＲＡＭインタフェース３３では伝送ＩＦ・ＲＡＭ入出力信号３８およびバスＩＦ・ＲＡＭ入出力信号３６の２種類の要求を受け取り、そのうちひとつを選択しＲＡＭ入出力ライン２１信号を介して共有ＲＡＭ１４とのデータ入出力を行う。
【００３６】
バスインタフェース回路３１では初期化時にＲＯＭインタフェース３４にＲＯＭ読み出し要求を出しバスＩＦ・ＲＯＭ入出力信号３９を介して機種設定データ、伝送動作設定データ、および入出力動作設定データを読み出し、それらの内容を共通ＲＡＭ１４に転送する。
【００３７】
ホストＣＰＵ１１が接続されているマスタコントローラ１において設定データの変更が生じた場合は、ホストＣＰＵ１１からの要求により、バスインタフェース回路３１はＲＯＭインタフェース３４に対し書き込み要求を出し、設定ＲＯＭ１８に対しての設定データの書き込みを行う。ホールコントローラ３などのように、ホストＣＰＵ１１に接続されないコントローラの場合は、マスタコントローラ１からの伝送データ中に含まれる書き込み指令に従い設定ＲＯＭ１８に対してのデータ書き込みを実施する。装置番号情報２７はバスインタフェース３１および伝送インタフェース回路３２の両方に入力される。
【００３８】
＜図７：伝送インタフェース回路詳細構成図＞
図７は図６における伝送インタフェース回路３２の詳細構成図である。
【００３９】
伝送ＩＦ・バス入出力信号に含まれる動作設定信号をもとに、設定読み込み動作回路６０は、マスタ動作かスレーブ動作かを判定して伝送動作を開始する。いずれの場合もバスインタフェース３１からＲＡＭ読み込みデータ５８信号を取り出し送受信設定データ５６としてデータ送受信制御部４２に取り込む。
【００４０】
マスタコントローラ１で実行されるマスタ動作の場合は、このデータをもとにデータ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込み、これをアドレス送受信データ５７としてＲＡＭインタフェース３３へ送出する。データ送受信制御部４２内の送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する。
【００４１】
次に送信設定内容がデータ送信の場合は、データ入出力動作回路５０が共通ＲＡＭ１４から送信データをＲＡＭ読み込みデータ５８信号として取り出し送信データ５９として送信データ作成回路４５に渡し、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する。
【００４２】
送信設定内容がデータ受信の場合は、送受信制御回路４３では、受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、ライン受信信号１７中の受信データをシリアル／パラレル変換し、シリアル受信データ５４として出力する。これを送受信制御回路４３からの指令によりデータレジスタ４６に書き込む。
【００４３】
データ入出力動作回路５０ではデータ受信が行われると伝送ＩＦ・ＲＡＭ入出力信号３６上にＲＡＭ書き込み要求をセットし、共通ＲＡＭ１４へも保存を実行する。受信実行中はまた異常検出部４４によって読み出しデータのチェックおよび読み出し時間のタイムアウトチェックが行われ、異常発生時の伝送処理打ち切りや異常データの保存処理指令の作成が行われる。
【００４４】
設定読み込み動作回路６０では上記のアドレス送信またはデータ送受信が終わると、アドレスレジスタ４７の値をひとつ増やし、次のアドレスのデータの処理を行う。またアドレス値が設定データ内の終了アドレス値となった場合は、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、伝送動作を続けていく。
【００４５】
ホールコントローラ３、かごコントローラ４、および情報転送コントローラ６の場合は伝送インタフェース回路３２はスレーブ動作を行う。スレーブ動作の場合は、送受信設定データ５６を読み出した後でアドレス受信待ちとなる。読み出したデータがアドレスの場合はアドレスレジスタ４７にアドレス受信データを保存し、アドレス一致検出回路４８に送り送受信設定データのアドレス範囲内であるか否かを判断する。アドレス一致検出回路４８には装置番号情報２７が入力され、ホールコントローラ３の動作の場合は、アドレス一致検出情報として使用される。
【００４６】
（実施の形態の装置の動作）
以下に上述の実施の形態の動作について説明する。
【００４７】
＜伝送動作内容と設定テーブル＞
図８に伝送動作時のタイムチャートを示す。図８のＴ１はマスタトーカ伝送動作を示し、マスタ局からスレーブ局に対して情報を伝送する場合に使用される。マスタ局からまずアドレスを送信し、アドレス送信完了後、続いてデータを送信する。その後スレーブ局からの応答を待つ。スレーブ局ではアドレス受信待ちをし、アドレスが自分に割り当てられている場合は送られてきたデータを受け取り、外部表示手段などに出力する。その後受け取り応答を返す。マスタ局では応答が来ない場合には異常発生としてデータを再送する。
【００４８】
図８のＴ２はマスタリスナ伝送動作を示し、スレーブ局からマスタ局に対して情報を伝送する場合に使用される。マスタ局からアドレスを送信し、送信完了後、スレーブ局では続いてデータの受信待ちをする。スレーブ局ではアドレス受信待ちをし、アドレスが自分に割り当てられている場合は、外部からスイッチデータ入力などを行ってデータを送信する。マスタ局では送られてくるデータを受け取り、データとして保存する。
【００４９】
図９は各コントローラで使用される伝送設定テーブルを示すものである。この伝送設定テーブルはＮｏ．１〜ｎの伝送テーブルを持ち、各テーブルは開始アドレス、終了アドレス、および伝送種別から構成される。伝送種別は「トーカ」、「リスナ」、「設定・同報」、および「テーブル終了」からなる。「設定・同報」設定ではマスタトーカ動作を行わせる。「テーブル終了」設定の場合は伝送動作は実行せず、一定時間経過後に先頭のテーブルから伝送動作を再度実行する。
【００５０】
図１０に各スレーブ動作コントローラで使用される入出力動作設定テーブルを示す。この入出力動作設定テーブルはＮｏ．１〜ｍの設定テーブルを持ち、各テーブルは処理種別、データ種別、およびデータアドレスから構成される。処理種別は「読み出し」、「書き込み」、「アンド処理」、「マクロ処理」、「テーブル終了」などからなる。「読み出し」は処理データアドレスからデータを読み出してきて内部バッファに保存することを示し、「書き込み」は内部バッファのデータを処理データアドレスに書き込むことを示す。「アンド処理」ではデータアドレスからデータを読み出し、内部バッファとのデータとのアンド処理をして結果を内部バッファに返すことを示す。「マクロ処理」ではさらに設定ＲＯＭ１８内部に設定されたマクロ動作テーブルに記載された入出力動作を実行する。「テーブル終了」設定の場合は入出力動作は実行せず、一定時間経過後に先頭のテーブルから入出力動作を再度実行する。データ種別はデータの取り出し、および書き込み先のデータ種別を示し、共通ＲＡＭ１４、設定ＲＯＭ１８、およびローカルバス上２０のデータの種別を示す。
【００５１】
＜マスタコントローラでの伝送動作＞
設定ＲＯＭ１８エリア内の機種指定データがマスタコントローラ１である場合に、マスタコントローラ１の動作を開始する。図１１にマスター局の伝送動作時の動作フローチャートを示し、併せて伝送制御回路１２（図６）および伝送インタフェース回路３２（図７）を参照して信号の流れを説明する。
【００５２】
伝送ＩＦ・ＲＡＭ入出力信号３８上の動作設定信号をもとに、設定読み込み動作回路６０はマスタ動作かスレーブ動作かを判定して伝送動作を開始する。ここで初期化処理が開始され（ステップＳ１）、テーブル読み出し（ステップＳ２）に続いて、それが終了でない限り（ステップＳ３）、まずバスインタフェース３１からＲＡＭ読み込みデータ５８信号を取り出し、送受信設定データ５６として取り込む。設定データ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込みセットし（ステップＳ４）、これをアドレス送受信データ５７とする。送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う（ステップＳ５）。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換し伝送ライン送信信号１６として出力する。ここで異常検出部４４内のデータ送受信時間監視タイマがセットされる（ステップＳ６）。
【００５３】
次に送信か否かを確認し（ステップＳ７）、送信なら、送信設定内容が「マスタトーカ」であると判断してトーカ処理を行う（ステップＳ８）。すなわち、データ入出力動作回路５０が共通ＲＡＭ１４から送信データをＲＡＭ読み込みデータ５８信号として取り出し送信データ５９として送信データ作成回路４５に渡し、併せて送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３を伝送ライン送信信号１６として出力する。
【００５４】
トーカ処理の後、同報でないかをチェックし（ステップＳ９）、同報でなければ応答確認処理をする（ステップＳ１０）。設定読み込み動作回路６０では上記のアドレス送信・データ送受信が終わると、データ送受信タイマ時間経過待ちを行う（ステップＳ１２）。ここで、受信実行中は異常検出部４４で読み出しデータのチェック・読み出し時間のタイムアウトチェックを行い、異常発生時の伝送処理打ち切りや異常データの保存処理指令の作成が行われる。タイムアウト時間はバスインタフェース内部のレジスタに設定でき、システムに応じて変更可能とする。データ受信タイマの動作中にアドレス受信が発生した場合には、伝送種別異常として異常を通知する。これらの異常情報はバスインタフェース回路に送られ、異常種別毎に発生の有無と発生回数がバスインタフェース回路内の異常発生回数カウンタに蓄えられる。ステップＳ９で同報であった場合は、ステップＳ１０を実行することなくステップＳ１２へ飛ぶ。
【００５５】
ステップＳ１２での時間経過後に終了アドレスか否かのアドレスチェックを行い（ステップＳ１３）、終了アドレスでなければ、アドレスレジスタの値をひとつ増やし（ステップＳ１４）、ステップＳ５に戻って次のアドレスのデータの処理を行う。ステップＳ１３において、アドレス値が設定データ内の終了アドレス値になったことが検知された場合はステップＳ２へ戻り、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、ステップＳＳ４以下の伝送動作を続けていく。
【００５６】
ステップＳ７で送信でなかった場合、すなわち送信設定内容が「マスタリスナ」設定の場合は、リスナ処理（ステップＳ１１）を行う。すなわち、送受信制御回路４３で受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、伝送ライン受信信号１７中の受信データをシリアル／パラレル変換しシリアル受信データ５４として取り出す。これを送受信制御回路４３からの指令でデータレジスタ４６に書き込む。データ入出力動作回路５０ではデータ受信が行われると伝送ＩＦ・ＲＡＭ入出力信号３８上にＲＡＭ書き込み要求をセットし共通ＲＡＭ１４への保存を実行する。この後、ステップＳ１２のタイマ終了待ち以下のステップへ進む。
【００５７】
設定テーブルが終了する（ステップＳ２，Ｓ３）と、スキャン時間待ちを実施し（ステップＳ１５）、時間経過後、ステップＳ１に戻って再び先頭のＲＡＭを読み出し次のサイクルの伝送入出力処理を行っていく。
【００５８】
＜スレーブコントローラ伝送動作＞
次に図１２のフローチャートを参照して、スレーブコントローラ（ホールコントローラ３、かごコントローラ４、情報転送コントローラ６）の動作時の伝送動作について説明する。
【００５９】
スレーブ動作の場合は、設定ＲＯＭ１８から既に伝送情報が共通ＲＡＭ１４に転送されているものとして、まず初期化処理を行い（ステップＳ２１）、伝送テーブル読み出しを最初のものからとする。その後、送受信設定データ５６を読み出し（ステップＳ２２）、アドレス受信待ち（ステップＳ２３）となる。読み出したデータがアドレスの場合はアドレスレジスタ４７にアドレス受信データを保存し、アドレス一致検出回路４８に送り送受信設定データのアドレス範囲内であるかを判断する（ステップＳ２４）。範囲内である場合は設定データ種別に応じデータ返答（トーカ）かデータ受信（リスナ）かの判断を行い（ステップＳ２５）、その判断結果に応じてリスナ処理（Ｓ２７）またはトーカ処理（ステップＳ２８）を行う。「マスタリスナ動作」の場合（ステップＳ２７）はデータを共通ＲＡＭ１４から読み出し送信データとしてシリアルデータ送受信回路４１に渡しデータ送信を行う。「マスタトーカ動作」の場合（ステップＳ２８）は受信待ちとなり、データ受信完了後、データを共通ＲＡＭ１４に書き込む。
【００６０】
受け取りアドレスが設定最大値より大きかった場合は次の設定テーブルを読み出す（ステップＳ２６）。テーブルが最終の場合には先頭のテーブルを読み出す。上記テーブル値が示すアドレス値以外にアドレススイッチ情報を入力し、アドレス情報を作成し伝送応答する。
【００６１】
＜ホールコントローラ動作＞
次に図３のホールコントローラ構成図を用いて、ホールコントローラ３の動作について説明する。
【００６２】
ホールコントローラ３の伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８から設定データを取り出して共通ＲＡＭ１４に保存する。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。またアドレス指定スイッチ２３からのアドレス情報を受け取り伝送設定テーブルとは別のアドレスに対し伝送応答する。
【００６３】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されていて、先に説明した転送動作設定テーブルの内容に従い、定期的に共通ＲＡＭ１４内のデータとの間で信号の入出力動作を行う。本実施の形態ではアドレス０のデータ受信時に入出力転送を開始することとする。
【００６４】
次にホールコントローラ３のバックアップ動作について説明する。
【００６５】
伝送制御回路１２はローカルバス２０を介して共有ＩＯインタフェース２６とも接続しデータの入出力を行い、相手系が故障した場合にバックアップ動作が実行される。マスタコントローラ１の上位ＣＰＵにおいて伝送エラーにより、あるホールコントローラ３が故障したと判断された場合は、その共通ＩＯを持つホールコントローラ３に対しマスタコントローラ１から、共通ＩＯを新たにアクセスするような伝送設定テーブルと情報転送動作設定テーブルの変更値が送られ、共通ＲＡＭ１４に蓄えられる。その後マスタコントローラ１から書き込み指令データが送られ、その内容を受け取った伝送制御回路１２は共通ＲＡＭ１４に蓄えられた設定データの変更と設定ＲＯＭ１８への書き込みを実施する。この動作によりホールコントローラ３のバックアップ動作が行われる。
【００６６】
＜かごコントローラ動作＞
図４に示すかごコントローラ構成図を用いて、かごコントローラ４の動作説明を行う。
【００６７】
かごコントローラ４の伝送制御回路１２はまず設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に伝送設定データおよび転送処理設定データを保存する。このとき装置番号指定スイッチ２８から装置番号情報２７を受け取り、設定ＲＯＭ１８から取り出す設定テーブルデータの位置を変化させる。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。
【００６８】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されていて、先に説明した転送動作設定テーブルの内容に従い、定期的に共通ＲＡＭ１４内のデータとの間で入出力を行う。本実施の形態ではアドレス０のデータ受信時に入出力転送を開始することとする。
【００６９】
かごコントローラ４では、動作が正常に行われていることの確認として、あるアドレスのデータを１増やして戻すという処理が含まれており、本実施の形態ではマクロ動作機能を用いてこの動作を実現する。
【００７０】
＜情報転送コントローラ動作＞
図５に示す情報転送コントローラ６の動作説明を行う。
【００７１】
情報転送コントローラ６の伝送制御回路１２はまず設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に伝送設定データおよび転送処理設定データを保存する。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。２組ある伝送制御回路１２は互いにローカルバスを用いて接続されており、設定ＲＯＭ１４内に蓄えられた転送処理情報を用いて相互に伝送する情報の転送を定期的に行う。
【００７２】
（実施の形態の効果）
以下に本発明の実施の形態で得られる効果について説明する。
【００７３】
＜ＲＯＭ素子中の伝送制御設定テーブル＞
本実施形態の伝送制御回路は、各コントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより伝送処理内容を容易に変えることができるので、簡単な構成のもとにシステム伝送効率を向上させ、高速かつ安価で動作可変の伝送システムを提供することができる。
【００７４】
＜ＲＯＭ内容のオンボード変更＞
本実施形態の伝送制御回路によれば、マスタコントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容をオンボード上で変更するための手段を備え、ＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することが可能であり、簡単な構成で高速かつ安価で動作可変の伝送システムを提供することができる。
【００７５】
＜上位ＣＰＵ設定によるＲＯＭ内容オンボード変更＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することにより、マスタコントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容をオンボード上で変更するための手段を備え、ＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することができ、更に上位ＣＰＵとのインタフェース回路を備え、上位ＣＰＵからの設定によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することができ、伝送処理内容をよりいっそう容易に変更することが可能であり、簡単な構成で高速かつ安価で動作可変の伝送システムを提供することができる。
【００７６】
＜伝送機能によるＲＯＭ内容変更＞
上記構成の伝送制御回路によれば、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、さらにマスタ局からの伝送内容によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することが可能となる。このため簡単な構成で高速かつ安価で動作内容を容易に変更可能な伝送システムを提供することができる。
【００７７】
＜ＲＯＭ内部の入出力動作情報＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路によれば、各スレーブコントローラの動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備えＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができる。このため複雑な構成を取ることなくシステム伝送効率を高め、また多種の機能に対応することができる。
【００７８】
＜故障時のバックアップ動作＞
電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができ、さらにマスタ局からの伝送内容によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより伝送処理内容を容易に変更することが可能となることに加え、他の伝送制御回路と入出力回路を共有し、マスタコントローラからの伝送内容に応じてＲＯＭ素子中の伝送制御情報や入出力情報を変更する。これにより、ある入出力制御回路に故障が発生した場合に入出力共有の他の制御回路が代わりに入出力処理を行い、故障復旧を速やかに行うことができる。このためシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能であり、さらに故障時の動作バックアップ構成をとることが可能になる。
【００７９】
＜ＲＯＭ内の機種情報登録＞
電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ素子内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することが可能である。さらに入出力制御情報に加え動作機種情報を持たせ、この機種情報に応じ入出力制御の解釈方法を変えることにより、多様な入出力動作を実施することができる。このため複雑な構成を取ることなくシステム伝送効率を高めることができ、各種のコントローラ機能を同一の伝送制御回路構成のもとで実行することができる。
【００８０】
＜ＲＯＭ内のマクロ動作設定＞
本実施形態の伝送制御回路によれば、かごコントローラについて説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することが可能である。また入出力制御情報に加え、マクロ動作設定データを持たせることにより、より複雑な動作を短い記述で定義することが可能となる。このため複雑な構成を取ることなくシステム伝送効率を高めることができ、複雑な動作を行うコントローラ機能を同一の伝送制御回路構成のもとで実行することができる。
【００８１】
＜２系統間情報転送＞
本実施形態の伝送制御回路によれば、情報転送コントローラについて説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ素子内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができる。さらに２系統の伝送系統と接続し、入出力制御設定テーブル内に系統間でのデータ転送記述をおくことにより、系統間での情報転送を可能とすることができる。このため複雑な構成を取ることなくシステム伝送効率を高めることが可能で、異なる系統間での情報の授受が容易に可能となる。
【００８２】
＜外部スイッチの追加＞
本実施形態の伝送制御回路によれば、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、伝送制御情報がＲＯＭ内設定の情報に加え、外部スイッチに与えられるアドレスについても応答を行う機能を持たせることにより、動作設定を広い範囲で行うことができる。このため複雑な構成を取ることなくシステム伝送効率を高めることができる。
【００８３】
（他の実施の形態）
本実施の形態では、図１０の入出力動作設定テーブルにおける処理種別の内容として、「読み出し」、「書き込み」、「アンド処理」、「マクロ処理」、および「テーブル終了」を例示したが、他の演算命令である「加算処理」や、「減算処理」、「繰り返し処理」などを組み込んで使用することもできる。
【００８４】
また、マクロ処理の例として、かごコントローラの正常応答処理について示したが、もちろんスケール変換処理のような他の複雑な演算処理を実施することもできる。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、エレベータの制御情報をサイクリックにシリアル伝送するシステムで使用される伝送制御装置において、電源が消えても読み出すことの可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができる。これにより、複雑な構成を取ることなくシステム伝送効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるエレベータ伝送制御システムの全体構成を示すブロック図。
【図２】図１の装置におけるマスタコントローラの内部構成を示すブロック図。
【図３】図１の装置におけるホールコントローラの内部構成を示すブロック図。
【図４】図１の装置におけるかごコントローラの内部構成を示すブロック図。
【図５】図１の装置における情報転送コントローラの内部構成を示すブロック図。
【図６】図１の装置における各コントローラの伝送制御回路の内部構成を示すブロック図。
【図７】図１の装置における伝送インタフェース回路の内部構成を示すブロック図。
【図８】本発明における伝送動作を説明するタイムチャート。
【図９】本発明における伝送動作設定テーブルの説明図。
【図１０】本発明における入出力動作設定テーブルの説明図。
【図１１】本発明におけるマスタ伝送動作を説明するフローチャート。
【図１２】本発明におけるスレーブ伝送動作を説明するフローチャート。
【符号の説明】
１ マスタコントローラ
３ ホールコントローラ
４ かごコントローラ
５ 伝送ライン
６ 情報転送コントローラ
７ ホールコントローラ共通入出力信号
１１ ホストＣＰＵ
１２ 伝送制御回路
１３ ＲＳ４８５インタフェース
１４ 共通ＲＡＭ
１５ バス制御信号
１６ 伝送ライン送信信号
１７ 伝送ライン受信信号
１８ 設定ＲＯＭ
１９ ＲＯＭ入出力ライン
２０ ローカルバス
２１ ＲＡＭ入出力ライン
２２ 押しボタン表示ＬＥＤ
２３ アドレス指定スイッチ
２４ 共有出力信号
２５ 共有入力信号
２６ 共有ＩＯインタフェース
２７ 装置番号情報
２８ 装置番号指定スイッチ
３１ バスインタフェース
３２ 伝送インタフェース回路
３３ ＲＡＭインタフェース
３４ ＲＯＭインタフェース
３５ 伝送ＩＦ・バスＩＦ入出力信号
３６ バスＩＦ・ＲＡＭ入出力信号
３８ 伝送ＩＦ・ＲＡＭ入出力信号
３９ バスＩＦ・ＲＯＭ入出力信号
４１ シリアルデータ送受信回路
４２ データ送受信制御部
４３ 送受信制御回路
４４ 異常検出部
４５ 送信データ作成回路
４６ データレジスタ
４７ アドレスレジスタ
４８ アドレス一致検出回路
５０ データ入出力動作回路
５１ 送信要求信号
５２ 受信要求信号
５３ シリアル送信データ
５４ シリアル受信データ
５５ 受信データ
５６ 送受信設定データ
５７ アドレス送受信データ
５８ ＲＡＭ読み込みデータ
５９ 送信データ
６０ 設定読み込み動作回路
【発明の属する技術分野】
本発明はエレベータの情報伝送制御装置に関し、特にマスタ局とスレーブ局の間で情報をサイクリックに交換する情報伝送制御装置に関するものである。
【０００２】
【従来の技術】
従来、エレベータ制御システム内でサイクリックに制御情報の伝送を行う情報伝送制御装置において、マスタ局からアドレス情報を送り、そのアドレスに対応したスレーブ局がデータ入出力に応答し、アドレス情報を正しく受信することができた場合に読み出しデータ伝送応答やデータ書き込み処理を行うようにしている。これを行わせるのに、マイクロコンピュータを使用し、自局向けの伝送が行われたかの判断はマイクロコンピュータプログラム中のデータを使用して実施されていた。また、種々の機能を持った伝送局に合わせて、専用のプログラムを作成し、したがって伝送局の種類毎にプログラムを管理し、メンテナンスを行う必要があった。
【０００３】
【発明が解決しようとする課題】
マイクロコンピュータを使用したシステムにおいて、ある一定以上の応答性能を得ようとする場合には、性能の高い高価なマイクロコンピュータを使用する必要がある。システム価格を抑えるために安価なマイクロコンピュータを用いた場合は、応答性能等が悪化し、システムの規模・機能などに制約が生じてしまっていた。
【０００４】
また従来のシステムでは、自局に対して応答可能エリアの判断を行うためのデータがマイクロコンピュータのプログラム中に含まれてしまい、エリア内容を変更する場合は、プログラムデータの中から変更箇所を見つけ出して修正し対応する必要があった。さらに伝送局の種別毎にプログラムを作成する必要があり、数多くのプログラムを管理する必要があった。
【０００５】
本発明は、従来のこのような点を考慮してなされたもので、安価で応答速度を早くすることができるエレベータの情報伝送制御装置を提供することを目的とする。
【０００６】
さらに本発明は、アドレスデータの変更が容易なエレベータの情報伝送制御装置を提供することを目的とする。
【０００７】
さらにまた本発明は、多くの種類の伝送局に対応することが可能なエレベータの情報伝送制御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明のエレベータの情報伝送制御装置は、
エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記テーブル変更手段は前記ＲＯＭ素子中の前記伝送制御設定テーブルを、マスタ局からの伝送内容に従って変更することにより前記伝送処理内容を変更し、
さらに、他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とする。
【０００９】
請求項２に係る発明のエレベータの情報伝送制御装置は、
エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記ＲＯＭ素子の内容中に、伝送制御情報のほかに入出力動作設定情報を持ち、前記テーブル変更手段は前記入出力動作設定情報を変更することにより入出力処理動作を変更し、
他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とする。
【００１８】
【発明の実施の形態】
（実施の形態の構成）
＜図１：エレベータ情報伝送制御システム構成図＞
図１は本発明によるエレベータの情報伝送制御装置の全体構成を示す構成図である。
【００１９】
マスタコントローラ１は各エレベータかご毎にシステム制御・かご動作制御を行い、伝送ライン５を介してエレベータホールでのスイッチ入力および表示出力を行うホールコントローラ３、およびエレベータかご内部のスイッチ入力および表示出力を行うかごコントローラ４と接続されている。マスタコントローラ１は伝送マスタとして動作し、ホールコントローラ３およびかごコントローラ４はローカル局ないし伝送スレーブとして動作する。各ホールのホールコントローラ３は、各ホールコントローラ共通の入出力信号７を介して互いに接続し合い、入出力信号が共通に使用される。各エレベータの伝送ライン５相互間に情報転送コントローラ６が接続されている。
【００２０】
以下に、マスタコントローラ１、ホールコントローラ３、かごコントローラ４、および情報転送コントローラ６の内部構成を説明するが、それぞれの内部構成はハードウェア的に類似しており、同一もしくは類似の機能を持つ回路要素には同一符号を付して説明する。
【００２１】
＜図２：マスタコントローラ構成図＞
図２はマスタコントローラ１の内部構成図である。
【００２２】
ホストＣＰＵ１１によってかご動作制御・伝送データ内容の作成などを行い、ローカルバス２０を介して伝送制御回路１２と接続され、バス制御信号１５を授受する。伝送制御回路１２は伝送設定データや伝送入出力データ等が蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続されている。ホストＣＰＵ１１から伝送制御回路１２に対しアクセス要求を送出することにより、伝送制御回路１２が共通ＲＡＭ１４との間でデータ入出力を行う。
【００２３】
伝送制御回路１２はＲＳ４８５インタフェース１３を介し伝送ライン５と接続される。伝送制御回路１２はホストＣＰＵ１１から伝送実施指令を受け取ると、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。さらに伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続されており、初期化時にこの設定ＲＯＭ１８から種別データおよび伝送動作設定データを取り出して、それを共通ＲＡＭ１４に保存する。また伝送制御回路１２ではホストＣＰＵ１１からの指令により、共通ＲＡＭ１４に蓄えられた伝送動作設定データを設定ＲＯＭ１８に書き込むことができる。
【００２４】
＜図３：ホールコントローラ構成図＞
図３はホールコントローラ３の内部構成図である。
【００２５】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２および共有ＩＯインタフェース２６と接続されている。伝送制御回路１２は、伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介し伝送ライン５と接続され、さらにＲＯＭ入出力ラシン１９を介して設定ＲＯＭ１８と接続されている。伝送制御回路１２は、初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。
【００２６】
伝送制御回路１２ではマスタコントローラ１から伝送ライン５を介して行われる伝送設定により、共通ＲＡＭ１４に蓄えられた伝送動作設定データ・入出力動作設定データの変更と設定ＲＯＭ１８への書き込みを実施する。またアドレス指定スイッチ２３からのアドレス情報を受け取り、伝送応答アドレスとの比較を行う。共有ＩＯインタフェース２６は他の階床のホールコントローラ３と共有出力信号２４および共有入力信号２５を介して連系される。
【００２７】
＜図４：かごコントローラ構成図＞
図４はかごコントローラ４の内部構成図である。
【００２８】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続され、バス制御信号１５を授受する。伝送制御回路１２は伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続されている。
【００２９】
さらに伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続されている。伝送制御回路１２は初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それらを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行い、また入出力動作設定データ内容に応じてデータの入出力を行う。さらに伝送制御回路１２は装置番号指定スイッチ２８から装置番号情報２７を受け取り、伝送応答アドレスを変化させる。
【００３０】
＜図５：情報転送コントローラ構成図＞
図５は情報転送コントローラ６の内部構成図である。
【００３１】
伝送制御回路１２はローカルバス２０を介して他系の伝送制御回路と相互接続されている。伝送制御回路１２は伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続され、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続されている。
【００３２】
さらに伝送制御回路１２はＲＯＭ入出力ライン１９を介して設定ＲＯＭ１８と接続され、初期化時に設定ＲＯＭ１８から種別データ、伝送動作設定データ、および入出力動作設定データを取り出して、それらを共通ＲＡＭ１４に保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。さらに設定ＲＯＭ１８内部に蓄えられた入出力動作設定データを用いて、相互に伝達する情報の転送をローカルバス２０を介して行う。
【００３３】
＜図６：伝送制御回路内部構成図＞
図６は各コントローラで使用される伝送制御回路１２の内部構成図である。
【００３４】
ローカルバス２０はバスインタフェース３１に接続されている。マスタコントローラ１のようにホストＣＰＵ１１と接続されるコントローラの場合は、バスインタフェース３１ではホストＣＰＵ１１からの動作設定内容を内部レジスタに保存する。動作設定は伝送開始、動作モード、タイムアウト時間などについて行われる。また伝送異常発生状態・回数などを内部レジスタに蓄え、ホストＣＰＵ１１からの読み出しを行い得るようにする。動作設定および伝送異常情報は、伝送ＩＦ・バスＩＦ入出力信号３５を介して伝送インタフェース回路３２との間の授受が行われる。他のホストＣＰＵ１１と接続しない構成では、バスインタフェース３１から初期設定完了後定期的にデータ入出力動作を実施する。
【００３５】
伝送制御回路１２は、バスインタフェース３１および伝送インタフェース回路３２のほかに、ＲＡＭインタフェース３３およびＲＯＭインタフェース３４を含んでいる。各コントローラの共通ＲＡＭ１４へのアクセス要求があった場合は、バスインタフェース３１からバスＩＦ・ＲＡＭ入出力信号３６を用いＲＡＭインタフェース３３と接続される。伝送インタフェース回路３２ではバスインタフェース３１からの動作設定信号を伝送ＩＦ・バスＩＦ入出力信号３５を通じて受けとり伝送動作を開始する。この場合、伝送インタフェース回路３２は、ＲＡＭインタフェース３３に対し設定データの読み出し要求を行い、伝送ＩＦ・ＲＡＭ入出力信号３８を介してデータを得る。その結果に基づき伝送ライン送信信号１６の出力および伝送ライン受信信号１７の入力を実施する。ＲＡＭインタフェース３３では伝送ＩＦ・ＲＡＭ入出力信号３８およびバスＩＦ・ＲＡＭ入出力信号３６の２種類の要求を受け取り、そのうちひとつを選択しＲＡＭ入出力ライン２１信号を介して共有ＲＡＭ１４とのデータ入出力を行う。
【００３６】
バスインタフェース回路３１では初期化時にＲＯＭインタフェース３４にＲＯＭ読み出し要求を出しバスＩＦ・ＲＯＭ入出力信号３９を介して機種設定データ、伝送動作設定データ、および入出力動作設定データを読み出し、それらの内容を共通ＲＡＭ１４に転送する。
【００３７】
ホストＣＰＵ１１が接続されているマスタコントローラ１において設定データの変更が生じた場合は、ホストＣＰＵ１１からの要求により、バスインタフェース回路３１はＲＯＭインタフェース３４に対し書き込み要求を出し、設定ＲＯＭ１８に対しての設定データの書き込みを行う。ホールコントローラ３などのように、ホストＣＰＵ１１に接続されないコントローラの場合は、マスタコントローラ１からの伝送データ中に含まれる書き込み指令に従い設定ＲＯＭ１８に対してのデータ書き込みを実施する。装置番号情報２７はバスインタフェース３１および伝送インタフェース回路３２の両方に入力される。
【００３８】
＜図７：伝送インタフェース回路詳細構成図＞
図７は図６における伝送インタフェース回路３２の詳細構成図である。
【００３９】
伝送ＩＦ・バス入出力信号に含まれる動作設定信号をもとに、設定読み込み動作回路６０は、マスタ動作かスレーブ動作かを判定して伝送動作を開始する。いずれの場合もバスインタフェース３１からＲＡＭ読み込みデータ５８信号を取り出し送受信設定データ５６としてデータ送受信制御部４２に取り込む。
【００４０】
マスタコントローラ１で実行されるマスタ動作の場合は、このデータをもとにデータ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込み、これをアドレス送受信データ５７としてＲＡＭインタフェース３３へ送出する。データ送受信制御部４２内の送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する。
【００４１】
次に送信設定内容がデータ送信の場合は、データ入出力動作回路５０が共通ＲＡＭ１４から送信データをＲＡＭ読み込みデータ５８信号として取り出し送信データ５９として送信データ作成回路４５に渡し、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する。
【００４２】
送信設定内容がデータ受信の場合は、送受信制御回路４３では、受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、ライン受信信号１７中の受信データをシリアル／パラレル変換し、シリアル受信データ５４として出力する。これを送受信制御回路４３からの指令によりデータレジスタ４６に書き込む。
【００４３】
データ入出力動作回路５０ではデータ受信が行われると伝送ＩＦ・ＲＡＭ入出力信号３６上にＲＡＭ書き込み要求をセットし、共通ＲＡＭ１４へも保存を実行する。受信実行中はまた異常検出部４４によって読み出しデータのチェックおよび読み出し時間のタイムアウトチェックが行われ、異常発生時の伝送処理打ち切りや異常データの保存処理指令の作成が行われる。
【００４４】
設定読み込み動作回路６０では上記のアドレス送信またはデータ送受信が終わると、アドレスレジスタ４７の値をひとつ増やし、次のアドレスのデータの処理を行う。またアドレス値が設定データ内の終了アドレス値となった場合は、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、伝送動作を続けていく。
【００４５】
ホールコントローラ３、かごコントローラ４、および情報転送コントローラ６の場合は伝送インタフェース回路３２はスレーブ動作を行う。スレーブ動作の場合は、送受信設定データ５６を読み出した後でアドレス受信待ちとなる。読み出したデータがアドレスの場合はアドレスレジスタ４７にアドレス受信データを保存し、アドレス一致検出回路４８に送り送受信設定データのアドレス範囲内であるか否かを判断する。アドレス一致検出回路４８には装置番号情報２７が入力され、ホールコントローラ３の動作の場合は、アドレス一致検出情報として使用される。
【００４６】
（実施の形態の装置の動作）
以下に上述の実施の形態の動作について説明する。
【００４７】
＜伝送動作内容と設定テーブル＞
図８に伝送動作時のタイムチャートを示す。図８のＴ１はマスタトーカ伝送動作を示し、マスタ局からスレーブ局に対して情報を伝送する場合に使用される。マスタ局からまずアドレスを送信し、アドレス送信完了後、続いてデータを送信する。その後スレーブ局からの応答を待つ。スレーブ局ではアドレス受信待ちをし、アドレスが自分に割り当てられている場合は送られてきたデータを受け取り、外部表示手段などに出力する。その後受け取り応答を返す。マスタ局では応答が来ない場合には異常発生としてデータを再送する。
【００４８】
図８のＴ２はマスタリスナ伝送動作を示し、スレーブ局からマスタ局に対して情報を伝送する場合に使用される。マスタ局からアドレスを送信し、送信完了後、スレーブ局では続いてデータの受信待ちをする。スレーブ局ではアドレス受信待ちをし、アドレスが自分に割り当てられている場合は、外部からスイッチデータ入力などを行ってデータを送信する。マスタ局では送られてくるデータを受け取り、データとして保存する。
【００４９】
図９は各コントローラで使用される伝送設定テーブルを示すものである。この伝送設定テーブルはＮｏ．１〜ｎの伝送テーブルを持ち、各テーブルは開始アドレス、終了アドレス、および伝送種別から構成される。伝送種別は「トーカ」、「リスナ」、「設定・同報」、および「テーブル終了」からなる。「設定・同報」設定ではマスタトーカ動作を行わせる。「テーブル終了」設定の場合は伝送動作は実行せず、一定時間経過後に先頭のテーブルから伝送動作を再度実行する。
【００５０】
図１０に各スレーブ動作コントローラで使用される入出力動作設定テーブルを示す。この入出力動作設定テーブルはＮｏ．１〜ｍの設定テーブルを持ち、各テーブルは処理種別、データ種別、およびデータアドレスから構成される。処理種別は「読み出し」、「書き込み」、「アンド処理」、「マクロ処理」、「テーブル終了」などからなる。「読み出し」は処理データアドレスからデータを読み出してきて内部バッファに保存することを示し、「書き込み」は内部バッファのデータを処理データアドレスに書き込むことを示す。「アンド処理」ではデータアドレスからデータを読み出し、内部バッファとのデータとのアンド処理をして結果を内部バッファに返すことを示す。「マクロ処理」ではさらに設定ＲＯＭ１８内部に設定されたマクロ動作テーブルに記載された入出力動作を実行する。「テーブル終了」設定の場合は入出力動作は実行せず、一定時間経過後に先頭のテーブルから入出力動作を再度実行する。データ種別はデータの取り出し、および書き込み先のデータ種別を示し、共通ＲＡＭ１４、設定ＲＯＭ１８、およびローカルバス上２０のデータの種別を示す。
【００５１】
＜マスタコントローラでの伝送動作＞
設定ＲＯＭ１８エリア内の機種指定データがマスタコントローラ１である場合に、マスタコントローラ１の動作を開始する。図１１にマスター局の伝送動作時の動作フローチャートを示し、併せて伝送制御回路１２（図６）および伝送インタフェース回路３２（図７）を参照して信号の流れを説明する。
【００５２】
伝送ＩＦ・ＲＡＭ入出力信号３８上の動作設定信号をもとに、設定読み込み動作回路６０はマスタ動作かスレーブ動作かを判定して伝送動作を開始する。ここで初期化処理が開始され（ステップＳ１）、テーブル読み出し（ステップＳ２）に続いて、それが終了でない限り（ステップＳ３）、まずバスインタフェース３１からＲＡＭ読み込みデータ５８信号を取り出し、送受信設定データ５６として取り込む。設定データ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込みセットし（ステップＳ４）、これをアドレス送受信データ５７とする。送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う（ステップＳ５）。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換し伝送ライン送信信号１６として出力する。ここで異常検出部４４内のデータ送受信時間監視タイマがセットされる（ステップＳ６）。
【００５３】
次に送信か否かを確認し（ステップＳ７）、送信なら、送信設定内容が「マスタトーカ」であると判断してトーカ処理を行う（ステップＳ８）。すなわち、データ入出力動作回路５０が共通ＲＡＭ１４から送信データをＲＡＭ読み込みデータ５８信号として取り出し送信データ５９として送信データ作成回路４５に渡し、併せて送受信制御回路４３から指令を受けてシリアル送信データ５３を作成しシリアルデータ送受信回路４１に渡す。また送受信制御回路４３では送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３を伝送ライン送信信号１６として出力する。
【００５４】
トーカ処理の後、同報でないかをチェックし（ステップＳ９）、同報でなければ応答確認処理をする（ステップＳ１０）。設定読み込み動作回路６０では上記のアドレス送信・データ送受信が終わると、データ送受信タイマ時間経過待ちを行う（ステップＳ１２）。ここで、受信実行中は異常検出部４４で読み出しデータのチェック・読み出し時間のタイムアウトチェックを行い、異常発生時の伝送処理打ち切りや異常データの保存処理指令の作成が行われる。タイムアウト時間はバスインタフェース内部のレジスタに設定でき、システムに応じて変更可能とする。データ受信タイマの動作中にアドレス受信が発生した場合には、伝送種別異常として異常を通知する。これらの異常情報はバスインタフェース回路に送られ、異常種別毎に発生の有無と発生回数がバスインタフェース回路内の異常発生回数カウンタに蓄えられる。ステップＳ９で同報であった場合は、ステップＳ１０を実行することなくステップＳ１２へ飛ぶ。
【００５５】
ステップＳ１２での時間経過後に終了アドレスか否かのアドレスチェックを行い（ステップＳ１３）、終了アドレスでなければ、アドレスレジスタの値をひとつ増やし（ステップＳ１４）、ステップＳ５に戻って次のアドレスのデータの処理を行う。ステップＳ１３において、アドレス値が設定データ内の終了アドレス値になったことが検知された場合はステップＳ２へ戻り、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、ステップＳＳ４以下の伝送動作を続けていく。
【００５６】
ステップＳ７で送信でなかった場合、すなわち送信設定内容が「マスタリスナ」設定の場合は、リスナ処理（ステップＳ１１）を行う。すなわち、送受信制御回路４３で受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、伝送ライン受信信号１７中の受信データをシリアル／パラレル変換しシリアル受信データ５４として取り出す。これを送受信制御回路４３からの指令でデータレジスタ４６に書き込む。データ入出力動作回路５０ではデータ受信が行われると伝送ＩＦ・ＲＡＭ入出力信号３８上にＲＡＭ書き込み要求をセットし共通ＲＡＭ１４への保存を実行する。この後、ステップＳ１２のタイマ終了待ち以下のステップへ進む。
【００５７】
設定テーブルが終了する（ステップＳ２，Ｓ３）と、スキャン時間待ちを実施し（ステップＳ１５）、時間経過後、ステップＳ１に戻って再び先頭のＲＡＭを読み出し次のサイクルの伝送入出力処理を行っていく。
【００５８】
＜スレーブコントローラ伝送動作＞
次に図１２のフローチャートを参照して、スレーブコントローラ（ホールコントローラ３、かごコントローラ４、情報転送コントローラ６）の動作時の伝送動作について説明する。
【００５９】
スレーブ動作の場合は、設定ＲＯＭ１８から既に伝送情報が共通ＲＡＭ１４に転送されているものとして、まず初期化処理を行い（ステップＳ２１）、伝送テーブル読み出しを最初のものからとする。その後、送受信設定データ５６を読み出し（ステップＳ２２）、アドレス受信待ち（ステップＳ２３）となる。読み出したデータがアドレスの場合はアドレスレジスタ４７にアドレス受信データを保存し、アドレス一致検出回路４８に送り送受信設定データのアドレス範囲内であるかを判断する（ステップＳ２４）。範囲内である場合は設定データ種別に応じデータ返答（トーカ）かデータ受信（リスナ）かの判断を行い（ステップＳ２５）、その判断結果に応じてリスナ処理（Ｓ２７）またはトーカ処理（ステップＳ２８）を行う。「マスタリスナ動作」の場合（ステップＳ２７）はデータを共通ＲＡＭ１４から読み出し送信データとしてシリアルデータ送受信回路４１に渡しデータ送信を行う。「マスタトーカ動作」の場合（ステップＳ２８）は受信待ちとなり、データ受信完了後、データを共通ＲＡＭ１４に書き込む。
【００６０】
受け取りアドレスが設定最大値より大きかった場合は次の設定テーブルを読み出す（ステップＳ２６）。テーブルが最終の場合には先頭のテーブルを読み出す。上記テーブル値が示すアドレス値以外にアドレススイッチ情報を入力し、アドレス情報を作成し伝送応答する。
【００６１】
＜ホールコントローラ動作＞
次に図３のホールコントローラ構成図を用いて、ホールコントローラ３の動作について説明する。
【００６２】
ホールコントローラ３の伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８から設定データを取り出して共通ＲＡＭ１４に保存する。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。またアドレス指定スイッチ２３からのアドレス情報を受け取り伝送設定テーブルとは別のアドレスに対し伝送応答する。
【００６３】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されていて、先に説明した転送動作設定テーブルの内容に従い、定期的に共通ＲＡＭ１４内のデータとの間で信号の入出力動作を行う。本実施の形態ではアドレス０のデータ受信時に入出力転送を開始することとする。
【００６４】
次にホールコントローラ３のバックアップ動作について説明する。
【００６５】
伝送制御回路１２はローカルバス２０を介して共有ＩＯインタフェース２６とも接続しデータの入出力を行い、相手系が故障した場合にバックアップ動作が実行される。マスタコントローラ１の上位ＣＰＵにおいて伝送エラーにより、あるホールコントローラ３が故障したと判断された場合は、その共通ＩＯを持つホールコントローラ３に対しマスタコントローラ１から、共通ＩＯを新たにアクセスするような伝送設定テーブルと情報転送動作設定テーブルの変更値が送られ、共通ＲＡＭ１４に蓄えられる。その後マスタコントローラ１から書き込み指令データが送られ、その内容を受け取った伝送制御回路１２は共通ＲＡＭ１４に蓄えられた設定データの変更と設定ＲＯＭ１８への書き込みを実施する。この動作によりホールコントローラ３のバックアップ動作が行われる。
【００６６】
＜かごコントローラ動作＞
図４に示すかごコントローラ構成図を用いて、かごコントローラ４の動作説明を行う。
【００６７】
かごコントローラ４の伝送制御回路１２はまず設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に伝送設定データおよび転送処理設定データを保存する。このとき装置番号指定スイッチ２８から装置番号情報２７を受け取り、設定ＲＯＭ１８から取り出す設定テーブルデータの位置を変化させる。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。
【００６８】
伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されていて、先に説明した転送動作設定テーブルの内容に従い、定期的に共通ＲＡＭ１４内のデータとの間で入出力を行う。本実施の形態ではアドレス０のデータ受信時に入出力転送を開始することとする。
【００６９】
かごコントローラ４では、動作が正常に行われていることの確認として、あるアドレスのデータを１増やして戻すという処理が含まれており、本実施の形態ではマクロ動作機能を用いてこの動作を実現する。
【００７０】
＜情報転送コントローラ動作＞
図５に示す情報転送コントローラ６の動作説明を行う。
【００７１】
情報転送コントローラ６の伝送制御回路１２はまず設定ＲＯＭ１８とＲＯＭ入出力ライン１９を介して接続され、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に伝送設定データおよび転送処理設定データを保存する。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。２組ある伝送制御回路１２は互いにローカルバスを用いて接続されており、設定ＲＯＭ１４内に蓄えられた転送処理情報を用いて相互に伝送する情報の転送を定期的に行う。
【００７２】
（実施の形態の効果）
以下に本発明の実施の形態で得られる効果について説明する。
【００７３】
＜ＲＯＭ素子中の伝送制御設定テーブル＞
本実施形態の伝送制御回路は、各コントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより伝送処理内容を容易に変えることができるので、簡単な構成のもとにシステム伝送効率を向上させ、高速かつ安価で動作可変の伝送システムを提供することができる。
【００７４】
＜ＲＯＭ内容のオンボード変更＞
本実施形態の伝送制御回路によれば、マスタコントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容をオンボード上で変更するための手段を備え、ＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することが可能であり、簡単な構成で高速かつ安価で動作可変の伝送システムを提供することができる。
【００７５】
＜上位ＣＰＵ設定によるＲＯＭ内容オンボード変更＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することにより、マスタコントローラ動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容をオンボード上で変更するための手段を備え、ＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することができ、更に上位ＣＰＵとのインタフェース回路を備え、上位ＣＰＵからの設定によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することができ、伝送処理内容をよりいっそう容易に変更することが可能であり、簡単な構成で高速かつ安価で動作可変の伝送システムを提供することができる。
【００７６】
＜伝送機能によるＲＯＭ内容変更＞
上記構成の伝送制御回路によれば、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、さらにマスタ局からの伝送内容によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより、伝送処理内容を容易に変更することが可能となる。このため簡単な構成で高速かつ安価で動作内容を容易に変更可能な伝送システムを提供することができる。
【００７７】
＜ＲＯＭ内部の入出力動作情報＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路によれば、各スレーブコントローラの動作について説明したように、電源が消えても読み出し可能なＲＯＭ素子を備えＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができる。このため複雑な構成を取ることなくシステム伝送効率を高め、また多種の機能に対応することができる。
【００７８】
＜故障時のバックアップ動作＞
電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができ、さらにマスタ局からの伝送内容によりＲＯＭ素子中の伝送制御設定テーブルをＲＯＭ素子自体を変えることなく変更することにより伝送処理内容を容易に変更することが可能となることに加え、他の伝送制御回路と入出力回路を共有し、マスタコントローラからの伝送内容に応じてＲＯＭ素子中の伝送制御情報や入出力情報を変更する。これにより、ある入出力制御回路に故障が発生した場合に入出力共有の他の制御回路が代わりに入出力処理を行い、故障復旧を速やかに行うことができる。このためシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能であり、さらに故障時の動作バックアップ構成をとることが可能になる。
【００７９】
＜ＲＯＭ内の機種情報登録＞
電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ素子内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することが可能である。さらに入出力制御情報に加え動作機種情報を持たせ、この機種情報に応じ入出力制御の解釈方法を変えることにより、多様な入出力動作を実施することができる。このため複雑な構成を取ることなくシステム伝送効率を高めることができ、各種のコントローラ機能を同一の伝送制御回路構成のもとで実行することができる。
【００８０】
＜ＲＯＭ内のマクロ動作設定＞
本実施形態の伝送制御回路によれば、かごコントローラについて説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することが可能である。また入出力制御情報に加え、マクロ動作設定データを持たせることにより、より複雑な動作を短い記述で定義することが可能となる。このため複雑な構成を取ることなくシステム伝送効率を高めることができ、複雑な動作を行うコントローラ機能を同一の伝送制御回路構成のもとで実行することができる。
【００８１】
＜２系統間情報転送＞
本実施形態の伝送制御回路によれば、情報転送コントローラについて説明したように、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、かつＲＯＭ素子内容中に伝送制御情報に加え入出力動作設定情報を持ち、この情報を変えることにより、入出力処理動作を容易に変更することができる。さらに２系統の伝送系統と接続し、入出力制御設定テーブル内に系統間でのデータ転送記述をおくことにより、系統間での情報転送を可能とすることができる。このため複雑な構成を取ることなくシステム伝送効率を高めることが可能で、異なる系統間での情報の授受が容易に可能となる。
【００８２】
＜外部スイッチの追加＞
本実施形態の伝送制御回路によれば、電源が消えても読み出し可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができ、伝送制御情報がＲＯＭ内設定の情報に加え、外部スイッチに与えられるアドレスについても応答を行う機能を持たせることにより、動作設定を広い範囲で行うことができる。このため複雑な構成を取ることなくシステム伝送効率を高めることができる。
【００８３】
（他の実施の形態）
本実施の形態では、図１０の入出力動作設定テーブルにおける処理種別の内容として、「読み出し」、「書き込み」、「アンド処理」、「マクロ処理」、および「テーブル終了」を例示したが、他の演算命令である「加算処理」や、「減算処理」、「繰り返し処理」などを組み込んで使用することもできる。
【００８４】
また、マクロ処理の例として、かごコントローラの正常応答処理について示したが、もちろんスケール変換処理のような他の複雑な演算処理を実施することもできる。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、エレベータの制御情報をサイクリックにシリアル伝送するシステムで使用される伝送制御装置において、電源が消えても読み出すことの可能なＲＯＭ素子を備え、ＲＯＭ素子中に伝送制御設定データを持ち、このデータを変えることにより、伝送処理内容を容易に変えることができる。これにより、複雑な構成を取ることなくシステム伝送効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるエレベータ伝送制御システムの全体構成を示すブロック図。
【図２】図１の装置におけるマスタコントローラの内部構成を示すブロック図。
【図３】図１の装置におけるホールコントローラの内部構成を示すブロック図。
【図４】図１の装置におけるかごコントローラの内部構成を示すブロック図。
【図５】図１の装置における情報転送コントローラの内部構成を示すブロック図。
【図６】図１の装置における各コントローラの伝送制御回路の内部構成を示すブロック図。
【図７】図１の装置における伝送インタフェース回路の内部構成を示すブロック図。
【図８】本発明における伝送動作を説明するタイムチャート。
【図９】本発明における伝送動作設定テーブルの説明図。
【図１０】本発明における入出力動作設定テーブルの説明図。
【図１１】本発明におけるマスタ伝送動作を説明するフローチャート。
【図１２】本発明におけるスレーブ伝送動作を説明するフローチャート。
【符号の説明】
１ マスタコントローラ
３ ホールコントローラ
４ かごコントローラ
５ 伝送ライン
６ 情報転送コントローラ
７ ホールコントローラ共通入出力信号
１１ ホストＣＰＵ
１２ 伝送制御回路
１３ ＲＳ４８５インタフェース
１４ 共通ＲＡＭ
１５ バス制御信号
１６ 伝送ライン送信信号
１７ 伝送ライン受信信号
１８ 設定ＲＯＭ
１９ ＲＯＭ入出力ライン
２０ ローカルバス
２１ ＲＡＭ入出力ライン
２２ 押しボタン表示ＬＥＤ
２３ アドレス指定スイッチ
２４ 共有出力信号
２５ 共有入力信号
２６ 共有ＩＯインタフェース
２７ 装置番号情報
２８ 装置番号指定スイッチ
３１ バスインタフェース
３２ 伝送インタフェース回路
３３ ＲＡＭインタフェース
３４ ＲＯＭインタフェース
３５ 伝送ＩＦ・バスＩＦ入出力信号
３６ バスＩＦ・ＲＡＭ入出力信号
３８ 伝送ＩＦ・ＲＡＭ入出力信号
３９ バスＩＦ・ＲＯＭ入出力信号
４１ シリアルデータ送受信回路
４２ データ送受信制御部
４３ 送受信制御回路
４４ 異常検出部
４５ 送信データ作成回路
４６ データレジスタ
４７ アドレスレジスタ
４８ アドレス一致検出回路
５０ データ入出力動作回路
５１ 送信要求信号
５２ 受信要求信号
５３ シリアル送信データ
５４ シリアル受信データ
５５ 受信データ
５６ 送受信設定データ
５７ アドレス送受信データ
５８ ＲＡＭ読み込みデータ
５９ 送信データ
６０ 設定読み込み動作回路
Claims (2)
- エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記テーブル変更手段は前記ＲＯＭ素子中の前記伝送制御設定テーブルを、マスタ局からの伝送内容に従って変更することにより前記伝送処理内容を変更し、
さらに、他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とするエレベータの情報伝送制御装置。 - エレベータの制御情報をマスタ局とスレーブ局との間でサイクリックにシリアル伝送するエレベータの情報伝送制御装置において、伝送制御設定データを伝送制御設定テーブルとして記憶しており、電源が消えても読み出し可能なＲＯＭ素子と、伝送処理内容を変更するために前記伝送制御設定テーブルを変更するテーブル変更手段とを備え、
前記ＲＯＭ素子の内容中に、伝送制御情報のほかに入出力動作設定情報を持ち、前記テーブル変更手段は前記入出力動作設定情報を変更することにより入出力処理動作を変更し、
他の情報伝送制御装置と共有する入出力回路を備え、前記テーブル変更手段は、マスタ局からの伝送内容に応じて前記ＲＯＭ素子中の伝送制御情報および入出力情報の少なくとも一方を変更することにより、ある入出力制御回路に故障が発生した場合に入出力を共有する他の制御回路が故障発生の入出力制御回路の入出力処理を代行する
ことを特徴とするエレベータの情報伝送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276936A JP4938944B2 (ja) | 2001-09-12 | 2001-09-12 | エレベータの情報伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276936A JP4938944B2 (ja) | 2001-09-12 | 2001-09-12 | エレベータの情報伝送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003081546A JP2003081546A (ja) | 2003-03-19 |
| JP4938944B2 true JP4938944B2 (ja) | 2012-05-23 |
Family
ID=19101560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276936A Expired - Fee Related JP4938944B2 (ja) | 2001-09-12 | 2001-09-12 | エレベータの情報伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4938944B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006151582A (ja) * | 2004-11-29 | 2006-06-15 | Toshiba Elevator Co Ltd | エレベータ用データ伝送システム |
| JP2007036588A (ja) * | 2005-07-26 | 2007-02-08 | Toshiba Elevator Co Ltd | エレベータの伝送制御システム |
| JP4750513B2 (ja) * | 2005-09-06 | 2011-08-17 | 東芝エレベータ株式会社 | エレベータ伝送システムの情報モニタ装置 |
| JP4726587B2 (ja) * | 2005-09-21 | 2011-07-20 | 東芝エレベータ株式会社 | エレベータ制御システム |
| JP5400419B2 (ja) * | 2009-02-23 | 2014-01-29 | 京楽産業．株式会社 | メモリ制御装置及び遊技機 |
| US10529606B2 (en) | 2014-12-05 | 2020-01-07 | RENA Technologies GmbH | Device for treating substrates |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS624179A (ja) * | 1985-06-28 | 1987-01-10 | 株式会社東芝 | エレベ−タの群管理制御装置 |
| JPH0680334A (ja) * | 1992-09-07 | 1994-03-22 | Toshiba Corp | エレベーターの情報装置 |
| JP2920055B2 (ja) * | 1993-12-16 | 1999-07-19 | 株式会社東芝 | エレベータ制御装置及び制御方法 |
| JP2000259538A (ja) * | 1999-03-12 | 2000-09-22 | Canon Inc | ネットワーク制御装置およびネットワーク設定方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
| JP4493147B2 (ja) * | 2000-03-08 | 2010-06-30 | 東芝エレベータ株式会社 | 昇降機制御伝送システム |
-
2001
- 2001-09-12 JP JP2001276936A patent/JP4938944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003081546A (ja) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7912558B2 (en) | PLC for distributed control and distributed control system | |
| JPS624179A (ja) | エレベ−タの群管理制御装置 | |
| JP2006191338A (ja) | バス内のデバイスの故障診断を行うゲートウエイ装置 | |
| JP4938944B2 (ja) | エレベータの情報伝送制御装置 | |
| JP2009049642A (ja) | 伝送システム | |
| CN108954702B (zh) | 一种空调的控制方法、装置、空调和存储介质 | |
| JP5594116B2 (ja) | 入出力二重化装置 | |
| WO2021010166A1 (ja) | シリアル通信方法及びシリアル通信システム | |
| JPH10232704A (ja) | 二重化プログラマブルコントローラ | |
| JP2003140704A (ja) | プロセス制御装置 | |
| JPH05257852A (ja) | プロセスデータ処理システムおよび処理方法 | |
| JP2004213412A (ja) | 二重化制御装置 | |
| JP5516402B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
| JP4633378B2 (ja) | 昇降機制御情報伝送制御回路 | |
| JP2000132210A (ja) | 制御装置及び協調制御方法 | |
| JP2002064520A (ja) | 昇降機制御伝送システム | |
| JP5609272B2 (ja) | サーバ装置、サーバシステム及びサーバ装置の制御方法 | |
| JPS6412144B2 (ja) | ||
| JPH07143148A (ja) | 高速サイクリック伝送装置 | |
| JPH0836543A (ja) | スレーブボード検出方法及びその装置 | |
| JP2500006Y2 (ja) | プログラマブル・コントロ―ラ・システム | |
| JPS6160445B2 (ja) | ||
| JPH0730980A (ja) | 二重化制御システム | |
| JP2001157276A (ja) | 制御システムにおける通信処理方法 | |
| JP2002232440A (ja) | 通信端末の内部通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060314 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4938944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |