JPH02256287A - 半導体発光装置およびその使用方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高効率の埋込み形半導体発光装置に関するもの
である。

〔従来の技術〕

第８図（ａ）〜（Ｃ）は、従来技術による埋込み形半導
体発光装置の構造例を示す断面図である。同図において
、１は半導体結晶基板、２は発光層３の下方に位置する
下部層（下方クラッド層）、４は発光層３の上方に位置
する上部層（上方クラッド層）、５は上部層４の上方に
位置するキャンプ層である。

６および７は発光層３の両側壁に位置する埋込み領域で
ある。８は第１の電極であり、第８図（ａ）。

（Ｃ）ではキャップ層５にその上方からオーム性で接触
し、（ｂｌでは上部層４にその上方からオーム性で接触
する。９は第２の電極であり、（８１，（ｂｌではｐ形
３ｎ形の導電性半導体基板ｌにその裏面からオーム性で
接触し、（Ｃ）では絶縁性の半導体基板ｌにその上面か
ら接する下部層２に対してオーム性で接触する。

上記の構成において、発光層３はこれを上下から挟む上
部層４および下部層２の双方とヘテロ接合を形成してい
る。すなわち、発光層３のエネルギー禁制帯幅は、発光
層３を上下から挟む上部層４および下部層２のエネルギ
ー禁制帯幅のいずれよりも小さいことを条件とし、この
条件により上部層４と下部層２の多数キャリアである電
子および正孔が順方向パイアメ状態において発光層３に
注入された場合に発光Ｎ３内により強く閉じ込められて
、より効率の高い発光が実現される。

上記の発光動作を可能にする順バイアス状態とは、発光
層３を挟んで上下に対向する上部層４および下部層２の
多数キャリアがそれぞれ相対する側に向かって流れるた
めに上部層４と下部層２の中間に位置する発光層３に流
入する状態であり、上記のバイアスの方向における順の
方向は上記の層構成から発光層３を除いた場合の一般的
なホモｐｎ接合における順なる方向と等しく、以下にお
いてはこれを本装置の順バイアス状態と定義する。

上記の順バイアス状態におかれた第８図の装置における
第１の電極８と第２の電極９を結びがっ埋込み領域６，
７を通りかつ発光層３を通らない電気力線に沿って電子
、正孔が流れ、この電気ヵ線は装置の発光動作に寄与し
ない埋込み領域６゜７を介する電流の通り道にあたる。

かがる電気力線上には、第８図（ａ）の場合、その上方
から表記するとｎｐｎｐの積層接合（以下、ｒｎ、　ｐ
ｚ　ｎ３ｐ積層接合」という）が形成され、（Ｃ）の場
合、その上方から表記するとｐｎｐｎの積層接合（以下
、ｒｐ３ｎ、ｐｉ　ｎ積層接合」という）が形成され、
これらの積層接合に対するバイアスは上記両積層内のｎ
ｔ　ｐｒ　　ｐｒ　ｎ接合とｎ、ｐ、ｐ３　Ｉ’ｍ接合
についてはいずれもすべて順方向バイアスとなり、かつ
対称の中心になるｐｇ　ｎｔ　　ｎｚ　ｐ接合に対して
は逆方向バイアスとなる。さらに、（ｂｌの場合、上記
と同様に上方から表記すると上部層４を通る場合はｐｎ
ｐｎの積層接合（以下、ｒｐ＋　ｎｔ　Ｉ）ａｎ積層接
合」という）となり、この積層接合に対するバイアスの
方向は（Ｃ）の場合に相当することが自明である。

以上により上記で表記を区別したｐｒ　ｎｚ　ｐ１ｎ２
ｐ３ｎ積層接合とｎｔ　ｐｚ　ｎｚ　ｐ積層接合とに印
加さレタ順バイアス（発光動作バイアス）状態は、上記
の両積層接合ともにｎｐｎｐの積層接合の中心の接合を
逆バイアスし、外側の２つの接合を順バイアスにしたバ
イアス状態（以下、［ｎｐｎｐ接合の順バイアス状ＩＪ
という）として統一して表現できる。

従来技術による上記のｎｐｎｐ接合の順バイアス状態に
おけるエネルギーバンドの状態を第５図の（ａｌと（ｂ
ｌとを比較することにより以下に述べる。

図中の１０．１１および１２は伝導帯端、価電子帯端お
よびフェルミ単位であり３ｎ、ｐは各領域の導電形を意
味する。■、およびＶ、は接合における順バイアス電圧
および逆バイアス電圧を意味し、１３ｎ、Ｉは接合であ
る。

第５図（ａｌは外部からバイアスが印加されていない熱
平衡状態を示しており３ｎｐｎｐ接合に電流は流れない
。（ｂｌは従来技術による装置における上記ｎｐｎｐ接
合の順バイアス状態を示す。ここで、上記ｎｐｎｐ接合
構成中の外側部分にあたるｎ領域（接合■を形成するｎ
領域）およびｎ領域（接合■を形成するｎ領域）は、第
１の電極８および第２の電極９に直接オーム性で接触、
あるいは上記ｎ領域およびｎ領域に接する同じ導電形の
領域を通じて電極８および９にオーム性で接続されてい
る。従って、上記ｎｐｎｐ接合構成中の外側部分にあた
るｎ　’ｐＨ域およびｎ領域の電位はほぼ電極８および
電極９の電位に等しく、電極８および電極９によってい
わば直接的に決められる。

しかるに、上記ｎｐｎｐ接合構成中での内側部分にあた
るｎ領域およびｎ領域は、第８図に描かれているように
埋込み領域６，７に対応しており、これらの内側部分の
ｎ領域３ｎ領域の電位は直接的に外部要素によって支配
されておらず、電位としてはいわばフローティングの状
態である。また、これらの埋込み領域６，７の厚さは少
数キャリアの拡散長と同程度であり、ひとたび少数キャ
リアが侵入すると、侵入した側とは反対側の接合まで拡
散により到達する程度の厚さである。

〔発明が解決しようとする課題〕

従って、従来技術による装置の上記ｎｐｎｐ接合の順バ
イアス状態においては、第５図（ｂ）に示されるように
、接合ｒ、ｍが順方向にバイアスされ、上記ｎｐｎｐ接
合構成中の外側部分にあたるｎ領域から電子が内側の隣
接ｎ領域に注入されて接合■に拡散して達し、さらに接
合■内をドリフトして内側のｎ１Ｊｉ域に到達すること
は避けがたい。また、同時に上記ｎｐｎｐ接合構成で反
対側の外側部分にあたるｎ領域がら正孔が内側の隣接ｎ
領域に注入されて接合Ｈに拡散して達し、さらに接合■
内をドリフトして内側のｐ　ｗｉ域に到達することも避
けがたい。

かかる状態の発光層は、上記ｎｐｎｐ接合構成中の内側
部分のｎ領域およびｎ領域の電位が上述のごとくフロー
ティングの状態にあることに起因しており、上記ｎｐｎ
ｐ接合に加えられたバイアス電圧は接合Ｉおよび■の順
方向バイアス電圧にその大部分を分配され、接合■に対
する逆方向バイアス電圧としては僅かしか分配されない
状態である。かかる状態では、装置の発光状態において
ｎｐｎｐ接合内の接続■に逆方向バイアスが印加され、
上記埋込み６，７に流れる電流が阻止されているという
状態が失われている。

以上、従来の技術による装置における上記ｎｐｎｐ接合
の問題点は、順バイアス状態において接合Ｉおよび■が
順方向にバイアスされることにあり、その原因は上記ｎ
ｐｎｐ接合構成中の外側部分にあたるｎ　’ｐＭ域およ
びｐ　ＳＴＡ域に隣接する内側ｐ領域およびｎ領域にお
ける電位のフローティング状態にあることを示した。

本発明はこのような点に漏みてなされたものであり、そ
の目的とするところは、埋込み領域を流れる漏れ電流の
少ない半導体発光装置を提供することにある。本発明の
他の目的は、闇値電流および駆動電流が小さい半導体発
光装置を提供することであり、更に他の目的は、高出力
化が実現できる半導体発光装置を提供することがである
。

〔課題を解決するための手段〕

このような課題を解決するために本発明は、半導体基板
上に少なくとも２つの半導体ヘテロ接合に挟まれた発光
層を備え、この発光層の上部層をｐ形またはｎ形となし
かつ発光層の下方に位置して基板に接する下部層をｎ°
形またはｐ形となすダブルヘテロｐｎ接合領域を持つ半
導体発光装置において、 ダブルヘテロｐｎ接合領域の少なくとも発光層の側壁に
接して形成された埋込み領域と、埋込み領域およびダブ
ルヘテロｐｎ接合領域の双方の領域の上方を覆うキャッ
プ領域と、このキャップ領域にオーム性で接触する第１
の電極と、下部層にオーム性で接触または下部層と低抵
抗で電気的に接続した基板の裏側にオーム性で接触する
第２の電極とを備え、 キャップ領域の導電形をダブルヘテロｐｎ接合領域にお
ける発光層の上部層における導電形と同じくし、第１の
電極と第２の電極の間に印加するバイアスによってダブ
ルヘテロｐｎ接合領域のｐｎ接合が順方向にバイアスさ
れ発光層に電子と正孔と流入して再結合することにより
発光動作し、埋込み領域においてｐ形およびｎ形の導電
層が積層せられ、キャップ領域から埋込み領域を介して
下部層に至る経路にｐ＋　　ｎｚ　ｐｚ　ｎ積層接合ま
たはｒｌ＋　　ｐｚ　ｎｓ　ｎ積層接合が含まれ、ｐ＋
　　ｎｚ　ｐ３　ｎ積層接合の場合においては、ｐｎｚ
　Ｉ）３　ｎ積層におけるｐ＋　　ｎｚ接合を形成する
ｎ形領域にオーム性またはショットキー障壁性で接続す
る第３電極と、［）＋　　ｎｚ　ｐ３　ｎ積層における
ｐ３ｎ接合を形成するｐ形領域にオーム性またはショッ
トキー障壁性で接続する第４電極とを配設し、 ｎ＋　　ｐｚ　ｎｚ　ｎ積層接合の場合においては３ｎ
１１）ｚ　ｒｌ＋　ｎ積層におけるｎ＋　Ｐｚ接合を形
成するｐ形領域にオーム性またはショットキー障壁性で
接続する第３電掻と３ｎ＋　　１）２　ｎｚ　ｎ積層に
おけるｎ）ｐ接合を形成するｎ形領域にオーム性または
ショットキー障壁性で接続する第４電掻とを配設する ようにしたものである。

〔作用〕

本発明による半導体発光装置は漏れ電流が極めて小さい
。従って、闇値電流および駆動電流の低減化が実現され
、レーザ発振時の発熱が抑制され、高出力化も可能にな
る。

〔実施例〕

第５図を用いて本発明の特徴を述べる。本発明によれば
、第５図（Ｃ１においてｎｐｎｐ接合構成中の外側部分
にあたるｎ領域およびｐ領域に隣接する内側のｐ　９１
域およびｎ領域のいずれもの領域に対して電位を直接的
に与え、この電位は、装置への順バイアスの増加にとも
なって接合１および■が順方向にバイアスされる状態を
抑止する目的の電位である。従って、本発明ではｎｐｎ
ｐもしくはｐｎｐｎ接合構成中の接合１．　　ＩＩＩの
接合電位を変えることなく接合■に逆方向バイアスを印
加できる。

すなわち、本明細書記載の発明は、接合Ｉおよび■を形
成する両側の導電体を同電位（以下「ゼロバイアス状態
」という）、つまり第５図（ａｌの状態に近づける特徴
、接合Ｉおよび■を逆方向バイアス状態にする特徴、ま
たはこれら２つの特徴が組み合わされた特徴を有する。

上記ゼロバイアス状態または逆方向バイアス状態では３
ｎｐｎｐ接合構成中の外側部分にあたるｎ　６Ｍ域から
接合内への電子の進入は抑止され、かつｎｐｎｐ接合構
成中の外側にあたるｎ領域から接合内への正孔の進入は
抑止されることにより、上記ｎｐｎｐ接合の電流はしゃ
断できるという効果を生み出す。

また、電極８と９（第８図参照）に加えられるバイアス
電圧で生ずる上記ｎｐｎｐ接合の順バイアス状態におい
て、上記ｎｐｎｐ接合構成中の内側部分にあたるｎ領域
とｎ領域との電位の相対関係は、第５図（Ｃ）に示され
るように、接合Ｈに逆方向バイアスを人為的に直、接印
加した状態に対応する。

次に、本発明による半導体発光装置の第１の実施例につ
いて説明する。第１図ｔｅｌは、本発明による半導体発
光装置の第１の実施例を示す断面図、第１図（ａ）〜（
ｅ）は各製造工程における断面を示す断面図であって、
第１図（ａｌはウェハの断面図、第１図（ｂｌはメサエ
ッチングが施されたウェハの断面図、第１図（Ｃ）は埋
込み成長が施されたウェハの断面図、第１図（ｄｌは埋
込み領域にメサエッチングが施されたウェハの断面図、
第１図（ｅ）は電極形成処理が施されたウェハの断面図
である。

以下、本実施例における埋込み形半導体発光装置の構造
をその製造工程にしたがって説明する。

まず、第１図（ａｌに示すように、（１００）面ｐ形Ｉ
ｎＰｉ板ｌ上に液相エピタキシャル法によってｐ形１ｎ
Ｐ下方クラッド層２、Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ活性層３
３ｎ形！ｎＰ上方クラッド層４３ｎ形［ｎＰキャンプ層
５を順次形成する。次に、第１図（ｂ）に示すように、
成長面にプラズマＣＶＤ法によって窒化シリコン膜１３
を形成し、通常のホトリソグラフィ技術により（１１０
）方向に幅５〜６μｍの窒化シリコン膜のストライプを
形成し、半導体層を露出させる。その後、ブロムメタノ
ール等のエツチング液により積層した半導体層を加工す
る。

この工程で、活性層３から上方の部分は、異方性エツチ
ングにより、断面形状が逆三角形となる逆メサ状となり
、活性層３から下方の部分は、基板に向かって放物線を
描くような順メサ形状となる。

引き続いて、第１図（Ｃ）に示すように、エツチングに
よってメサ形状に加工した部分の側壁にｎ形ＩｎＰの電
流ブロック層６．　　ｐ形１ｎＰの電流閉じ込め層？３
ｎ形！ｎＰキャップ層５を順次成長し、埋込み領域を形
成する。次に、窒化シリコン膜１３を除去し、再びＳｉ
Ｏ□等からなる絶縁膜１４を第１図（ｄｌに示すように
ダブルヘテロｐｎ接合上方部に形成し、この絶縁膜１４
をマスクとして埋込み領域６，７を順メサ形状にエツチ
ングする。次に、Ｓｉｎ、等からなる絶縁膜１４を再度
形成し、第１図（Ｉｌｌ）に示すように、通常のホトリ
ソグラフィ技術によりコンタクトホールを形成する。

そして、このコンタクトホールを介してｎ形ＩｎＰキャ
ップ層５とｐ形［ｎＰ電流閉じ込め層７を結合するＡ　
ｕ　／　Ｚ　ｎ電極１５ａ（第３の電極）ならびにｎ形
１ｎＰ電流ブロック層６とｐ形ＩｎＰ基板１を結合する
Ａｕ／Ｚｎ電極１５ｂ　（第４の電極）を形成する。更
に、第１図（ｅ）に示すように、基板ｌの裏面を研磨し
てウェハの厚さを約８０μｍとした後、□基板１の研磨
面にＡ　ｕ　／　Ｇ　ｅ　／　Ｎ　ｉ電極１６を真空蒸
着し、水素雰囲気中４２０　”Ｃで１５秒間熱処理して
オーミック電極を形成する。

最後に、襞間により反射端面を形成し、埋込み形半導体
発光装置を完成する。なお、第３の電極１５ａは第１の
電極８　（第８図参照）に接続されているか、あるいは
キャンプ層５にオーム性またはショットキー障壁性で接
続されており、第４の電極１５ｂは第２の電極１６に接
続されているが、あるいは基板１にオーム性またはショ
ットキー障壁性で接続されている。

第２図は、本実施例において作製した埋込み形半導体発
光装置の埋込み領域におけるエネルギーバンド構造を示
したものである。同図において、■は基板、２は下方ク
ラッド層、５はキャップ層、６は電流ブロック層、７は
電流閉じ込め層、１０は伝導帯端、１１は価電子帯端で
あり、■は接合である。縦軸はエネルギーポテンシャル
を示し、横軸は寸法を示す。ｐ形ＩｎＰ電流閉じ込め層
７とｎ形１ｎＰ電流ブロック層６とによって形成される
接合■において、電子、正孔の擬フエルミボテンシセル
φ１．φ、に顕著な電圧降下が認められ、空乏層が形成
されていることがわかる。これは、ｎ形ＩｎＰキャップ
層５とｐ形１ｎＰ電流閉じ込め層７を結合するＡ　ｕ　
／　Ｚ　ｎ電極１５ａならびにｎ形１ｎＰ電流ブロック
層６とｐ形１ｎＰ基板１を結合するＡ　ｕ　／　Ｚ　ｎ
電極１５ｂを形成することにより３ｎ形１ｎＰキャップ
層５とｐ形１ｎＰ電流閉じ込め層７とが等電位、またｎ
形１ｎＰ電流閉じ込め層６とｐ形ＩｎＰ基板ｌとが等電
位となり、ｐ形１ｎＰ電流閉じ込め層７とｎ形１ｎＰ電
流ブロック層６とによって形成される接合が効果的に逆
バイアス状態となり、顕著な電流ブロック効果を有する
ようになるからである。この結果、埋込み領域６，７を
流れる漏れ電流を低減することができ、活性層３に高効
率に電流を注入することが可能となる。

第３図は、本発明による半導体発光装置の第２の実施例
を示す断面図である。この実施例の製造工程は、第１図
（ｄｉに示すように絶縁膜１４をマスクとして埋込み領
域６，７をメサ形状にエツチングする工程まで、つまり
第１図（ａ）〜第１図（ｄｌの工程までは第１の実施例
と同しであるのでその説明を省略する。埋込み領域６，
７をメサ形状に工・ノチングした後、Ｓｉｎ、等からな
る絶縁膜１４を再度形成し、第３図に示すように、通常
のホトリソグラフィ技術によりコンタクトホールを形成
する。そして、このコンタクトホールを介してｎ形Ｉｎ
Ｐキャップ層５とｐ形ＩｎＰ電流閉し込め層７を結合す
るＡ　ｕ　／　Ｚ　ｎ電極１５ａならびにｎ形ＩｎＰ電
流ブロック層６とオーム性に接触するＡｕ　／　Ｚ　ｎ
電極１５ｂを形成する。さらに、第３図に示すように、
基板ｌの裏面を研磨してウェハの厚さを約８０μｍとし
た後、基板１の研磨面にＡｕ　／　Ｇ　ｅ　／　Ｎ　ｉ
電橋１６を真空蒸着し、水素雰囲気中４２０℃で１５秒
間熱処理してオーミ・ツク電極を形成する。最後に、襞
間により反射端面を形成し、埋込み形半導体発光装置を
完成する。

第４図は、第２の実施例において作製した埋込み形半導
体発光装置の埋込み領域６，７におけるエネルギーバン
ド構造を示したものであり、第２図と同一部分又は相当
部分には同一符号が付しである。ｐ形！ｎＰ電流閉じ込
め層６とｎ形１ｎＰ電流ブロック層７とによって形成さ
れる接合において、電子、正孔の擬フエルミポテンシャ
ルφ１゜φ２に顕著な電圧降下が認められ、空乏層が形
成されていることがわかる。これは３ｎ形１ｎＰキャッ
プＮ５とｐ形１ｎＰ電流閉じ込め層７を結合するＡ　ｕ
　／　Ｚ　ｎ電極１５ａならびにｎ形１ｎＰ電流ブロッ
ク層６上のＡ　ｕ　／　Ｚ　ｎ電極１５ｂを形成するこ
とにより、ダブルヘテロｐｎ接合に電流を注入するため
の電源とは独立に第２の電源によってｎ形１ｎＰ電流閉
じ込め層６の電位を制御できるため、ｐ形１ｎＰ電流閉
じ込め層７とｎ形ＩｎＰ電流ブロック層６とによって形
成される接合をより効果的に逆バイアス状態とすること
ができ、顕著な電流ブロック効果を実現できるからであ
る。

この結果、埋込み領域６．７を流れる漏れ電流を大幅に
低減することができ、活性層３に高効率に電流を注入す
ることが可能となる。

第６図は、本発明による半導体発光装置の第３の実施例
を示す断面図である。この実施例の製造工程は、第１図
（ｂｌに示すように絶縁１！１３をマスクとしてダブル
ヘテロ接合領域をエツチングする工程までは第１の実施
例と同じであるので、その説明は省略する。ダブルヘテ
ロ接合領域のエツチングに引き続いて、メサ形状の加工
した部分の側壁にｎ形１ｎＰの電流プロ・ツク層６、Ｆ
ｅＦ−プ半絶縁性ＩｎＰ層（１層）１６、ｐ形［ｎＰの
電流閉込め層７３ｎ形１ｎＰキャップ層５を順次成長し
、埋込み領域を形成する。以下は、再び第１の実施例と
同様の工程を経て、埋込み形半導体発光装置を完成する
。

従来、Ｆｅドープ半絶縁性ＩｎＰ層を電流ブロック層に
用いた半導体レーザでは、Ｆｅドープ半絶縁性ＩｎＰ層
中に電子と正孔とが同時に注入されると、再結合電流が
流れ、必ずしも高抵抗層として機能しないことが問題と
されてきたが、本半導体発光装置では、Ｆｅドープ半絶
縁性ＩｎＰ層の上下に位置するｐｎ接合をゼロバイアス
状態に保っているため、Ｆｅドープ半絶縁性ＩｎＰＩｉ
中へのキャリアの注入が生ぜず、完全な高抵抗層として
機能する。この結果、埋込み領域６，１６゜７を流れる
漏れ電流を大幅に低減することができ、活性層３に高効
率の電流を注入することができる。

第７図は、本発明による半導体発光装置の第４の実施例
を示す断面図である。この実施例の製造工程は、第１図
（ｄｌに示すように、絶縁膜１４をマスクとして埋込み
領域６．７をメサ状にエツチングする工程まで↓よ第１
の実施例と同じであるのでその説明を省略する。埋込み
領域６，７をメサ状にエツチングした後、Ｓｉｎ、等か
らなる絶縁膜１４を再度形成し、通常のホトリソグラフ
ィー技術によりコンタクトホールを形成する。そして、
このコンタクトホールを介して、キャップ１１５に接続
する電極８．電流ブロック層６と接続する電極ｔｓｂ、
電流閉込め層７と接続する電極１５ａを形成する。以下
は、再び第１の実施例と同様の工程を経て、埋込み半導
体発光装置を完成する。

半導体発光装置では、電流閉込め層７の電位を独立に制
御できるため、電流ブロック層７と電流閉込め層６とに
よって形成される接合をより効果的に逆バイアス状態と
することができる。この結果、埋込み領域６，７を流れ
る漏れ電流を大幅に低減することができ、活性層３に高
効率に電流を注入することが可能となる。

以上、本発明を実施例に基づき説明したが、本発明は上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲で変更可能であることは言うまでもない。

〔発明の効果〕

以上説明したように本発明による半導体発光装置におい
ては、ｐｒ　　ｎｚ　ｐ３　ｎ積層接合の場合において
は、ｐｔ　　ｎｇ　ｐ３　ｎ積層におけるｐＩ　　ｎｚ
接合を形成するｎ形領域にオーム性またはショットキー
障壁性で接続する第３電極と、ｐＩ　ｎｚ　ｐ１ｎ２ｐ
３ｎ積層における１）３　ｎ接合を形成するｐ形領域に
オーム性またはショットキー障壁性で接続する第４電極
とを配設し３ｎＩ　ｐｔ　ｎ３ｐ積層接合の場合におい
ては３ｎＩ　ｐｔ　ｒｌ＋　１）積層におけるｎ１ｐ２
接合を形成するｐ形領域にオーム性またはショットキー
障壁性で接続する第３電極と３ｎｔ　Ｐｇｎ３ｐ積層に
おけるｎｚ　ｐ接合を形成するｎ形領域にオーム性また
はショットキー障壁性で接続する第４電極とを配設する
ようにしたことにより、ｐＩ　ｎｚ接合を形成するｎ形
領域とｐａｎ接合を形成するｐ形領域との間の接合が完
全な逆バイアス状態となり空乏層が形成されるため、発
光層の上部層ｈ　　ｐＩ”ｚ接合を形成するｎ形領域１
ｐｉｎ接合を形成するｐ形領域を介して流れる漏れ電流
およびキャップ領域＋　　ｆ’ｔ　”を接合を形成する
ｎ形領域１ｐ＊ｆｌ接合を形成するｐ形領域を介して流
れる漏れ電流の発生を低減できるという効果がある。

また、同様に３ｎＩ　ｐｔ接合を形成するｐ形領域とｎ
ｓ　ｐ接合を形成するｎ形領域との間の接合が完全な逆
バイアス状態となり空乏層が形成されるため、発光層の
上部層ｒ　　ｎＩ　ｐｚ接合を形成するｐ形領域、Ｉ’
１ｉｉ）接合を形成するｎ形領域を介して流れる漏れ電
流およびキャップ領域＋　　ｎｔ　ｐｔ接合を形成する
ｐ形碩域＋ｎｚ　ｐ接合を形成するｎ形領域を介して流
れる漏れ電流の発生を低減できるという効果がある。

さらに、漏れ電流が極めて小さいため、闇値電流および
駆動電流の低減化を実現でき、高性能の半導体発光装置
を提供できる効果がある。

さらに、闇値電流、駆動電流を低減できるため、レーザ
発振時の発熱が抑制され、高出力化も可能になるという
効果が得られる。

さらに、埋込み領域中のｐＩ　ｎｆｆ１＋　　ｐ３　ｎ
接合もしくはｎＩ　ｐｇ　ｒ　　ｎｓ　ｐ接合をゼロバ
イアス状態にすることにより、埋込み領域中へのキャリ
アの注入を抑制できるため、クラッド層、電流ブロック
層、電流閉込め層を介して流れる漏れ電流、キャップ層
、電流ブロック層、電流閉込め層を経由して流れる漏れ
電流の発生を低減できるという効果がある。

【図面の簡単な説明】

第１図（司〜（ｅ）は本発明による半導体発光装置の第
１の実施例の作製手順を示す断面図、第２図は第１図（
ｅｌの装置の埋込み領域のエネルギーバンド構造を示す
説明図、第３図は本発明による半導体発光装置の第２の
実施例を示す断面図、第４図は第３図の装置の埋込み領
域のエネルギーパンｌ構造を示す説明図、第５図は埋込
み領域のエネルギーバンド構造を示す説明図、第６図お
よび第７図は本発明による第３および第４の実施例を示
す断面図、第８図は従来の半導体発光装置を示す断面図
である。 ■・・・ｐ形１ｎＰ基板、２・・・ｐ形１ｎＰ下方クラ
ット層、３・・・ＩｎＧａＡｓ活性層、４・・・ｎ形１
０Ｐ上方クラッド層、５・・・ｎ形ＩｎＰキャップ層、
６・・・ｎ形１ｎＰ電流ブロック層、７・・・ｐ形１ｎ
Ｐ電流閉じ込め層、１３・・・窒化シリコン膜、１４・
・・絶縁層、１５　ａ、ｌ　５　ｂ−Ａｕ／Ｚｎ電掻、
１６−　Ａ　ｕ　／　Ｇ　ｅ　／　Ｎ　ｉ電極。

Claims (4)

【特許請求の範囲】
1. （１）半導体基板上に少なくとも２つの半導体ヘテロ接
   合に挟まれた発光層を備え、この発光層の上部層をｐ形
   またはｎ形となしかつ前記発光層の下方に位置して前記
   基板に接する下部層をｎ形またはｐ形となすダブルヘテ
   ロｐｎ接合領域を持つ半導体発光装置において、 前記ダブルヘテロｐｎ接合領域の少なくとも前記発光層
   の側壁に接して形成された埋込み領域と、前記埋込み領
   域および前記ダブルヘテロｐｎ接合領域の双方の領域の
   上方を覆うキャップ領域と、このキャップ領域にオーム
   性で接触する第１の電極と、前記下部層にオーム性で接
   触または前記下部層と低抵抗で電気的に接続した前記基
   板の裏側にオーム性で接触する第２の電極とを備え、前
   記キャップ領域の導電形を前記ダブルヘテロｐｎ接合領
   域における前記発光層の上部層における導電形と同じく
   し、第１の電極と第２の電極の間に印加するバイアスに
   よって前記ダブルヘテロｐｎ接合領域のｐｎ接合が順方
   向にバイアスされ前記発光層に電子と正孔と流入して再
   結合することにより発光動作し、前記埋込み領域におい
   てｐ形およびｎ形の導電層が積層せられ、前記キャップ
   領域から前記埋込み領域を介して前記下部層に至る経路
   にｐ＿１ｎ＿２ｐ＿３ｎ積層接合またはｎ＿１ｐ＿２ｎ
   ＿３ｐ積層接合が含まれ、 前記ｐ＿１ｎ＿２ｐ＿３ｎ積層接合の場合においては、
   前記ｐ＿１ｎ＿２ｐ＿３ｎ積層におけるｐ＿１ｎ＿２接
   合を形成するｎ形領域にオーム性またはショットキー障
   壁性で接続する第３電極と、前記ｐ＿１ｎ＿２ｐ＿３ｎ
   積層におけるｐ＿３ｎ接合を形成するｐ形領域にオーム
   性またはショットキー障壁性で接続する第４電極とを配
   設し、 前記ｎ＿１ｐ＿２ｎ＿３ｐ積層接合の場合においては、
   前記ｎ＿１ｐ＿２ｎ＿３ｐ積層におけるｎ＿１ｐ＿２接
   合を形成するｐ形領域にオーム性またはショットキー障
   壁性で接続する第３電極と、前記ｎ＿１ｐ＿２ｎ＿３ｐ
   積層におけるｎ＿３ｐ接合を形成するｎ形領域にオーム
   性またはショットキー障壁性で接続する第４電極とを配
   設した ことを特徴とする半導体発光装置。
2. （２）請求項１記載の半導体発光装置において、ｐ＿１
   ｎ＿２ｐ＿３ｎ積層接合の場合においては、第３電極は
   第１電極に接続するか又は前記ｐ＿１ｎ＿２接合を形成
   するｐ形導電層にオーム性またはショットキー障壁性で
   接続し、第４電極は第２電極に接続するか又は前記ｐ＿
   ３ｎ接合を形成するｎ形導電層にオーム性またはショッ
   トキー障壁性で接続し、 ｎ＿１ｐ＿２ｎ＿３ｐ積層接合の場合においては、第３
   電極は第１電極に接続するか又は前記ｎ＿１ｐ＿２接合
   を形成するｎ形導電層にオーム性またはショットキー障
   壁性で接続し、第４電極は第２電極に接続するか又は前
   記ｎ＿３ｐ接合を形成するｐ形導電層にオーム性または
   ショットキー障壁性で接続した ことを特徴とする半導体発光装置。
3. （３）請求項１又は請求項２記載の半導体発光装置にお
   いて、 ｐ＿１ｎ＿２ｐ＿３ｎ積層接合の場合においてはｎ＿２
   層とｐ＿３層との間に半絶縁性層が挿入され、ｎ＿１ｐ
   ＿２ｎ＿３ｐ積層接合の場合においてはｐ、層とｎ＿３
   層との間に半絶縁性層が挿入されたことを特徴とする半
   導体発光装置。
4. （４）請求項１記載の半導体発光装置において、ｐ＿１
   ｎ＿２ｐ＿３ｎ積層接合の場合においては、第３電極の
   電位を第１電極の電位に対して高く保ちつつ、第１電極
   の電位を第２電極の電位に対して高く与えて発光動作を
   させ、 ｎ＿１ｐ＿２ｎ＿３ｐ積層接合の場合においては、第３
   電極の電位を第１電極の電位に対して低く保ちつつ、第
   １電極の電位を第２電極の電位に対して低く与えて発光
   動作をさせる ことを特徴とする半導体発光装置の使用方法。