JPH01143383A - 光電子集積回路およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体レーザや発光ダイオードなどの発光素
子とこれらの発光素子を駆動するためのへテロ接合バイ
ポーラトランジスタ（ＨＢＴ）などの電気素子を同一基
板上に集積化した光電子集積回路装置（○ＥＩＣ）およ
びその製造方法に関する。

３ヘーノ 従来の技術 半導体レーザや発光ダイオードなどの発光素子とこれら
の発光素子を駆動するためのへテロ接合バイポーラトラ
ンジスタなどの電気素子を同一の基板上に集積化した光
電子集積回路装置はＬＡＮや石英ファイバーを使った長
距離光ファイバー通信ヤコンピュータ間の光ファイバー
による高速データ通信などに用いる光源として高性能、
高信頼。

低価格が期待されている。光電子集積回路装置に関して
は種々の提案がある。

たとえばアプライド・フィジックス・レターズの第４６
巻、１９１〜１９３ページ（１９８４年刊）にあるよう
に埋め込みへテロ構造（ＢＨ）レーザとへテロ接合バイ
ポーラトランジスタトラ集積化した従来例がある。以下
にその従来例の製造方法および構造について述べる。第
２図ａに示すようにＮ型ＩｎＰ基板３０１上にダブルへ
テロ接合（ＤＨ）を形成するようにＮ　ＩＪ　ＩｎＰク
ラッド層３ｏ２（キャリア密度５　Ｘ　１０”ｃｍ−３
，厚さ６μｍ）、ＩｎＧａＡｓＰ活性層３ｏ３（バンド
ギャップ波長λ（Ｊ　：　１．３　μｍ　、厚さ０．１
５　μｍ）、Ｐ型ＩＺＩＰクラッド層３０４（キャリア
密度５×１０１７画一６．厚さ２．５μｍ）およびＰ型
Ｉ　ｎＧａＡｓ　Ｐ　コンタクト層（バンドギャップ波
長λｇ＝１．３μｍ。

厚さ０．５μｍ）を順次液相エピタキシャル（ＬＰＥ）
法によって形成する。次に熱ＣＶＤ法で形成した厚さ５
０ｎｍのシリコン酸化膜（Ｓ　１０２膜）３０６をたと
えば幅７μｍのストライプ状に形成し、このシリコン酸
化膜３０６をマスクとしてメタノールで２重量パーセン
トに希釈した臭素で第２図すに示すような逆メサ形状３
０７を形成する。その後液相エピタキシャル法で逆メサ
形状３０７をＰ型ＩｎＰ分離層３１１（キャリア密度１
×１０　口　。

厚さ１　μｍ　）、Ｎ５ＩｎＰコレクタ層３１２（キャ
リア密度Ｉ　Ｘｌ　０１７ｆｆ−３，厚さ２μｍ）、Ｐ
型ＩｎＧａＡｓＰベース層３１３（バンドギャップ波長
λｑ−１，１μｍ、キャリア密度ｌＸ１０　　ＣＩＩＩ
。

厚さ０．３μｍ　）　、　Ｎ型ＩｎＰｘミッタ層３１４
（キャリア密度５　Ｘ　１０”ｆｆ１−３．厚さ０．７
μｍ）およヒＮ　５　Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　Ｐ　エ
ミッタコンタクト層３１６６ベーノ （バンドギャップ波長λｇ　＝　１．３μｍ　、キャリ
ア密度Ｉ　Ｘ　１０１８（７ｆｆ−３，厚さ０．５μｍ
）で順次埋め込む〔第２図Ｃ〕。

次にレーザ部３１６とへテロ接合バイポーラトランジス
タ部３１７内のエミッタコンタクト層３１５の表面に厚
さ２００膜ｍのシリコン窒化膜（Ｓ１３Ｎ４膜）をプラ
スＣＶＤ法によって堆積し、これをマスクとしてＨ２Ｓ
Ｏ４：Ｈ２Ｏ２：Ｈ２０＝１：１：５の混合液でエミッ
タコンタクト層３１６を選択的にエツチングする。次に
新たに堆積した厚さ３００　ｎ　ｍのシリコン窒化膜３
１８をマスクとしてエミッタ層３１４およびベース層３
１３をそれぞれＨＣＩ　：　Ｈ３Ｐ０４＝１　：　２の
混合液およびＨ２ＢＯ３：Ｈ２Ｏ２：Ｈ２０＝１：１：
５の混合液で選択的にエツチングしてトランジスタ部分
３１７０メサを形成すると第２図ｄに示す形状になる。

その後、新たに堆積し厚さ３００　ｎ　ｍのシリコン窒
化膜３１９と厚さ２００　ｎ　ｍのシリコン酸化膜３２
０からなる２層膜に開孔を穿ち２層膜３１９゜Ａ−７ ３２０をマスクとしてＰ型の不純物であるＺｎをＺ　ｎ
　Ｐ　２を拡散源となる封管拡散法によってＰ型ＩｎＰ
分離層３１１に達するまで５００°Ｃ１時間の拡散を行
って、ヘテロ接合バイポーラトランジスタ素子間の分離
を行うための分離拡散領域３２１を形成する。さらに、
２層膜３１９．３２０のグラフトベース領域に開孔を穿
ちＰ型の不純物であるＺｎをＺ　ｎ　Ｐ　２を拡散源と
する封管拡散法によってベース層３１３に達するまで６
００°Ｃ１０分間の拡散を行ってグラフトベース領域３
２２を形成すると第２図ｅに示すようになる。

次に、２層膜３１９．３２０を全面除去した後厚さ４０
０　ｎ　ｍのシリコン酸化膜３２３を堆積して、厚さ１
０／１５／３００ｎｍのＡｕ／Ｓｎ／Ａｕを蒸着してリ
フトオフ法によシアミッタ電極３２４゜コレクタ電極３
２６を形成する。さらに厚さ１０／１０　／　３００　
ｎ　ｍのＡｕ／Ｚｎ／Ａｕを蒸着してリフトオフ法によ
シアノード電極３２６．ベース電極３２７．　　　　　
　　　分離電極３２８を形成すると第２図ｆに示すよう
になる。

７ヘーノ゛ 次に、レーザ部３１６とへテロ接合バイポーラトランジ
スタ部３１７とを電気的に分離するためシリコン酸化膜
３２３に開孔を設けＨＣＩ　：Ｈ３Ｐ０４＝１：２の混
合液でコレクタ層３１２および分離層３１１をエツチン
グして分離溝を形成し、第２図ｑに示すように絶縁性樹
脂３２９を分離溝に埋め込む。

次に厚さ１００／１１０００ｎのＴｉ／Ａｕを蒸着して
リフトオフ法によシ素子間の電極配線３３０を形成する
。次にＮ型ＩｎＰ基板３０１の厚みが１００μｍになる
ように裏面を研磨して厚さ１０／　１５／　ｓ　ｏ　ｏ
　ｎ　ｍのＡｕ／Ｓｎ／Ａｕを蒸着してカソード電極３
３１を形成すると第２図りに示すようなりＨレーザとへ
テロ接合バイポーラトランジスタとを集積化した光電子
集積回路ができ上がる。

第３図に第２図の従来例の光電子集積回路の等価回路を
示す。この光電子集積回路においてはへテロ接合バイポ
ーラトランジスタが３ｉ子集ｉ化されており、これらは
ＢＨレーザを駆動するための差動スイッチを構成してお
り、ＢＨレーザに近接してヘテロ接合バイポーラトラン
ジスタが設けられているので素子間の配線の寄生容量が
小さく高速動作が可能であるという特徴がある。また、
埋め込ＩＫへテロ接合バイポーラトランジスタを形成し
ているのでエピタキシャル成長の回数が２回と少なく、
製作が容易な構成になっている。

発明が解決しようとする問題点 上述の従来の光電子集積回路において動作速度をＩ　Ｇ
Ｈｚ以上に高速化しようとする場合、Ｐ型ＩｎＰ埋め込
み層がへテロ接合バイポーラトランジスタのコレクタ層
とＢＨレーザのＮ型ＩｎＰクラッド層とほぼ全面にわた
ってＰＮ接合を形成しているため接合容量が大きく、ま
たコレクタ層の抵抗を下げようとするとコレクタ層と分
離層との耐圧の関係から耐圧を１０Ｖ以上にするために
はコレクタ層のキャリア密度を２　ＸＩ　Ｏ”（７ｆｆ
−６以上に高くすることができないためコレクタ抵抗が
高く高速化の障害となっていた。

また、従来例においてはへテロ接合バイポーラ９・・−
７ トランジスタの各層の形成を２回目の液相エピタキシャ
ル成長で行っているが、このときはすでに逆メサ形状が
形成されており表面が平坦ではないため各層の膜厚は面
内で不均一に々っている。したがってベース層の厚さも
ヘテロ接合バイポーラトランジスタ素子によって異なっ
ており、電流増幅率も素子によって異なっていた。この
不均一性は光電子集積回路の集積度を高めていく際に問
題となってくる。

サラニ、ヘテロ接合バイポーラトランジスタを高速化し
ようとする場合、ベースのキャリア密度を上げてベース
抵抗を低減し、ベースと接するコレクタのキャリア密度
を下げてコレクタ容量を低減する必要があるが、ベース
のキャリア密度を上げようとすると２度目の液相エピタ
キシャル成長の際にベースの不純物（たとえばＺｎ　）
がコレクタ側に再拡散してし丑ってベース内に少数キャ
リアの拡散を阻止するバンドギャップが広い層ができて
電流増幅率を低下させてしまうという問題もあった。

ｏＡ−７ また、従来例では分離拡散領域およびグラフトベース領
域を形成するために熱拡散を行っているが、この熱処理
によってヘテロ接合バイポーラトランジスタおよびレー
ザが熱劣化を引き起こし歩留まりが低下するという問題
点もあった。

問題点を解決するだめの手段 本発明は上述のような従来の光電子集積回路の高速化、
高集積化における問題点を解決するためになされたもの
で、半絶縁性基板上にＮ型のクラッド層、前記Ｎ型のク
ラッド層よりもバンドギャップが小さい活性層および前
記活性層よりもバンドギャップが大きいＰ型の光導波層
が形成されており、前記Ｐ型光導波層の表面に部分的に
前記光導波層よりもバンドギャップが広いＮ型のエミッ
タ層および電流ブロック層が形成されており、また前記
Ｐ型光導波層の表面に前記Ｎ型エミッタ層を取り囲みさ
らに前記Ｎ型電流ブロック層に設けられだス１−ライブ
状の溝部を埋め込むようにＰ型のクラッド層が形成され
ていて、テロ接合バイポーラトランジスタおよびレーザ
が構成されている１１、−ノ ことを特徴とするものである。

作　　　用 上述の構成により本発明の光電子集積回路はレーザのＮ
５クラッド層とへテロ接合バイポーラトランジスタのコ
レクタ層、レーザのｐ２５光導波層とへテロ接合バイポ
ーラトランジスタのベース層。

レーザのＮ５電流ブロック層とへテロ接合バイポーラト
ランジスタのエミッタ層、レムザのＰ型クラッド層とへ
テロ接合バイポーラトランジスタのグラフトベース層が
それぞれ共通であるという簡単な構造を有しており、ベ
ース層の形成は平坦な基板の表面に液相エピタキシャル
成長するので厚さは均一であり電流増幅率の素子間の不
均一性が少なくなるという作用を有する。また、グラフ
トベース領域や分離領域を形成するための熱拡散工程が
なくなるので従来発生していた熱拡散によるヘテロ接合
バイポーラトランジスタやレーザの特性劣化がないとい
う作用も有する。

さらに、上述の構成によればＰ型の分離層を必要としな
いので寄生容量が小さく、またベースと接するコレクタ
層のキャリア密度を下げることができるのでコレクタ容
量を小さくすることができ、半絶縁性基板と接するコレ
クタ層のキャリア密度を高くすることができるのでコレ
クタ抵抗を小さくすることができ、動作速度を高速化す
ることができる。

実施例 以下、本発明をＩｎＰ　／　Ｉ　ｎＧａＡｓＰ系光電子
集積回路装置に応用した場合の実施例にしたがって説明
する。

第１図ａ〜ｆは、本発明の一実施例の光電子集積回路装
置の製造工程を示す断面構造図である。

第１図ａに示すように（１００）面を主面とする半絶縁
性ＩｎＰ基板１０１上にＮ＋　ｍの高キャリア密度Ｉｎ
Ｐクラッド層１ｏ２（たとえばキャリア密度Ｉ　Ｘ　１
０１８ｔｙｎ−３，厚さ１　μｍ）、Ｎ型の低キャリア
密度ＩｎＰクラッド層１０３（たとえばキャリア密度ｌ
Ｘ１０”α−辱、厚さ１μｍ）、前記Ｎ型ＩｎＰクラッ
ド層１０３よりもバンドギャップが小さいＩｎＧａＡｓ
Ｐ活性層１０４（たとえばバンド１３Ａ−ノ ギヤツブ波長２μｍ１．３μｍ、厚さ００１５８ｍ）、
前記活性層１０４よりもバンドギャップが大きいＰ型の
ＩｎＧａＡｓＰ光導波層１０６（たとえばバンドギャッ
プ波長λｑ−１，１μｍ　、キャリア密度３　Ｘ　１０
”７ｍ−３，厚さ０．３　μｍ　）、Ｎ型ＩｎＰエミッ
タ層１ｏ６（たとえばキャリア密度５Ｘ１０”備−３，
厚さ１μｍ）およびＮ型ＩｎＧａＡｓＰエミッタコンタ
クト層１ｏ７（たとえばバンドギャップ波長λｇ＝　１
．３　μｍ　　、キャリア密度Ｉ　Ｘ　１０１８ｃｍ−
３゜厚さ０．５μｍ）を順次液相エピタキシャル法によ
って形成する。

次に、たとえばプラズマＣＶＤ法で堆積した厚さ３００
　ｎ　ｍのシリコン窒化膜１０８にレーザ部はたとえば
幅１μｍのストライプ状にくｏｌｌ〉方向と平行に開孔
を穿ち、ヘテロ接合バイポーラトランジスタ部はエミッ
タ領域を残して開孔を穿ち、このシリコン窒化膜１０８
をマスクとしてＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ−１＝１
＝５の混合液でＮ型ＩｎＧａＡｓＰエミッタコンタクト
層１０７をエツチングし、さらにＨＣＩ　：　Ｈ３ＰＯ
４−１：　２１４７、−７ の混合液でＮ型ＩｎＰエミッタ層１０６をエツチングす
ると第１図すに示すようなストライプ状の溝部１０９と
エミッタ島領域１１０が形成される。

レーザ部のシリコン窒化膜１０８をたとえばＨＦ：ＮＨ
４Ｆ＝１：１０　　の混合液で除去した後液相エピタキ
シャル法でＰ型のＩｎＰクラッド層１１１〔たとえばキ
ャリア密度Ｉ　Ｘ　１０１８Ｃ１ｎ”−３゜溝部での厚
さ１μｍ）およびＰ型ＩｎＧａＡｓ　コンタクト層１１
２（たとえばキャリア密度１×１０１８備−３，厚さ０
．５μｍ）で順次埋め込むと第３図Ｃに示すようにＮ５
ＩｎＰ工ミツタ層１０６を電流ブロック層とする埋め込
み型レーザとＰ型ＩｎＰクラッド層１１１をグラフトベ
ースとするヘテロ接合バイポーラトランジスタの基本的
な構造が形成される。

次に、たとえばプラズマＣＶＤ法で堆積した厚さ３００
　ｎ　ｍのシリコン窒化膜１１３をヘテロ接合バイポー
ラトランジスタのエミッタ、ベース領域およびレーザの
ストライプ領域を覆うように形成シ、コノシリコン窒化
膜１１３をマスクドじテ１６へ一／ たとえばＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２０＝１：１：５の
混合液でＰ型ＩｎＧａＡｓ　　コンタクト層１１２をエ
ツチングする。さらにたとえばＨＣＩ：Ｈ３Ｐ○４＝１
：２の混合液でＰ型１ｎＰクラッド層１１１をエツチン
グし、さらにたとえばＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ−
１：１：５の混合液でＰ型ＩｎＣ１ａＡｓＰ光導波層１
０６　オヨヒＩｎ、ＧａＡｓ　Ｐ活性層１０４をエツチ
ングすると第１図ｄに示すようにＮ型ＩｎＰクラッド層
（コレクタ層）１０３の表面が露出する。

次に自たとえばプラズマＣＶＤ法で新たに堆積した厚さ
３００　ｎ　ｍのシリコン窒化膜１１４に開孔を穿ち、
このシリコン窒化膜１１４をマスクとしてたとえばＨＣ
Ｉ：Ｈ２ＰＯ４−１：２の混合液でＮ型ＩｎＰコレクタ
層（クラッド層）１０３およびＮ＋ｍ　ＩｎＰクラッド
層１０２をエツチングすると第１図ｅに示すような素子
間を電気的に絶縁分離する分離溝１１５が形成される。

分離溝１１５はレーザのストライプと平行なく０１１＞
方向では第１図ｅに示すような半絶縁性ＩｎＰ基板１０
１の主面に垂直な側面を持っておシレーザのストライプ
と垂直なく０１１〉方向では７字型のテーパ状の側面を
持っている。

次に、たとえばプラズマＣＶＤ法で堆積した厚さ３００
　ｎ　ｍのシリコン窒化膜１１６とたとえば熱ＣＶＤ法
で堆積した厚さ２００　ｎ　ｍのシリコン酸化膜１１７
をパッシベーション膜として形成し、コンタクト金属と
してたとえば厚さ１０／１５／３００　ｎ　ｍのＡｕ／
Ｓｎ／Ａｕ　を蒸着してリフトオフ法によシエミソタ電
極１１８．コレクタ電極１１９およびカソード電［１２
０を形成する。さらにたとえば厚さ１０　／　１０　／
　３００　ｎ　ｍのＡｕ／Ｚｎ／Ａｕ電極を蒸着してリ
フトオフ法によりベース電極１２１およびアノード電極
１２２を形成する。最後にたとえば厚さ５０　／　５０
　／　４００　ｎ　ｍのＣｒ／Ｐｔ／Ａｕ　電極を蒸着
してリフトオフ法により素子間の電極配線１２３を形成
すると第１図ｆに示すように本発明の一実施例の光電子
集積回路装置が完成する。この電極配線において分離溝
１１５と交差する電極配線は〈０１１〉方向の分離溝の
７字型のテーパ状の側面を這わせるようにすることによ
って断線を防ぐことができる。

上述の本発明の一実施例の特徴はグラフトベース領域が
２回目の結晶成長で形成されるのでグラフトベースを形
成するだめの拡散工程がなくなることである。さらに、
グラフトベースとレーザのＰ型ＩｎＰクラッド層とが同
時に形成されるので素子の特性劣化を引き起こす熱処理
工程が最小限に抑えられることも本発明の特徴である。

以上の本発明の一実施例の説明からもわかるように、本
発明の光電子集積回路装置はレーザのＮ型クラッド層と
へテロ接合バイポーラトランジスタのコレクタ層、レー
ザのＰ型光導波層とへテロ接合バイポーラトランジスタ
のベース層がそれぞれ共通であるという簡単な構造を有
しており、ベース層の形成は最初のエピタキシャル成長
で平坦な基板の表面に行うので厚さは均一であシミ流増
幅率が素子間で均一になるという特徴がある。また、本
発明の他の特徴は従来例では必要であったＰ型ＩｎＰ分
離層が不要であるため素子の構造が簡１Ｂ、。

単であることであシ、またコレクタ層を２層にしてベー
スと接するＮ型ＩｎＰコレクタ層（クラッド層）のキャ
リア密度を下げ、半絶縁性基板と接するＮ＋型ＩｎＰコ
レクタ層（クラッド層）のキャリア密度を上げているこ
とである。これによってコレクタ容量を低減し、コレク
タ抵抗も低減することができるので動作速度を高速化す
ることができる。

さらに本発明の光電集積回路装置のへテロ接合バイポー
ラトランジスタのベースはコレクタ側にベースよりもバ
ンドギャップが小さい活性層と共通の層を有している。

ヘテロ接合バイポーラＩ・ランジスタの動作速度を上げ
るためにはベースのキャリア密度を上げてベース抵抗を
低減しコレクタのキャリア密度を下げてコレクタ容量を
低減する必要があるがベースのキャリア密度を上げると
２度目の液相エピタキシャル成長の際にベースの不純物
がコレクタ側に再拡散してしまうので従来はベースのキ
ャリア密度を上げることはできなかった。本発明ではベ
ースとコレクタとの間にベース１９Ａニア よりもバンドギャップが小さい活性層と共通の層を有し
ているのでベースの不純物の再拡散を活性層で止めるこ
とができる。ここでベース層（光導波層）の厚さをＷＢ
、少数キャリアである電子の拡散長をＬＢとし、ベース
層の不純物が活性層に拡散して活性層がＰ型になったと
してＰ型の活性層の厚さをＷＡ１少数キャリアである電
子の拡散長をＬＡとするとベテロ接合バイポーラトラン
ジスタの電流増幅率は β＝１／（ｃｏｓｈ（ＷＢ／ＬＢ）ｃｏｓｈ（ＷＡ／Ｌ
Ａ）−１）となる。上式でＷＢ＞ＷＡのときＷＡが変化
しても電流増幅率βの値はあまシ変化しないので不純物
の再拡散による電流増幅率の変化を少なくすることがで
きる。

また、本発明においては約２μｍの浅い分離溝を形成す
るだけで素子間の絶縁分離ができるので従来のような長
時間の熱拡散を必要とせず熱拡散による素子の劣化が少
ないという特徴もある。

なお、上記実施例の説明においてＰ型とＮ型の導電型が
逆であってもよいことはもちろんである。

さらに、以上の実施例の説明では本発明をＩｎＰ／Ｉｎ
ＧａＡｓＰ系光電子集積回路装置に応用した場合につい
て述べたがＧ　ａ　Ａ　ｓ　／　Ａ　Ｉ　Ｇ　ａ　Ａ　
ｓ来光電子集積回路装置でも同様に応用が可能であるこ
とはもちろんである。

発明の詳細 な説明したように本発明は半絶縁性基板上にＮ型のクラ
ッド層、Ｎ５のクラッド層よりもバンドギャップが小さ
い活性層および前記活性層よりもバンドギャップが大き
いＰ型の光導波層が形成されており、前記Ｐ型光導波層
の表面に部分的に前記光導波層よりもバンドギャップが
広いＮ型のエミッタ層および電流ブロック層が形成され
ており、また前記Ｐ型光導波層の表面に前記エミッタ層
を取り囲みさらに前記Ｎ型電流ブロック層に設けられた
ストライプ状の溝部を埋め込むようにＰ型のクラッド層
が形成されていてヘテロ接合バイポーラトランジスタお
よびレーザが構成されていて、レーザのＮ５クラッド層
とへテロ接合パイポ２１　ベージ ーラトランジスタのコレクタ層、レーザのＰ型光導波層
とへテロ接合バイポーラトランジスタのベース層、レー
ザのＮ型電流ブロック層とへテロ接合バイポーラトラン
ジスタのエミッタ層、レーザのＰ型クラッド層とへテロ
接合バイポーラトランジスタのグラフトベース層がそれ
ぞれ共通であるという簡単な構造を有することによυ熱
処理による特性劣化がなく高速で動作する光電子集積回
路が得られるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の光電子集積回路の製造工程
の断面構造図、第２図は従来の光電子集積回路の製造工
程の断面構造図、第３図は従来の光電子集積回路の等何
回路を示す図である。 １゜２１６００１．Ｎ十型ＩｎＰクラッド層、１０３−
・・・・・Ｎ型ＩｎＰクラッド層、１０４・・・・・・
Ｉ　ｎＧａＡｓ　Ｐ活性層、１０５・・・・・・Ｐ型Ｉ
ｎＧａＡｓＰ光導波層、１０６・・・・・・Ｎ型ＩｎＰ
エミッタ層、１１１・・・・・・Ｐ型ＩｎＰクラッド層
、１１５・・・・・・分離溝。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
凶 ３３１カッ−Ｆ−電１ヒ 第３図

Claims (2)

【特許請求の範囲】
1. （１）半絶縁性基板上に一方導電型のクラッド層、前記
   一方導電型のクラッド層よりもバンドギャップが小さい
   活性層および前記活性層よりもバンドギャップが大きい
   他方導電型の光導波層が形成されており、前記他方導電
   型光導波層の表面に部分的に前記光導波層よりもバンド
   ギャップが広い一方導電型のエミッタ層および電流ブロ
   ック層が形成されており、また前記他方導電型光導波層
   の表面に前記一方導電型エミッタ層を取り囲みさらに前
   記一方導電型電流ブロック層に設けられたストライプ状
   の溝部を埋め込むように他方導電型のクラッド層が形成
   されていてヘテロ接合バイポーラトランジスタおよびレ
   ーザが構成されていることを特徴とする光電子集積回路
   。
2. （２）半絶縁性基板上に一方導電型のクラッド層、前記
   一方導電型のクラッド層よりもバンドギャップが小さい
   活性層、前記活性層よりもバンドギャップが大きい他方
   導電型の光導波層および前記他方導電型の光導波層およ
   び前記他方導電型導波層の表面に部分的に前記光導波層
   よりもバンドギャップが広い一方導電型のエミッタ層を
   順次形成する工程、前記一方導電型のエミッタ層を部分
   的にエッチングしてヘテロ接合バイポーラトランジスタ
   のエミッタ島領域およびレーザのストライプ溝を形成す
   る工程、前記他方導電型光導波層の表面に部分的に他方
   導電型のクラッド層を形成する工程を備えたことを特徴
   とする光電子集積回路の製造方法。