JPH02248066A - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JPH02248066A JPH02248066A JP6959789A JP6959789A JPH02248066A JP H02248066 A JPH02248066 A JP H02248066A JP 6959789 A JP6959789 A JP 6959789A JP 6959789 A JP6959789 A JP 6959789A JP H02248066 A JPH02248066 A JP H02248066A
- Authority
- JP
- Japan
- Prior art keywords
- recesses
- ceramic
- conductive
- recess
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 36
- 239000002245 particle Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 239000002003 electrode paste Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 8
- 238000010304 firing Methods 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣのような半導体チップを含む電子部品が
搭載されるセラミック基板の改良に関し、特に、基板外
との電気接続のための構造が改良されたものに関する。
搭載されるセラミック基板の改良に関し、特に、基板外
との電気接続のための構造が改良されたものに関する。
半導体チップを搭載するためのセラミック基板としては
、従来よりアルミナ磁器からなるものが一般的に用いら
れている。そして、その入出力端構造、すなわち外部と
の接続構造としては、ピン・グリッドアレイ（以下、Ｐ
ＧＡ）やリードレス・チップ・キャリア（ＬＣＣ）方式
が用いられている。
、従来よりアルミナ磁器からなるものが一般的に用いら
れている。そして、その入出力端構造、すなわち外部と
の接続構造としては、ピン・グリッドアレイ（以下、Ｐ
ＧＡ）やリードレス・チップ・キャリア（ＬＣＣ）方式
が用いられている。
第２図は、ＰＧＡ構造のセラミック基板を説明するため
の断面図である。アルミナ磁器からなるセラミック基板
１には、想像線２で示す半導体チップが搭載される。こ
の半導体チップ２の入出力端が、ワイヤ３によりセラミ
ック基板１の一方主面に形成された接続用電極ランド４
に電気的に接続されている。接続用電極ランド４から、
セラミック基板１の他方主面側に延びるバイアホール５
が形成されている。このバイアホール５の他方主面側に
は凹部６が形成されている。凹部６の内面はＭｏやＷ等
の金属材料によりメタライズされている。そして、凹部
６に、ビン端子７がろう付け等により固定される。
の断面図である。アルミナ磁器からなるセラミック基板
１には、想像線２で示す半導体チップが搭載される。こ
の半導体チップ２の入出力端が、ワイヤ３によりセラミ
ック基板１の一方主面に形成された接続用電極ランド４
に電気的に接続されている。接続用電極ランド４から、
セラミック基板１の他方主面側に延びるバイアホール５
が形成されている。このバイアホール５の他方主面側に
は凹部６が形成されている。凹部６の内面はＭｏやＷ等
の金属材料によりメタライズされている。そして、凹部
６に、ビン端子７がろう付け等により固定される。
ビン端子７としては、０．５ｍｍ径皮のものが用いられ
、平面形状が円形の凹部６の径は２閣前後とされており
、この場合ピン間隔を狭めても約２．５ｍ（１００ミル
）程度が限界であった。
、平面形状が円形の凹部６の径は２閣前後とされており
、この場合ピン間隔を狭めても約２．５ｍ（１００ミル
）程度が限界であった。
他方、ＬＣＣ方式は、セラミック基板の側面に凹凸部を
形成し、凹部に電極を形成した構造を有するものである
。この場合においても、隣合う凹部間の間隔としては、
２．５ｍ（１００ミル）程度が限界であった。
形成し、凹部に電極を形成した構造を有するものである
。この場合においても、隣合う凹部間の間隔としては、
２．５ｍ（１００ミル）程度が限界であった。
〔発明が解決しようとする技術的課題〕上記のように、
ＰＧＡ方式及びＬＣＣ方式の何れにおいても、隣接する
入出力端子部間の間隔は約２．５閣（１００ミル）程度
が限界であった。
ＰＧＡ方式及びＬＣＣ方式の何れにおいても、隣接する
入出力端子部間の間隔は約２．５閣（１００ミル）程度
が限界であった。
従って、半導体チップ２の端子数が増大するにつれて、
セラミック基板１の大きさも大きくしなければならず、
小型化・高密度化の点で大きな制約があった。
セラミック基板１の大きさも大きくしなければならず、
小型化・高密度化の点で大きな制約があった。
また、ＰＧＡ方式では、ピン端子７を凹部６に挿入し、
ろう付は等により固定する作業自体も煩雑であった。
ろう付は等により固定する作業自体も煩雑であった。
よって、本発明の目的は、基板外との入出力部の構造を
高密度に形成することができ、かつ効率よく入出力部を
形成し得る電子部品搭載用セラミック基板を提供するこ
とにある。
高密度に形成することができ、かつ効率よく入出力部を
形成し得る電子部品搭載用セラミック基板を提供するこ
とにある。
本発明の電子部品搭載用のセラミック基板には、電子部
品が搭載される面から、電子部品搭載面と反対側の面に
延びる導電路となる複数個のバイアホールと、電子部品
搭載面と反対側の面において上記バイアホールが底面に
露出される複数個の凹部とが設けられており、各凹部に
、少なくとも表面が導電性の粒子が埋められており、か
つ該粒子が電子部品搭載面と反対側の面外に突出されて
いることを特徴とするものである。
品が搭載される面から、電子部品搭載面と反対側の面に
延びる導電路となる複数個のバイアホールと、電子部品
搭載面と反対側の面において上記バイアホールが底面に
露出される複数個の凹部とが設けられており、各凹部に
、少なくとも表面が導電性の粒子が埋められており、か
つ該粒子が電子部品搭載面と反対側の面外に突出されて
いることを特徴とするものである。
入出力端部分が、バイアホールが露出する凹部に表面が
導電性の粒子を埋めることにより構成されているので、
凹部が形成されている側の面を上にして、粒子をその上
に散乱させるだけで凹部に粒子を位置決めすることがで
き、かつその状態で粒子を凹部内に圧入することにより
取付けることができる。従って、凹部の間隔をかなり狭
めたとしても、各凹部に確実に粒子を埋めることができ
るので、高密度の入出力端構造を構成することができる
。
導電性の粒子を埋めることにより構成されているので、
凹部が形成されている側の面を上にして、粒子をその上
に散乱させるだけで凹部に粒子を位置決めすることがで
き、かつその状態で粒子を凹部内に圧入することにより
取付けることができる。従って、凹部の間隔をかなり狭
めたとしても、各凹部に確実に粒子を埋めることができ
るので、高密度の入出力端構造を構成することができる
。
第１図及び第３図は、本発明の一実施例を説明するため
の各断面図である。第３図を参照して、セラミック板を
構成する材料として、例えばＢａＯＡｌｅ Ｏｘ Ｓ
ｉ Ｏｘを主体とし、１０００℃程度の温度で焼成し
得る材料よりなるセラミックグリーンシート１１を用意
する。このセラミックグリーンシート１１の上面には、
接続用電極ランドを構成するために電極ペースト１２．
１２が塗布されている。さらに、電極ペースト１２．１
２からセラミックグリーンシート１１の他方面側に延び
るバイアホール１３．１３が形成されている。バイアホ
ール１３．１３内には導電性ペーストが塗布されている
。この塗布は導電性ペーストをグリーンシート１１の一
方面側から付与し、他方面側から吸引することにより行
い得る。
の各断面図である。第３図を参照して、セラミック板を
構成する材料として、例えばＢａＯＡｌｅ Ｏｘ Ｓ
ｉ Ｏｘを主体とし、１０００℃程度の温度で焼成し
得る材料よりなるセラミックグリーンシート１１を用意
する。このセラミックグリーンシート１１の上面には、
接続用電極ランドを構成するために電極ペースト１２．
１２が塗布されている。さらに、電極ペースト１２．１
２からセラミックグリーンシート１１の他方面側に延び
るバイアホール１３．１３が形成されている。バイアホ
ール１３．１３内には導電性ペーストが塗布されている
。この塗布は導電性ペーストをグリーンシート１１の一
方面側から付与し、他方面側から吸引することにより行
い得る。
バイアホール１３，１３の他方面側は、セラミックグリ
ーンシート１１に形成された凹部１４゜１４の底面に露
出している。凹部１４．１４は、平面形状が円形であり
、後述する導電性粒子１５の径に応じた径を有するよう
に形成されている。
ーンシート１１に形成された凹部１４゜１４の底面に露
出している。凹部１４．１４は、平面形状が円形であり
、後述する導電性粒子１５の径に応じた径を有するよう
に形成されている。
セラミックグリーンシート１１の上面側には、焼成後に
想像線１６で示すＩＣチップが搭載される。
想像線１６で示すＩＣチップが搭載される。
このＩＣチップ１６を搭載する部分を構成するために、
その周囲を取囲むように枠状のセラミックグリーンシー
ト１７が貼付けられている。
その周囲を取囲むように枠状のセラミックグリーンシー
ト１７が貼付けられている。
次に、上記凹部１４，１４の内面に、銅ペーストのよう
な導電性ペースト（図示せず）を塗布し、球状の導電性
粒子１５．１５を圧入する。この導電性粒子１５．１５
としては、銅のような金属からなるものを用いてもよく
、あるいはセラミック粒子の表面に導電膜を形成したも
のを用いてもよい。
な導電性ペースト（図示せず）を塗布し、球状の導電性
粒子１５．１５を圧入する。この導電性粒子１５．１５
としては、銅のような金属からなるものを用いてもよく
、あるいはセラミック粒子の表面に導電膜を形成したも
のを用いてもよい。
導電性粒子１５．１５の圧入に先立つ位置決めは、セラ
ミックグリーンシート１１を第３図の状態から逆転して
凹部１４が形成されている面１１ａを上面とし、その上
に球状の導電性粒子１５゜１５を分散させ、凹部１４，
１４内に嵌込めばよい、そして、凹部１４への導電性粒
子１５の位置決めが行われた後に、導電性粒子１５．１
５を凹部１４，１４に押込むことにより、導電性粒子１
５．１５の凹部１４．１４への仮固定を行うことができ
る。
ミックグリーンシート１１を第３図の状態から逆転して
凹部１４が形成されている面１１ａを上面とし、その上
に球状の導電性粒子１５゜１５を分散させ、凹部１４，
１４内に嵌込めばよい、そして、凹部１４への導電性粒
子１５の位置決めが行われた後に、導電性粒子１５．１
５を凹部１４，１４に押込むことにより、導電性粒子１
５．１５の凹部１４．１４への仮固定を行うことができ
る。
上記の仮固定は、凹部１４の内面に付与されている導電
性ペーストの粘着性を利用してもよく、あるいは凹部１
４，１４の径を導電性粒子１５１５の径より小さくして
押込んだ時にその状態で導電性粒子１５．１５が保持さ
れるようにして行ってもよい。
性ペーストの粘着性を利用してもよく、あるいは凹部１
４，１４の径を導電性粒子１５１５の径より小さくして
押込んだ時にその状態で導電性粒子１５．１５が保持さ
れるようにして行ってもよい。
次に、導電性粒子１５．１５が仮固定されたセラミック
グリーンシート１１を１０００ ”Ｃの温度で焼成する
ことにより、第１図に示す本実施例のセラミック基板１
０を得ることができる。
グリーンシート１１を１０００ ”Ｃの温度で焼成する
ことにより、第１図に示す本実施例のセラミック基板１
０を得ることができる。
なお、焼成後の各部を示す参照番号としては、焼成前の
第３図に付した番号と同一番号を用いることにすること
を指摘しておく。
第３図に付した番号と同一番号を用いることにすること
を指摘しておく。
焼成により凹部１４内に塗布されていた導電性ペースト
が焼付けられ、かつ導電性粒子１５の周囲のセラミック
グリーンシート部分も焼締められるので、導電性粒子１
５．１５は焼結体２２と強固に一体化される。
が焼付けられ、かつ導電性粒子１５の周囲のセラミック
グリーンシート部分も焼締められるので、導電性粒子１
５．１５は焼結体２２と強固に一体化される。
従って、第１図のセラミ・ツク多層基板１０の半導体チ
ップ収納凹部１０ａ内にＩＣチップ１６を配置し、ワイ
ヤ２０を用いて接続用電極ランド１２と電気的に接続す
ることにより、ＩＣチップ１６を搭載することができる
。
ップ収納凹部１０ａ内にＩＣチップ１６を配置し、ワイ
ヤ２０を用いて接続用電極ランド１２と電気的に接続す
ることにより、ＩＣチップ１６を搭載することができる
。
使用に際しては、第１図の状態でプリント回路基板等の
実装部分に導電性粒子１５をはんだ付けすることにより
簡単に実装することができる。この場合、基板に反りが
生じている場合には、導電性粒子１５のプリント回路基
板への接着面を若干研磨すればよい。
実装部分に導電性粒子１５をはんだ付けすることにより
簡単に実装することができる。この場合、基板に反りが
生じている場合には、導電性粒子１５のプリント回路基
板への接着面を若干研磨すればよい。
また、プリント回路基板にはんだ付けするまで長時間か
かる場合には、予め導電性粒子の表面にＮｉやＳｎ等の
易はんだ付は性材料をめっきしておいてもよい。
かる場合には、予め導電性粒子の表面にＮｉやＳｎ等の
易はんだ付は性材料をめっきしておいてもよい。
本実施例では、入出力端を凹部１４に埋込まれる導電性
粒子１５で構成するため、凹部１４間の間隔を狭めても
該導電性粒子を各凹部に確実に圧入・固定することがで
きる。従って、入出力端の高密度化を果たすことができ
、半導体チップ搭載用基板の形状を小型化することがで
きる。
粒子１５で構成するため、凹部１４間の間隔を狭めても
該導電性粒子を各凹部に確実に圧入・固定することがで
きる。従って、入出力端の高密度化を果たすことができ
、半導体チップ搭載用基板の形状を小型化することがで
きる。
なお、導電性粒子１５の大きさとしては、０゜５〜１■
程度のものが好ましいが、この大きさに限定されず、ま
た形状についても真球のものに限らず、転がして凹部１
４に嵌込め得る限り、その形状は特に問わない。
程度のものが好ましいが、この大きさに限定されず、ま
た形状についても真球のものに限らず、転がして凹部１
４に嵌込め得る限り、その形状は特に問わない。
さらに、セラミック板の材料及び導電性粒子を構成する
材料についても、焼成温度に応じて適宜変更することが
できる。
材料についても、焼成温度に応じて適宜変更することが
できる。
また、セラミック基板内にコンデンサ等の受動部品や内
部配線パターンが形成されたものにも、本発明を適用す
ることができる。
部配線パターンが形成されたものにも、本発明を適用す
ることができる。
本発明によれば、入出力端を凹部に嵌込まれた導電性粒
子で構成するため、該凹部を上にして導電性粒子を転が
すことにより導電性粒子の位置決めを行い得るので、凹
部の間隔を効果的に狭めることができる。従って、入出
力端の高密度化を容易に実現でき、電子部品搭載用基板
の小型化に大きく寄与することが可能となる。
子で構成するため、該凹部を上にして導電性粒子を転が
すことにより導電性粒子の位置決めを行い得るので、凹
部の間隔を効果的に狭めることができる。従って、入出
力端の高密度化を容易に実現でき、電子部品搭載用基板
の小型化に大きく寄与することが可能となる。
また、外部との接続が導電性粒子を用いて行われるので
、安定な電気的接続を実現することも可能である。
、安定な電気的接続を実現することも可能である。
第１図は本発明の一実施例のセラミック基板の断面図、
第２図は従来例を説明するための断面図、第３図は第１
図実施例を得る工程を説明するための断面図である。 図において、１０はセラミック基板、１１はセラミック
基板を構成するためのセラミックグリーンシート、１２
は接続用電極ランド、１３はバイアホール、１４は凹部
、１５は導電性粒子を示す。 第１図 第２図 ＋５
第２図は従来例を説明するための断面図、第３図は第１
図実施例を得る工程を説明するための断面図である。 図において、１０はセラミック基板、１１はセラミック
基板を構成するためのセラミックグリーンシート、１２
は接続用電極ランド、１３はバイアホール、１４は凹部
、１５は導電性粒子を示す。 第１図 第２図 ＋５
Claims (1)
- 【特許請求の範囲】 電子部品が搭載されるセラミック基板であって、前記
電子部品が搭載される面から、電子部品の搭載面と反対
側の面に延びる導電路となる複数個のバイアホールと、
電子部品搭載面と反対側の面において前記バイアホール
が底面に露出される複数個の凹部とが設けられており、 前記各凹部に、少なくとも表面が導電性の粒子が埋めら
れており、かつ前記粒子が前記電子部品の搭載面と反対
側の面外に突出されていることを特徴とする、セラミッ
ク基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069597A JPH0736428B2 (ja) | 1989-03-22 | 1989-03-22 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069597A JPH0736428B2 (ja) | 1989-03-22 | 1989-03-22 | セラミック基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02248066A true JPH02248066A (ja) | 1990-10-03 |
| JPH0736428B2 JPH0736428B2 (ja) | 1995-04-19 |
Family
ID=13407404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069597A Expired - Lifetime JPH0736428B2 (ja) | 1989-03-22 | 1989-03-22 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736428B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861663A (en) * | 1994-12-27 | 1999-01-19 | International Business Machines Corporation | Column grid array or ball grid array pad on via |
| US7564131B2 (en) * | 2002-06-07 | 2009-07-21 | Lg Electronics Inc. | Semiconductor package and method of making a semiconductor package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972189A (ja) * | 1983-09-12 | 1984-04-24 | 株式会社日立製作所 | セラミツク基板 |
| JPS62266857A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1989
- 1989-03-22 JP JP1069597A patent/JPH0736428B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972189A (ja) * | 1983-09-12 | 1984-04-24 | 株式会社日立製作所 | セラミツク基板 |
| JPS62266857A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861663A (en) * | 1994-12-27 | 1999-01-19 | International Business Machines Corporation | Column grid array or ball grid array pad on via |
| US6127204A (en) * | 1994-12-27 | 2000-10-03 | International Business Machines Corporation | Column grid array or ball grid array pad on via |
| US7564131B2 (en) * | 2002-06-07 | 2009-07-21 | Lg Electronics Inc. | Semiconductor package and method of making a semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736428B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493240B2 (en) | Interposer for connecting two substrates and resulting assembly | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| US6639311B2 (en) | Multilayer ceramic electronic component, electronic component aggregate, and method for producing multilayer ceramic electronic component | |
| US5790386A (en) | High I/O density MLC flat pack electronic component | |
| JPH02248066A (ja) | セラミック基板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JP2552582Y2 (ja) | ハイブリッドｉｃ用集合基板 | |
| JPS60196910A (ja) | ハイブリツドｉｃ及びその製造方法 | |
| JP2004172260A (ja) | 配線基板 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS6079750A (ja) | チツプキヤリヤ | |
| JP2004356527A (ja) | 回路基板及びそれを用いた電子装置並びにその製造方法 | |
| JP2698517B2 (ja) | バンプ付基板 | |
| JPS63258048A (ja) | 半導体装置 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JPH08236659A (ja) | リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板 | |
| JPH07169876A (ja) | 半導体装置及び半導体装置用実装キャリア | |
| JPS60187046A (ja) | 半導体装置およびその製造方法 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPS609146A (ja) | リ−ドレスチツプキヤリア基板の形成方法 | |
| JPH08274213A (ja) | チップキャリアとその実装体 | |
| KR20050008074A (ko) | 다이아몬드 분말을 이용한 플립칩 본딩방법 | |
| JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |