JPH02246657A - Common mode noise elimination circuit - Google Patents

Abstract

PURPOSE:To suppress production of a noise component from its own circuit by constituting the circuit such that each base current of a couple of transistors(TRs) of a main current path and each base current of a couple of TRs of a sub current path are mutually cancelled. CONSTITUTION:A base current IB12 of a TR Q18 is subtracted from a current ic and a base current IB15 is added to the current ic in a main current path 13. Thus, the current IB10 is cancelled by the current IB12 and then the current IB11 is cancelled by the IB15. This is realized by using TRs of the same polarity in pairs (TR Q18 to TR Q10 and TR Q15 to TR Q11). As a result the relation of ic=id and ie=if is kept or the error is negligibly small even if the error exists among the characteristic of the TRs.

Description

【発明の詳細な説明】 〔概要〕 同相雑音除去回路に関し、 自らのノイズ成分発生を抑えた同相雑音除去回路を提供
することを目的とし、 一対の信号線Ａ、Ｂを介して入力する信号電圧差を検出
するとともに、該電圧差に応じた大きさの電流を一対の
端子ｃ、ｄ間に流し、該一対の端子の各々を入力とする
一対の出力駆動回路３ａ、３ｂにより前記一対の信号線
にそれぞれ雑音抑制電流ＩＡ、ＩＢを供給する同相雑音
除去回路において、各々複数のトランジスタを直列接続
して主電流路１３および訓電流路１４を構成＋、、名主
および訓電流路は、極性の異なった一対のトランジスタ
を有するとともに、４副電流路１４の第１極性のトラン
ジスタＱＩ、のべ・−スを主電流路１３の第１極性のト
ランジスタＱｌｏのコＩノクタに接続し７、訓電流路１
４の第２極性のトランジスタＧ１１ｓのベースを主電流
路１３の第２極性のトランジスタＱ、のコレクタに接続
して、該主電流路１３を、前記一対の端子間に接続して
構成している。[Detailed Description of the Invention] [Summary] The purpose of this invention is to provide a common-mode noise eliminating circuit that suppresses the generation of its own noise components, and the present invention aims to provide a common-mode noise eliminating circuit that suppresses the generation of its own noise components. The difference is detected, and a current corresponding to the voltage difference is passed between the pair of terminals c and d, and the pair of output drive circuits 3a and 3b, each of which receives the input of the pair of terminals, outputs the pair of signals. In the common-mode noise removal circuit that supplies noise suppression currents IA and IB to the lines, the main current path 13 and the training current path 14 are configured by connecting a plurality of transistors in series, respectively. The base of the transistor QI of the first polarity of the fourth sub-current path 14 is connected to the node of the transistor Qlo of the first polarity of the main current path 13. Current path 1
The base of the second polarity transistor G11s of No. 4 is connected to the collector of the second polarity transistor Q of the main current path 13, and the main current path 13 is connected between the pair of terminals. .

〔産業上の利用分野〕[Industrial application field]

本発明は、同相雑音除去回路に関し、例えば、交換機の
加入者回路などに使用される同相雑音除去回路に関する
。TECHNICAL FIELD The present invention relates to a common mode noise removal circuit, and relates to a common mode noise removal circuit used, for example, in a subscriber circuit of an exchange.

一般に、アナログ回路とデジタル回路が混在する各種シ
ステム（例えば、Ｊ二記交検機）では、デジタル回路か
らめ放射ノイズの影響が無視できず、特に、アナログ入
力に上記ノイズが重畳された場合には問題である。In general, in various systems where analog and digital circuits coexist (for example, J2-ki traffic inspection machines), the influence of radiation noise from the digital circuit cannot be ignored, especially when the above noise is superimposed on the analog input. That's a problem.

このため、アナログ入力を平衡２線で伝送し、受信端に
おいてこの平衡２線の同相電圧成分を除去することが行
われる。平衡２線を伝わる信号電圧（本来の伝送情報）
は逆相関係にあるのに対し、ノイズ等は同相関係にある
からである。以下、このノイズ等を同相雑音と言うこと
もある。For this reason, the analog input is transmitted over two balanced wires, and the common mode voltage component of the two balanced wires is removed at the receiving end. Signal voltage transmitted on two balanced wires (original transmission information)
This is because noise and the like have an in-phase relationship, whereas they have an anti-phase relationship. Hereinafter, this noise may also be referred to as common mode noise.

〔従来の技術〕[Conventional technology]

従来の同相雑音除去回路としては、第２．３図に示すよ
うなものが知られている（例えば、特開昭５９−１６１
１７１号公軸参照）。As a conventional common-mode noise removal circuit, the one shown in Fig. 2.3 is known (for example, Japanese Patent Laid-Open No. 59-161
(See No. 171 Public Axis).

第２図において、平衡２線の各々のｍＡ、Ｂは同相電圧
検出・制御回路１の入力端子ａ、ｈに接続され、同相電
圧検出・制御回路１は、このａ、ｂ間の電圧差を検出し
、電圧差に応じて変化する電流（ｌｃ　、、、ｉａ　、
Ｌ　、Ｉｔ　）をそれぞれ端子ｅ　ｚ　ｆから出力する
もので、電流１ｅｓｌｄのベアと電流ｉ、、ｉ（のベア
同士が相補的に変化するものである。すなわち、同相電
圧検出・制御回路１の具体的な構成を示す第３図におい
て、一対のカレントミラー回路２ａ、７ｂの出力同士を
接続した接続点（イ）に現れる電圧は、平衡２線の信号
電圧差に相当している。今、平衡２線に同相雑音が含ま
れていなければ、カレントミラー回路２ａ、２ｂの出力
同士が打ち消され、点（イ）に電圧は現れない。このと
き、抵抗Ｒ，を流れる電流ｉ、と抵抗Ｒ，を流れる電流
ｉ２とは一致しているので、ｉｏとｉ、およびｉ４とｉ
ｆは等しく、したがって、これらの電流’ｃ、Ｉｔ、ｌ
ａ−，１、が入力される第２図の一対の出力駆動回路３
ａ、３１）のオペアンプ４ａ、４ｂは、トランジスタＱ
。In Figure 2, mA and B of each balanced two wire are connected to input terminals a and h of a common-mode voltage detection and control circuit 1, and the common-mode voltage detection and control circuit 1 detects the voltage difference between a and b. The current (lc,,,ia,
L , It ) are output from the terminals ez f, respectively, and the bare current 1 esld and the bare currents i, , i ( change complementary to each other. In other words, the common mode voltage detection/control circuit 1 In FIG. 3 showing a specific configuration, the voltage appearing at the connection point (A) where the outputs of the pair of current mirror circuits 2a and 7b are connected corresponds to the signal voltage difference between the two balanced lines. If the two balanced wires do not contain common-mode noise, the outputs of the current mirror circuits 2a and 2b cancel each other out, and no voltage appears at point (A).At this time, the current i flowing through the resistor R, and the resistor R , so that io and i, and i4 and i
f are equal, so these currents 'c, It, l
A pair of output drive circuits 3 in FIG. 2 to which a-, 1, are input.
a, 31) operational amplifiers 4a, 4b are transistors Q
.

０、Ｑｌｂを駆動ｊ７ないから、線Ａ、Ｈに雑音抑制電
流Ｔ、、１．＋は供給されない。0, Qlb is not driven j7, so the noise suppression current T is applied to lines A and H, 1. + is not supplied.

一方、平衡２線Ｇこ同相雑音が含まれると、点（イ）に
ある大きさの電圧が現れ、同相電圧検出・制御回路１の
トランジスタＱ２Ｍ、Ｑ−の何れか一方のベース電流が
増える結果、ｆｌ、ｉｚが不等となり、したがって、Ｉ
ｔ、Ｌ、ｌｄ、、１ｆのバランスが崩れ、第２図のオペ
アンプ４ａ１４１）およびｌ・ランジスタＱ０、Ｑｌｂ
によって線Ａ。On the other hand, if common-mode noise is included in the balanced two-wire G, a voltage of a certain magnitude appears at point (A), resulting in an increase in the base current of either transistor Q2M or Q- of the common-mode voltage detection/control circuit 1. , fl, iz become unequal, and therefore I
The balance between t, L, ld, and 1f is lost, and the operational amplifier 4a141) and l transistors Q0 and Qlb in FIG.
By line A.

ＢにＩＡ、ＸＩｌが供給される。IA and XIl are supplied to B.

なお、第２図のＲ３〜ＲＩＧは抵抗、第３図のＱ、、Ｑ
３ｂはトランジスタである。Note that R3 to RIG in Figure 2 are resistors, and Q, , Q in Figure 3.
3b is a transistor.

（発明が解決しようとする課題〕 しかしながら、このような従来の同相雑音除去回路にあ
っては、第３図において、端子ｃ−ｄ間に設けられた一
対のトランジスタＱ３．、Ｑｚｂおよび端子ｅ−ｆ間に
設けられた一対のトランジスタＱ、いＱ。について、極
性の異なったｌ・ランジスタ対、すなわち、ＮＰＮ　ト
ランジスタとＰＮＰ　）ランジスタとによって構成して
いたため、同相電圧検出・制御回路１から出力される電
流ｉ。、！＝　ｉ　ｖの間およびｉ、と１４の間に若干
の電流差が生じる不具合があった。(Problems to be Solved by the Invention) However, in such a conventional common mode noise removal circuit, in FIG. Since the pair of transistors Q and Q provided between f are composed of a pair of transistors with different polarities, that is, an NPN transistor and a PNP transistor, the output from the common mode voltage detection/control circuit 1 is current i. ,! There was a problem in which a slight current difference occurred between = i and v and between i and 14.

すなわぢ、ｉｃは、 但し、β、：ＮＰＮｌ−ランジスタの電流増幅率 また、ｉ、は、 但し、β、：ＰＮＰ）ランジスタの電流増幅率 で求められ、そして、ｉｃとｉ４との間の電流差Δｉは
、 で求められる。In other words, ic is determined by the current amplification factor of the transistor (β, :PNP), and i is determined by the current amplification factor of the transistor (β, :PNP), and the The current difference Δi is calculated as follows.

ここで、β８）１．β、）１とおくと上式〇は、Ｎおよ
びＰＮＰトランジスタを作ることは異なる接合を使用す
るために事実上不可能であり、Δｉの発生は避けられな
い。したがって、ｉｃ≠ｉｉ、ｉ、≠ｉ、となる結果、
平衡２線に不本意に■。Here, β8)1. β, )1, the above equation 〇 is practically impossible to make N and PNP transistors because they use different junctions, and the occurrence of Δi is inevitable. Therefore, as a result, ic≠ii, i,≠i,
Unwillingly ■ to the equilibrium 2 lines.

と■おの差、すなわち本来の伝送情報と誤認される逆相
成分が生じてしまい、却って自らノイズ成分の発生源に
なるといった不具合があった。There is a problem in that a difference between the two signals, that is, a negative phase component that is mistakenly recognized as the original transmission information, becomes a source of noise components itself.

本発明は、このような問題点に鑑みてなされたもので、
自らのノイズ成分発生を抑えた同相雑音除去回路を提供
することを目的としている。The present invention was made in view of these problems, and
The purpose of this invention is to provide a common-mode noise removal circuit that suppresses the generation of its own noise components.

となる。becomes.

このことは、ＰＮＰ　）ランジスタのベース電流誤差（
Δｉ）がｉｃとｉ、との間に生じることを意味している
。一般に、電流増幅率が同一なＮＰ〔課題を解決するた
めの手段〕 本発明に係る同相雑音除去回路は上記目的を達成するた
めに、一対の信号線Ａ、Ｂを介して入力する信号電圧差
を検出するとともに、該電圧差に応じた大きさの電流を
一対の端子ｃ、ｄ間に流し、該一対の端子の各々を入力
とする一対の出力駆動回路３ａ、３ｂにより前記一対の
信号線にそれぞれ雑音抑制電流１ＡＳＩＳを供給する同
相雑音除去回路において、各々複数のトランジスタを直
列接続して主電流路１３および制電流路１４を構成し、
冬至および制電流路は、極性の異なった一対のトランジ
スタを有するとともに、制電流路１４の第１極性のトラ
ンジスタＱｌ！のベースを主電流路１３の第１極性のト
ランジスタＱ、。のコレクタに接続し、制電流路１４の
第２極性のトランジスタＱＩＳのベースを主電流路１３
の第２極性のトランジスタＱ、のコレクタに接続して、
該主電流路１３を、前記一対の端子間に接続して構成し
ている。This means that the base current error of the PNP transistor (
This means that Δi) occurs between ic and i. In general, NPs with the same current amplification factor [Means for Solving the Problem] In order to achieve the above object, the common mode noise removal circuit according to the present invention has the following characteristics: At the same time, a current having a magnitude corresponding to the voltage difference is caused to flow between the pair of terminals c and d, and the pair of signal lines are In the common-mode noise removal circuit that supplies a noise suppression current 1ASIS to each of the circuits, a main current path 13 and a current suppression path 14 are configured by connecting a plurality of transistors in series, respectively;
The winter solstice and current limiting path has a pair of transistors with different polarities, and the transistor Ql! of the first polarity of the current limiting path 14 has a pair of transistors with different polarities. The base of the transistor Q, of the first polarity of the main current path 13. , and the base of the second polarity transistor QIS of the current limiting path 14 is connected to the collector of the main current path 13.
connected to the collector of the second polarity transistor Q,
The main current path 13 is connected between the pair of terminals.

〔作用〕[Effect]

本発明では、主電流路の一対のトランジスタの各々ベー
ス電流と、制電流路の一対のトランジスタの各々ベース
電流とが、互いに打ち消し合うように作用する。In the present invention, the base currents of each of the pair of transistors in the main current path and the base currents of each of the pair of transistors in the limiting current path act so as to cancel each other out.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.

第１図は本発明に係る同相雑音除去回路の一実施例を示
す図であり、第２図の同相電圧検出・制御回路１に相当
する図である。FIG. 1 is a diagram showing an embodiment of a common-mode noise removal circuit according to the present invention, and corresponds to the common-mode voltage detection/control circuit 1 in FIG. 2. In FIG.

第１図において、同相電圧検出・制御回路１０は、対称
的に構成された第１の回路１１および第２の回路１２を
有している。なお、これらの回路１１．１２は同一の構
成であり、以下、第１の回路１１を代表して説明する。In FIG. 1, a common-mode voltage detection/control circuit 10 has a first circuit 11 and a second circuit 12 that are symmetrically configured. Note that these circuits 11 and 12 have the same configuration, and the first circuit 11 will be described below as a representative.

第１の回路１１は、主電流路１３、制電流路１４および
ミラー回路１５を有し、主電流路１３は一対の端子ｃ−
ｄ間に直列接続されたＮＰＮトランジスタＱ、０ＳＰＮ
Ｐ）ランジスタＱ、および抵抗Ｒ９゜を有している６　
ＱｌいＱ、は一対のトランジスタを構成する。また、制
電流路１４は、２つの電源（ＧＮＤ／Ｖ□）間に直列接
続されたＮＰＮトランジスタＱ、いＱｌ３、ＰＮＰ　Ｉ
−ランジスタＱ１４、ＱＩＳおよび抵抗Ｒ０を有してい
る。Ｑｌ！、ＱＩＳは一対のトランジスタを構成する。The first circuit 11 has a main current path 13, a current limiting path 14, and a mirror circuit 15, and the main current path 13 has a pair of terminals c-
NPN transistors Q and 0SPN connected in series between d
P) 6 having a transistor Q and a resistor R9°
Q1 constitutes a pair of transistors. In addition, the current limiting path 14 includes NPN transistors Q, Ql3, and PNP I connected in series between two power supplies (GND/V□).
- It has transistor Q14, QIS and resistor R0. Ql! , QIS constitute a pair of transistors.

また、ミラー回路１５はベース、コレクタ共通のＮＰＮ
）ランジスタＱ、ｂ。In addition, the mirror circuit 15 is an NPN common to the base and collector.
) transistor Q, b.

コレクタをＶ。に接続したＰＮＰ　Ｉ−ランジスタＱＩ
７および抵抗ＲＩ！を直列接続して構成している。V the collector. PNP I-transistor QI connected to
7 and resistance RI! It is configured by connecting them in series.

なお、Ｑｏ、０１４％　Ｑｌ７の共通にされたベースは
、接続点（ロ）および抵抗Ｒ４、Ｒ１４を介して端子ａ
、１）に接続され、また、Ｏｌｏ、Ｑｌ３、Ｑ、ｌｔ＋
の共通にされたベースは、一定の電流ｌ。を供給する定
電流源】、６に接続されている。Note that the common base of Qo, 014% Ql7 is connected to terminal a via the connection point (b) and resistors R4 and R14.
, 1), and also Olo, Ql3, Q, lt+
The common base of the constant current l. constant current source], 6.

このような構成において、接続点口に電圧が生しないと
き、すなわち、平ａｉｉ　２綿を介して入力された信号
に同相雑音成分が含まれていないとき、あるいは含まれ
ているとき、端子Ｃ−ｄおよびＣｆを流、れる電流、例
えば、第１の回路１１に着目すると、１１とｉ、とは等
しくなければならない。In such a configuration, when no voltage is generated at the connection point, that is, when the signal input through the flat panel does not contain or contains a common-mode noise component, the terminal C- Focusing on the current flowing through d and Cf, for example, the first circuit 11, 11 and i must be equal.

今、主電流路１３のＲ、。を流れる電流を１１０とし、
国電流路１４を流れる電流をｉｎｎとし、ｉ、。−Ｌ＋
とすると、Ｇ）＋ａのコレクタ電流Ｉ、ｌ１１は、Ｒ８ きなる。したがって、端子Ｃの電？ｌｉ、ｉｃは、端子
ｄの電流ｉ、は、 となり、ｉｃとｉ４との間の電流差Δｉは、Ｑｌｆｆの
コレクタ電流１ｃ１３は、 ＱＩｚのコレクタ電流１　ｃ１２は、 ・・・・・・［相］ で求められる。ここで、β、）１、β、）　１とおくと
、２ となる。このことは、１ｃｓｌｄ間の電流差Δｉを、一
対のトランジスタすなわらＮＰＮおよびＰＮＰｌ＝ラン
ジスタのそれぞれの電流増幅率（β工、βＦ）の２乗分
の１に抑制できることを意味し、はぼ無視できる程度の
誤差に抑えることができる。Now, R of the main current path 13. Let the current flowing through be 110,
Let the current flowing through the national current path 14 be inn, and i. -L+
Then, the collector current I, l11 of G)+a becomes R8. Therefore, the voltage at terminal C? li, ic is the current i at terminal d, and the current difference Δi between ic and i4 is the collector current 1c13 of Qlff, and the collector current 1c12 of QIz is...[phase ]. Here, if we set β, ) 1 and β, ) 1, it becomes 2. This means that the current difference Δi between 1csld can be suppressed to 1/2 of the current amplification factor (βfactor, βF) of a pair of transistors, that is, NPN and PNPl = transistors, which is approximately The error can be suppressed to a negligible level.

このようなΔｉの抑制メカニズムを概念的に説明すると
次のとおり志なる。A conceptual explanation of such a mechanism for suppressing Δi is as follows.

４″なわち、ｉｃはＱ　＋　ｏ　、Ｒ＋　ｏ　−、Ｑ　
ｔ　＋を通ってｉ。4″, that is, ic is Q + o, R+ o −, Q
i through t+.

となるが、この過程において、ｉＣにＱＩＯのベース電
流Ｉ　ｆ１１Ｑが加えられ、また、ｉｃからＱ１１のベ
ース電流１１１１１が引かれる。ｌ１１１・と■□、が
等しければ問題はないが、異なった極性のトランジスタ
のベース電流を一致させるのは不可能であり、ここに前
述の問題点（１１≠１４）の要因がある。However, in this process, the base current I f11Q of QIO is added to iC, and the base current 11111 of Q11 is subtracted from ic. There is no problem if l111· and ■□ are equal, but it is impossible to match the base currents of transistors with different polarities, and this is the cause of the above-mentioned problem (11≠14).

そこで、本実施例では、上記過程において、ｉｃからＱ
Ｉｚのヘース電流１１１１２を引き、また、ｉｃにＱＩ
Ｓのベース電流１８１％を加えるようにしている。これ
により、ｌ□２によって１１１０が打ち消され、さらに
、Ｘ　！ＩＢｓによって■３□、が打ち消される。これ
は、同一極性のトランジスタをベア（Ｑｌ６に対してＱ
１２％　Ｑ１１に対してＱｌ、）にすることにより実現
できる。Therefore, in this embodiment, in the above process, from ic to Q
Draw the Hass current 11112 of Iz, and also add QI to ic.
The base current of S is 181%. As a result, 1110 is canceled by l□2, and furthermore, X! ■3□ is canceled by IBs. This means that transistors of the same polarity are bare (Ql6 vs. Ql6).
This can be achieved by changing Ql to 12% Q11.

その結果、ｔｃ　”　ｎ、　、Ｉｓ　＝　’ｆの関係を
保つことができ、あるいは誤差があったとしても無視で
きる程度のきわめて小さな誤差とすることができ、自ら
のノイズ成分発生を抑えた同相雑音除去回路を実現する
ことができる。As a result, the relationship tc''n, , Is = 'f can be maintained, or even if there is an error, it can be made extremely small to the extent that it can be ignored, and the in-phase noise can be suppressed by suppressing the generation of its own noise component. A removal circuit can be realized.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、主電流路の一対のトランジスタの各々
ベース電流と、国電流路の一対のトランジスタの各々ベ
ース電流とが互いに打ち消し合うように構成したので、
主電流路の入出力電流（実施例ではｉ　ｃとｔｄｘＫ６
とｉｔ）を一致させることができ、自らのノイズ成分発
生を抑えた同相雑音除去回路を実現することができる。According to the present invention, since the base current of each of the pair of transistors in the main current path and the base current of each of the pair of transistors in the main current path cancel each other out,
The input/output current of the main current path (i c and tdxK6 in the example)
and it) can be matched, and it is possible to realize a common-mode noise removal circuit that suppresses the generation of its own noise components.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に係る同相雑音除去回路の一実施例を示
すその同相電圧検出・制御回路の構成図、第２．３図は
従来の同相雑音除去回路を示す図であり、 第２図はその構成図、 第３図はその同相電圧検出・制御回路の構成図である。 Ａ、Ｂ・・・・・・一対の信号線、 ｃ、ｄ・・・・・・一対の端子、 ｅ、ｆ・・・・・・一対の端子、 ３ａ、３ｂ・・・・・・一対の出力駆動回路、１３・・
・・・・主電流路、 １４・・・・・・副型流路、 Ｑ１０、Ｑ、・・・・・・一対のトランジスタ、Ｑ１□
、ＱＩＳ・・・・・・一対のトランジスタ。FIG. 1 is a configuration diagram of a common-mode voltage detection/control circuit showing an embodiment of the common-mode noise removal circuit according to the present invention, and FIG. 2.3 is a diagram showing a conventional common-mode noise removal circuit. is its configuration diagram, and FIG. 3 is a configuration diagram of its common mode voltage detection/control circuit. A, B... A pair of signal lines, c, d... A pair of terminals, e, f... A pair of terminals, 3a, 3b... A pair output drive circuit, 13...
...Main current path, 14...Sub-type flow path, Q10, Q, ...Pair of transistors, Q1□
, QIS... A pair of transistors.

Claims (1)

【特許請求の範囲】 一対の信号線（Ａ、Ｂ）を介して入力する信号電圧差を
検出するとともに、 該電圧差に応じた大きさの電流を一対の端子（ｃ、ｄ）
間に流し、 該一対の端子の各々を入力とする一対の出力駆動回路（
３ａ、３ｂ）により前記一対の信号線にそれぞれ雑音抑
制電流（Ｉ＿Ａ、Ｉ＿Ｂ）を供給する同相雑音除去回路
において、 各々複数のトランジスタを直列接続して主電流路（１３
）および副電流路（１４）を構成し、各主および副電流
路は、極性の異なった一対のトランジスタを有するとと
もに、 副電流路（１４）の第１極性のトランジスタ（Ｑ＿１＿
２）のベースを主電流路（１３）の第１極性のトランジ
スタ（Ｑ＿１＿０）のコレクタに接続し、 副電流路（１４）の第２極性のトランジスタ（Ｑ＿１＿
５）のベースを主電流路（１３）の第２極性のトランジ
スタ（Ｑ＿１＿１）のコレクタに接続して、該主電流路
（１３）を、前記一対の端子間に接続したことを特徴と
する同相雑音除去回路。[Claims] A signal voltage difference input through a pair of signal lines (A, B) is detected, and a current of a magnitude corresponding to the voltage difference is transmitted to a pair of terminals (c, d).
A pair of output drive circuits (
3a, 3b) respectively supply noise suppression currents (I_A, I_B) to the pair of signal lines, each of which has a plurality of transistors connected in series to form a main current path (13
) and a sub-current path (14), each main and sub-current path having a pair of transistors with different polarities, and a transistor (Q_1_) of the first polarity of the sub-current path (14).
2) is connected to the collector of the first polarity transistor (Q_1_0) of the main current path (13), and the base of the second polarity transistor (Q_1_0) of the sub current path (14) is connected to
5), the base of which is connected to the collector of the second polarity transistor (Q_1_1) of the main current path (13), and the main current path (13) is connected between the pair of terminals. Noise removal circuit.