JPH02246548A - Method and device for step-out decision making - Google Patents
Method and device for step-out decision makingInfo
- Publication number
- JPH02246548A JPH02246548A JP1066360A JP6636089A JPH02246548A JP H02246548 A JPH02246548 A JP H02246548A JP 1066360 A JP1066360 A JP 1066360A JP 6636089 A JP6636089 A JP 6636089A JP H02246548 A JPH02246548 A JP H02246548A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- carrier
- correlation
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 230000005540 biological transmission Effects 0.000 abstract description 48
- 238000004891 communication Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
この発明はスペクトラム拡散(S S)通信のための受
信装置、とくにコード・シフト・キーイング(Code
5blft Keylng −CS K )変調方式
による受信装置における同期はずれ判定方法および装置
に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a receiving device for spread spectrum (SS) communication, particularly for code shift keying (Code Shift Keying).
The present invention relates to a method and apparatus for determining out-of-synchronization in a receiving apparatus using a modulation method.
従来の技術
SSa信方式は衛星通信、移動体通信などの他、電力線
通信にも応用範囲が広まっている。従来のSS通信方式
について、m14図および第15図を参照して説明する
。送信側では、PN(擬似雑音)符号系列発生器1の出
力aを送信データbとEX−OR回路2でEX−OR演
算後(信号C)、増幅器3により送信信号として伝送路
に送出する。受信側では、受信信号を増幅器4で増幅後
、相関器6で同期PN符号系列発生器5の出力dと相関
をとり、相関値(信号e)を比較器7で所定の閾値と比
較し、受信データfを復調する。The conventional SSa communication system has a wide range of applications, including satellite communication, mobile communication, and power line communication. The conventional SS communication system will be explained with reference to FIG. m14 and FIG. 15. On the transmitting side, the output a of the PN (pseudo-noise) code sequence generator 1 is subjected to an EX-OR operation (signal C) with the transmitting data b in the EX-OR circuit 2 (signal C), and then sent to the transmission line as a transmitting signal by the amplifier 3. On the receiving side, the received signal is amplified by an amplifier 4, then correlated with the output d of the synchronous PN code sequence generator 5 by a correlator 6, and the correlation value (signal e) is compared with a predetermined threshold value by a comparator 7. Demodulate the received data f.
伝送路としては、無線、有線、その他の伝送媒体が考え
られる。したがって送信信号は直接に伝送媒体に送出さ
れるばかりでなく、伝送媒体を伝送するのに適した信号
に変換して送られる場合が多い。また電力線通信では商
用電力と分離するインタフェースが必要となる。このよ
うな信号変換1分離の作用を行なう伝送媒体との接続部
を以下では、受信インタフェース、送信インタフェース
という。The transmission path may be wireless, wired, or other transmission media. Therefore, the transmission signal is not only sent directly to the transmission medium, but also often converted into a signal suitable for transmission through the transmission medium and sent. Also, power line communication requires an interface that separates it from commercial power. The connection portion with the transmission medium that performs such signal conversion and separation is hereinafter referred to as a reception interface and a transmission interface.
発明が解決しようとする課題
従来の通信方式では、受信側の同期PN符号系列発生器
5の発生PN系列を、送信側のPN系列と同期させなけ
ればならず、そのためには先ず同期点をサーチする必要
がある。伝送路の伝送特性上に問題がないならば同期点
で相関波形にピークが検出される。しかし電力線通信の
ように伝送特性が極めて不良で、しかも伝送帯域内にデ
イツプ参ポイントがあるような線路では、相関波形の劣
化が進み、相関値の正、負の関係が逆転し。Problems to be Solved by the Invention In conventional communication systems, it is necessary to synchronize the PN sequence generated by the synchronous PN code sequence generator 5 on the receiving side with the PN sequence on the transmitting side. There is a need to. If there is no problem with the transmission characteristics of the transmission path, a peak is detected in the correlation waveform at the synchronization point. However, in power line communications, where the transmission characteristics are extremely poor and there is a dip reference point within the transmission band, the correlation waveform deteriorates and the relationship between positive and negative correlation values is reversed.
データの1.0の誤りとなることがある。また波形の劣
化により同期が維持できない欠点があった。This may result in a 1.0 error in the data. Another drawback was that synchronization could not be maintained due to waveform deterioration.
出願人は上記の従来のSSa信方式の欠点を克服した新
規なC8K通信方式を提案している。The applicant has proposed a new C8K communication system that overcomes the drawbacks of the conventional SSa communication system described above.
C8K通信方式では、送信側において、相互相関が低い
2つの同一符号長の2値PN符号系列をそれぞれ一定周
期で発生し、上記一定周期ごとに、送信データの1また
は0に応じて上記の2つの異なるPN符号系列のいずれ
かを選択して送信信号として送出する。他方、受信側に
おいては。In the C8K communication system, on the transmitting side, two binary PN code sequences with low cross-correlation and the same code length are generated at a constant cycle, and at each constant cycle, the above two PN code sequences are generated depending on whether the transmitted data is 1 or 0. One of the two different PN code sequences is selected and sent as a transmission signal. On the other hand, on the receiving side.
受信信号と、送信側で用いられた2つのPN符号系列と
の相関をそれぞれとることにより2つの相関出力を得る
。この2つの相関出力のいずれか一方には上記一定周期
ごとに必ず相関ピークが現われる。そこで、2つの相関
出力のピーク値の比較に基づいてlまたは0のti:a
データを作成する。Two correlation outputs are obtained by correlating the received signal with the two PN code sequences used on the transmitting side. A correlation peak always appears in one of these two correlation outputs at each of the above-mentioned fixed periods. Therefore, based on the comparison of the peak values of the two correlation outputs, ti:a of l or 0 is calculated.
Create data.
このようなC9K通信方式では、受信側において2つの
相関出力を比較し、そのピーク値の大小に応じて受信デ
ータの0または1を割当てるようにしているので、受信
側の符号系列は送信側のそれと厳密に同期をとる必要が
なく、データの復調誤りも生じなくなる。また相関器の
出力として。In such a C9K communication system, the receiving side compares two correlation outputs and assigns 0 or 1 to the received data depending on the magnitude of the peak value, so the code sequence on the receiving side is the same as that on the transmitting side. There is no need to strictly synchronize with this, and data demodulation errors will not occur. Also as the output of the correlator.
絶対値をとるようにすれば、送信ピーク値が負となるよ
うな特性劣化の伝送路の場合でも誤差にならないという
効果がある。By taking the absolute value, there is an effect that no error occurs even in the case of a transmission line whose characteristics are deteriorated such that the transmission peak value becomes negative.
上述のように2つの相関出力のいずれか一方には上記一
定周期ごとに相関ピークが現われる。受信側においては
この相関ピークを正しく検出するために、相関ピークが
ある一定区間内で周期的に出現するように、受信側の装
置の動作を受信信号に同期させる必要がある。とくに、
tU電力線通信行なう場合のように商用交流電力線のよ
うな劣悪な伝送路では伝送特性が急激に変動し、ピーク
位置が大きく変動してしまうことがある。As described above, a correlation peak appears in one of the two correlation outputs at each of the above-mentioned fixed periods. In order to correctly detect this correlation peak on the receiving side, it is necessary to synchronize the operation of the receiving side device with the received signal so that the correlation peak appears periodically within a certain period. especially,
In the case of tU power line communication, in a poor transmission path such as a commercial AC power line, the transmission characteristics may change rapidly and the peak position may vary greatly.
また、a信が終了したこと(同期はずれという)を正し
く判定することも必要である。データ受信中は必ずキャ
リアが検出されるのでキャリア検出信号に基づいてデー
タ受信中か否かを判定することが一応可能ではあるが、
伝送特性の変動等によってデータ受信中であってもキャ
リア不検出となることがある。It is also necessary to correctly determine that the a transmission has ended (referred to as synchronization loss). Since a carrier is always detected during data reception, it is possible to determine whether or not data is being received based on the carrier detection signal.
Due to variations in transmission characteristics, carriers may not be detected even during data reception.
この発明は上記のようにすぐれた特徴をもつCSK通借
方式のための受信装置に適し、かつ常に正しく同期はず
れを判定できる方法および装置を提供するものである。The present invention provides a method and apparatus that are suitable for a receiving apparatus for the CSK borrowing system having the excellent features described above, and that can always accurately determine out-of-synchronization.
課題を解決するための手段
この発明による同期はずれ判定方法は、受信信号と所定
の符号長をもつ符号系列との相関信号に基づいてキャリ
アの有無を検出し、上記所定符号長に対応する周期の複
数倍の期間にわたって連続してキャリアを検出しないと
きに同期はずれと判定することを特徴とする。Means for Solving the Problems The out-of-sync determination method according to the present invention detects the presence or absence of a carrier based on a correlation signal between a received signal and a code sequence having a predetermined code length, and detects the presence or absence of a carrier based on a correlation signal between a received signal and a code sequence having a predetermined code length. It is characterized in that it is determined that the synchronization is out of synchronization when no carrier is detected continuously over a period of multiple times.
この発明による同期はずれ判定装置は、受信信号と所定
の符号長をもつ符号系列との相関信号に基づいてキャリ
アの有無を表わす信号を出力するキャリア検出回路、キ
ャリア有を表わす信号によってリセットされ、キャリア
無を表わす信号によって動作状態とされ、動作状態とさ
れたときに上記符号長に対応する周期ごとに発生する信
号を計数するカウンタ、および上記カウンタの計数値を
所定の閾値と比較し、計数値が閾値と一致したときに周
期はずれ検出信号を出力する比較回路を備えていること
を特徴とする。The out-of-synchronization determination device according to the present invention includes a carrier detection circuit that outputs a signal indicating the presence or absence of a carrier based on a correlation signal between a received signal and a code sequence having a predetermined code length, a carrier detection circuit that is reset by a signal indicating the presence of a carrier, and a carrier detection circuit that outputs a signal indicating the presence or absence of a carrier. A counter that is put into an operating state by a signal representing nothing, and counts the signals generated every cycle corresponding to the code length when it is put into the operating state, and a counter that compares the count value of the counter with a predetermined threshold value and calculates the count value. The present invention is characterized in that it includes a comparison circuit that outputs a period deviation detection signal when the period coincides with a threshold value.
作 用
受信信号と所定の符号長をもつ符号系列との相関信号に
基づいてキャリアの有無が検出される。The presence or absence of a carrier is detected based on a correlation signal between the active received signal and a code sequence having a predetermined code length.
上記所定符号長に対応する周期の複数倍の期間にわたっ
て連続してキャリア無が検出されたときに同期はずれと
判定される。キャリア無が検出されてもその状態が所定
複数周期連続しなければ同期はずれとは判定されない。It is determined that synchronization is out of synchronization when carrier absence is detected continuously over a period that is multiple times the period corresponding to the predetermined code length. Even if carrier absence is detected, unless this state continues for a predetermined number of cycles, it will not be determined that the synchronization is out of synchronization.
実施例
以下この発明を、PN符号としてマンチェスタ符号M系
列を用いたC8K;a借方式に適用した実施例について
詳述する。EXAMPLES Below, an example will be described in detail in which the present invention is applied to a C8K;a borrowing system using a Manchester code M sequence as a PN code.
(1)CSK通信システム全体の構成
第1図はマンチェスタ符号M系列を用いたCSK方式の
通信システムの全体構成を示している。(1) Overall configuration of CSK communication system FIG. 1 shows the overall configuration of a CSK type communication system using the Manchester code M sequence.
送信側において、変調装置(送信袋り11には、相互相
関が低くかつ同じ符号長をもつマンチェスタ符号M系列
を同期してそれぞれ発生する2つのマンチェスタM系列
発生器31.32が設けられ、それらの符号出力は切替
回路33に与えられる。この切替回路33は2進数送信
データ(1または0)に応じて制御され、たとえば送信
データが0のときには発生W31の符号出力が、1のと
きには発生器32の符号出力がそれぞれ選択される。こ
の切替回路33によって選択された符号出力信号が送信
信号TKOとなる。切替回路33における切替制御は発
生するマンチェスタ符号M系列の周期に同期して行なわ
れ、2進数の1つのデータ(1または0)は−周期のマ
ンチェスタ符号M系列によって表現される。On the transmitting side, the modulation device (transmission bag 11) is provided with two Manchester M-sequence generators 31 and 32 that each synchronize and generate Manchester code M-sequences with low cross-correlation and the same code length. The code output of W31 is given to the switching circuit 33. This switching circuit 33 is controlled according to the binary transmission data (1 or 0). For example, when the transmission data is 0, the code output of the generator W31 is output, and when it is 1, the generator 32 code outputs are selected respectively.The code output signal selected by this switching circuit 33 becomes the transmission signal TKO.Switching control in the switching circuit 33 is performed in synchronization with the cycle of the Manchester code M sequence to be generated. One piece of binary data (1 or 0) is expressed by a Manchester code M sequence with -period.
異なる2つのマンチェスタ符号M系列の切替ないしは選
択が送出すべきデータのコード(1またはO)に応じて
行なわれるので、この変調方式をコード・シフト・キー
イング(CSK)という。This modulation method is called code shift keying (CSK) because the switching or selection of two different Manchester code M sequences is performed depending on the code (1 or O) of the data to be transmitted.
もちろん、CSKではマンチェスタM系列に限らず他の
PN符号系列を用いてもよい。Of course, CSK is not limited to the Manchester M sequence, and other PN code sequences may be used.
送信信号TXOは送信インタフェース12Aを介して伝
送路または伝送媒体に送出される。送信インタフェース
12Aは「従来の技術」の項で示したように、広い意味
での接続部であって、キャリアの変調または電力線への
混合処理等を行なう部分である。The transmission signal TXO is sent out to the transmission line or transmission medium via the transmission interface 12A. As described in the "Prior Art" section, the transmission interface 12A is a connection section in a broad sense, and is a section that performs carrier modulation, mixing processing into a power line, and the like.
受信インタフェース12Bも8キヤリアの復調。The reception interface 12B also demodulates 8 carriers.
電力線からの分離、A/D変換等を行なうもので、伝送
路または伝送媒体から入力する信号をディジタル受信信
号RXIに変換して出力する。It performs separation from the power line, A/D conversion, etc., and converts the signal input from the transmission path or transmission medium into a digital reception signal RXI and outputs it.
受信側の受信装置には、2つの相関器21.22゜tU
調装置23.キャリア検出回路24.同期制御回路25
等が含まれている。受信インタフェース12Bがら出力
されるディジタル受信信号RXIは2つに分岐してそれ
ぞれ相関器21.22に入力する。一方の相関1021
には一方のマンチェスタM系列発生器3Lから発生する
マンチェスタ符号M系列が設定されており、この設定系
列と受信信号RXIとの相関がとられる。同じように他
方の相関器22には他方のマンチェスタM系列発生器3
2から発生するマンチェスタ符号M系列が設定されてお
り、この設定系列と受信信号RXIとの相関がとられる
。これらの相関器21.22から得られる相関出力は復
調袋′It23に与えられ、この復調装置23において
相関値に応じて復調信号lまたはOが割当てられ、受信
データRXDとして出力される。すなわち、相関器21
と22の相関出力のうち相関器21の方が大きな相関ピ
ーク値を示している場合には0の受信データが、逆に相
関器22の方が大きな相関ピーク値を示している場合に
は1の受信データがそれぞれ生成される。The receiving device on the receiving side includes two correlators 21.22°tU.
Adjustment device 23. Carrier detection circuit 24. Synchronous control circuit 25
etc. are included. The digital reception signal RXI output from the reception interface 12B is branched into two and input into correlators 21 and 22, respectively. One correlation 1021
A Manchester code M sequence generated from one Manchester M sequence generator 3L is set in , and the correlation between this set sequence and the received signal RXI is taken. Similarly, the other Manchester M-sequence generator 3 is connected to the other correlator 22.
2 is set, and the correlation between this set sequence and the received signal RXI is taken. The correlation outputs obtained from these correlators 21 and 22 are given to a demodulation bag 'It23, and in this demodulation device 23, a demodulation signal 1 or O is assigned according to the correlation value and outputted as received data RXD. That is, the correlator 21
If correlator 21 shows a larger correlation peak value among the correlation outputs of received data are generated respectively.
相関出力はまたキャリア検出回路24および同期制御回
路25に入力する。キャリア検出回路24は相関出力に
基づいてキャリアの有無を検出し、その検出信号を同期
制御回路25に与える。キャリアの有無は受信信号RX
Iを受信しているかどうかを判断するために用いられる
。同期制御回路25は、キャリアが検出されているとき
に、相関出力に基づいて、復調およびキャリア検出のた
めのタイミング信号を作成して復調装置23およびキャ
リア検出回路24に与える。The correlation output is also input to carrier detection circuit 24 and synchronization control circuit 25. The carrier detection circuit 24 detects the presence or absence of a carrier based on the correlation output, and provides the detection signal to the synchronization control circuit 25. The presence or absence of a carrier is determined by the received signal RX.
This is used to determine whether or not I is being received. When a carrier is being detected, the synchronization control circuit 25 creates a timing signal for demodulation and carrier detection based on the correlation output, and provides it to the demodulation device 23 and the carrier detection circuit 24.
以上のようにC8K通借方式では、受信側において2つ
の相関出力を比較し、その大小に応じて受信データの0
または1を割当てるようにしているので、受信側のマン
チェスタM系列は送信側のそれと厳密に同期をとる必要
がなく、データの復調誤りも生じなくなる。また相関器
の出力として、絶対値をとるようにすれば、送信ピーク
値が負となるような特性劣化の伝送路の場合でも誤差に
ならない。さらにマンチェスタ符号M系列を用いること
により、受信信号の低域成分を少なくして伝送路との結
合損失を低く抑えることができる。As described above, in the C8K borrowing system, two correlation outputs are compared on the receiving side, and depending on the magnitude, 0 of the received data is
Since the Manchester M sequence on the receiving side does not need to be strictly synchronized with that on the transmitting side, data demodulation errors do not occur. Furthermore, if the absolute value is taken as the output of the correlator, no error will occur even in the case of a transmission line with degraded characteristics such that the transmission peak value becomes negative. Furthermore, by using the Manchester code M sequence, it is possible to reduce the low-frequency components of the received signal and suppress the coupling loss with the transmission path.
(2)C5K変調装置の構成例
第2図はC8K変調装置11の具体的構成例を示してい
る。またこの回路の各部の出力信号波形が第3図に示さ
れている。(2) Configuration example of C5K modulation device FIG. 2 shows a specific configuration example of the C8K modulation device 11. Further, output signal waveforms of each part of this circuit are shown in FIG.
この実施例では各マンチェスタM系列発生器31、32
は3段(n=3)のシフトレジスタFF11〜FF
FF −FF23を含み、これらのシフ13’
21
トレジスタはクロック発生器34から出力されるクロッ
ク信号CKのタイミングでデータのシフト動作を行なう
。これらのシフトレジスタの帰還回路は互いに異なって
いる。すなわちシフトレジスタFF −FF、3では
、!J2段と第3段のセルの符号が排他的論理和回路(
EX−OR)31aを経てその入力側に帰還されている
のに対して、シフトレジスタFF −FF23では第
1段と第3段のセルの符号がEX−OR回路32aを経
て帰還されている。シフトレジスタとその帰還回路はM
系列発生器(PN符号発生器、PN符号−Pseude
N0IS(3Code−擬似雑音符号)をそれぞれ構
成している。In this embodiment, each Manchester M-sequence generator 31, 32
is a three-stage (n=3) shift register FF11 to FF
FF-FF23, and these Schiff 13'
21 The register performs a data shift operation at the timing of the clock signal CK output from the clock generator 34. The feedback circuits of these shift registers are different from each other. That is, in shift register FF - FF, 3,! The codes of the cells in the J2 and 3rd stages are determined by the exclusive OR circuit (
In contrast, in the shift register FF-FF23, the codes of the first and third stage cells are fed back via the EX-OR circuit 32a. The shift register and its feedback circuit are M
Sequence generator (PN code generator, PN code-Pseude
Each of them constitutes N0IS (3 codes-pseudo noise code).
そして、各シフトレジスタの最終段の符号出力とクロッ
ク信号CKとの排他的論理和がそれぞれEX−OR回路
37.38でとられることによりマンチェスタ符号が作
成される。A Manchester code is created by exclusive ORing the code output of the final stage of each shift register and the clock signal CK in EX-OR circuits 37 and 38, respectively.
一方のマンチェスタM系列発生器31の特定の位相(オ
ール1)のときに他方のマンチェスタM系列発生器32
が常に一定の位相(初期位相)となるように位相同期回
路が設けられている。この位相同期回路はNAND回路
3Bと初期位相設定器35とを含んでいる。初期位相設
定器35はシフトレジスタFF −FF23の各段に初
期符号を設定するためのもので、任意の符号(オール0
以外の符号)を設定できる。シフトレジスタF F
−F F taのすべての段の符号が1となったときに
(この状態はマンチェスタ符号M系列の一周期Tに1回
生起される)NAND回路3BからLレベルの信号が発
生し、クロック信号CKの次の立上りの時点で初期位相
設定器35に設定された符号がシフトレジスタFF2□
〜FF23の各段にそれぞれロードされる。When one Manchester M-sequence generator 31 has a specific phase (all 1), the other Manchester M-sequence generator 32
A phase synchronization circuit is provided so that the phase always remains constant (initial phase). This phase synchronization circuit includes a NAND circuit 3B and an initial phase setter 35. The initial phase setter 35 is used to set an initial code to each stage of the shift registers FF-FF23.
(a code other than that) can be set. shift register FF
- When the codes of all stages of F F ta become 1 (this state occurs once in one period T of the Manchester code M series), an L level signal is generated from the NAND circuit 3B, and the clock signal At the next rising edge of CK, the sign set in the initial phase setter 35 is transferred to shift register FF2□
˜loaded into each stage of the FF 23.
上述のようにマンチェスタM系列発生器31.32の出
力すなわちEX−OR回路81.38の出力は切替回路
33に与えられ、送信データTXDによってマンチェス
タ符号M系列の一周期(データ区間)Tごとに切替動作
が行なわれる。またNAND回路3Bの出力は送信デー
タ処理部(たとえばマイクロプロセッサ)に送信要求信
号として与えられる。送信データ処理部はこの送信要求
信号が入力するごとに送信データTXDの1ビット分(
1または0)を出力して切替回路33に与える。As mentioned above, the outputs of the Manchester M sequence generators 31 and 32, that is, the outputs of the EX-OR circuits 81 and 38, are given to the switching circuit 33, and transmitted every period (data interval) T of the Manchester code M sequence by the transmission data TXD. A switching operation is performed. Further, the output of the NAND circuit 3B is given to a transmission data processing section (for example, a microprocessor) as a transmission request signal. The transmission data processing unit processes one bit of the transmission data TXD (
1 or 0) and provides it to the switching circuit 33.
第4図は変形例を示している。第2図と比較すると、マ
ンチェスタM系列発生器31.32からそれぞれEX−
OR回路37.38が取除かれ、これに代えて切替回路
33の出力側に、切替回路33の出力とクロック信号C
Kとを入力とするEX−OR回路39が設けられ、マン
チェスタ符号が作成される。FIG. 4 shows a modification. Comparing with FIG. 2, we can see that EX-
The OR circuits 37 and 38 are removed, and instead, the output of the switching circuit 33 and the clock signal C are connected to the output side of the switching circuit 33.
An EX-OR circuit 39 which receives K as an input is provided to create a Manchester code.
参照符号31A、 32AはそれぞれM系列発生器を指
し、それらの出力(シフトレジスタの最終段の符号)が
切替回路33にそれぞれ与えられている。この変形例の
ものはEX−OR回路を1細小なくすることができると
いう利点をもっている。Reference numerals 31A and 32A each refer to an M-sequence generator, and their outputs (signs of the final stage of the shift register) are provided to a switching circuit 33, respectively. This modification has the advantage that the EX-OR circuit can be made smaller by one.
なお、第2図の切替回路33の出力側、第4図のEX−
OR回路39の出力側に1クロツク・ラッチ回路を設け
、送信信号TXOを波形整形するようにするとよい。Note that the output side of the switching circuit 33 in FIG. 2 and the EX- in FIG.
It is preferable to provide a one-clock latch circuit on the output side of the OR circuit 39 to shape the waveform of the transmission signal TXO.
(3)相関器の構成例
次に相関器21.22の構成について第5図を参照して
詳しく説明する。(3) Configuration Example of Correlator Next, the configuration of the correlators 21 and 22 will be explained in detail with reference to FIG.
相関器21.22はそれぞれN段のレジスタ41a。The correlators 21 and 22 each have N stages of registers 41a.
41bを備え、これらのレジスタ41a、 41bには
。41b, and these registers 41a, 41b.
変調装置!fllに含まれるマンチェスタM系列発生器
31、32で発生するマンチェスタ符号M系列がそれぞ
れあらかじめ設定されている。n段のシフトレジスタを
用いて発生するM系列の符号長は2n−1ビツトである
。変調装置11ではM系列はマンチェスタ符号化されて
いるから、レジスタ41a、 41bの段数NはN−2
(2”−1)である。Modulation device! The Manchester code M sequences generated by the Manchester M sequence generators 31 and 32 included in fll are each set in advance. The code length of the M sequence generated using an n-stage shift register is 2n-1 bits. Since the M sequence is Manchester encoded in the modulation device 11, the number of stages N of the registers 41a and 41b is N-2.
(2”-1).
一方、受信インタフェース12Bから入力するディジタ
ル受信信号RXIは2分岐され、各相関器21.22に
設けられたシフトレジスタ42a、 42bに入力する
。これらのシフトレジスタ42a、42bもN段であり
、変調装′gR11におけるクロック信号の2倍の周波
数のクロックCKにより駆動される。On the other hand, the digital reception signal RXI input from the reception interface 12B is branched into two and input to shift registers 42a and 42b provided in each correlator 21, 22. These shift registers 42a and 42b also have N stages and are driven by a clock CK having twice the frequency of the clock signal in the modulator 'gR11.
相関器21において、レジスタ41aの設定された各段
の符号とシフトレジスタ42aの対応する各段に送り込
まれた受信信号の符号とがそれぞれEX−OR回路43
aで比較される。すべてのEX−OR回路43aの出力
信号は加算器44aに与えられ、加算される。加算器4
4aの出力信号はレジスタ41aの各段の符号とシフト
レジスタ42aの対応する各段の符号との一致の度合を
表わしており、これが、一方の相関器21の相関出力R
aとなる。受信信号RXIはクロック信号CKごとにシ
フトレジスタ42aを順次シフトされていくから。In the correlator 21, the code of each set stage of the register 41a and the code of the received signal sent to the corresponding stage of the shift register 42a are respectively output to an EX-OR circuit 43.
Compare at a. The output signals of all EX-OR circuits 43a are given to an adder 44a and added. Adder 4
The output signal 4a represents the degree of coincidence between the code of each stage of the register 41a and the code of each corresponding stage of the shift register 42a, and this is the correlation output R of one correlator 21.
It becomes a. This is because the received signal RXI is sequentially shifted through the shift register 42a every clock signal CK.
相関出力Rもクロック信号CKごとにそれに応じて変化
する。The correlation output R also changes accordingly for each clock signal CK.
他方の相関器22においても同じように、レジスタ41
bに設定された各段の符号とシフトレジスタ42bの対
応する各段に送り込まれた受信信号の符号とが一致する
かどうかがそれぞれEX−OR回路43bで調べられる
。すべてのEX−OR回路43bの出力信号は加算器4
4bに与えられ加算される。加算器口すからはレジスタ
41bに設定されたマンチェスタM系列と入力ディジタ
ル受信信号RXIとの相関の程度を表わす相関出力R1
が出力されることになる。Similarly, in the other correlator 22, the register 41
The EX-OR circuit 43b checks whether the sign of each stage set in b matches the sign of the received signal sent to the corresponding stage of the shift register 42b. The output signals of all EX-OR circuits 43b are sent to the adder 4
4b and is added. The adder outputs a correlation output R1 representing the degree of correlation between the Manchester M sequence set in the register 41b and the input digital reception signal RXI.
will be output.
第6図は相関器21の変形例を示している。レジスタ4
1aおよびシフトレジスタ42Hに代えて段数がNXm
(mは2以上の正の整数)のレジスタ41Aおよびシフ
トレジスタ42Aが設けられている。シフトレジスタ4
2Aは上記クロック信号CKのm倍の周波数のクロック
信号CK によって駆動される。EX−OR回路43
A b N X m側設けられ、レジスタ41Aとシフ
トレジスタ42Aの対応する段の符号が各EX−OR回
路43Aに入力する。FIG. 6 shows a modification of the correlator 21. register 4
1a and shift register 42H, the number of stages is NXm.
(m is a positive integer of 2 or more) register 41A and shift register 42A are provided. shift register 4
2A is driven by a clock signal CK having a frequency m times that of the clock signal CK. EX-OR circuit 43
A b N
加算器44AはすべてのEX−OR回路43Aの出力信
号を加算して相関出力Rとして出力する。このようにレ
ジスタとシフトレジスタの段数をrn倍にすることによ
り相関演算の精度を高めている。The adder 44A adds the output signals of all the EX-OR circuits 43A and outputs the result as a correlation output R. In this way, by increasing the number of stages of registers and shift registers by rn times, the accuracy of correlation calculation is improved.
相関′a22も同じように変形できるのはいうまでもな
い。It goes without saying that the correlation 'a22 can also be transformed in the same way.
第7図はさらに他の実施例を示している。ここでは受信
信号RXIが入力するシフトレジスタ42が相関器21
と22とで兼用されている。このようにすることにより
シフトレジスタの数を減らし、構成を簡素化することが
できる。第6図に示すように段数がm倍されたシフトレ
ジスタを、同じように相関器21と22とで兼用するこ
とができるのはいうまでもない。FIG. 7 shows yet another embodiment. Here, the shift register 42 to which the received signal RXI is input is the correlator 21.
and 22. By doing so, the number of shift registers can be reduced and the configuration can be simplified. It goes without saying that a shift register with the number of stages multiplied by m as shown in FIG. 6 can also be used as the correlators 21 and 22 in the same way.
(4)復調装置およびキャリア検出回路第8図は復調装
置23およびキャリア検出回路24の一構成例を示すも
のである。また、第8図における各部の信号波形が第9
図に示されている。この図において、相関出力R,Rb
はより分りやすくするためにアナログ的に描かれている
。(4) Demodulator and carrier detection circuit FIG. 8 shows an example of the structure of the demodulator 23 and the carrier detection circuit 24. Also, the signal waveforms of each part in FIG.
As shown in the figure. In this figure, correlation outputs R, Rb
is drawn in analog form for easier understanding.
1対の相関器21.22から出力される相関出力RとR
bとに基づいてデータを復調する原理についてまず説明
する。第9図を参照して、1デ一タ区間T(これはマン
チェスタM系列の一周期に等しい)を中央のウィンドウ
部(W部という)とその前後の部分(これをE部、とい
う)とに分ける。前後のE部は等しい間隔に設定されて
いる。Correlation outputs R and R output from a pair of correlators 21 and 22
First, the principle of demodulating data based on b. Referring to FIG. 9, one data interval T (this is equivalent to one period of the Manchester M series) is divided into a central window part (referred to as the W part) and parts before and after it (this is referred to as the E part). Divide into The front and rear E portions are set at equal intervals.
もっともW部の前後のE部を等しく設定する必要はな(
、W部をデータ区間の中央に設定しなくてもよい。Q<
d<Tを満足するdを用いて。However, it is not necessary to set the E parts before and after the W part equally (
, W portion need not be set at the center of the data section. Q<
Using d that satisfies d<T.
W部は(T−d)/2〜(T+d)/2の区間。The W part is an area from (T-d)/2 to (T+d)/2.
E部は0〜(T−d)/2と(T+d)/2〜Tの区間
。Part E is the section from 0 to (T-d)/2 and from (T+d)/2 to T.
と表現することができる。W部は観fil1区間とも呼
ばれる。It can be expressed as The W section is also called the viewing fil1 section.
データが伝送されてきている場合には、データ区間T内
において、相関出力RとRbのいずれか一方に相関ピー
クが現われる。同期制御回路25において、この相関ピ
ークが検出され、相関ピークがデータ区間Tの中央にく
るように、データ区間の終点を規定するデータ区間終了
信号EDが作成される。そして、このデータ区間終了信
号ED仁基づいてW部の始点と終点とをそれぞれ規定す
るウィンドウ・スタート・パルスWLとウィンドウ・ス
トップ・パルスWHが同期制御回路25で作成される。When data is being transmitted, a correlation peak appears in one of the correlation outputs R and Rb within the data interval T. In the synchronization control circuit 25, this correlation peak is detected, and a data section end signal ED is created which defines the end point of the data section so that the correlation peak is located at the center of the data section T. Then, based on this data section end signal ED, a window start pulse WL and a window stop pulse WH, which respectively define the start point and end point of the W section, are created by the synchronization control circuit 25.
符号P、P、AA の意味を次のようaw by
aI?’ bEに定める。The meanings of the symbols P, P, AA are as follows: aw by
aI? ' bE.
P :相関出力RのW部におけるピーク値av
a
(最大tn>
P :相関出力RbのW部におけるピーク値v
(最大値)
A ・相関出力RのE部における総和(加aE’
a
算値)
A :相関出力RhのE部における総和(加bl?
算値)
復調データ(受信データRXD)は次のようにして生成
される。P: Peak value av of correlation output R at W part
a (maximum tn> P: peak value v (maximum value) of the correlation output Rb at the W section A - total sum of the correlation output R at the E section (addition aE'
a calculation value) A: summation (addition bl? calculation value) of the correlation output Rh in the E part Demodulated data (received data RXD) is generated as follows.
P 番A >P −A ならばデータは1゜by
aE ay bH
P φA <P @A ならばデータは0゜fJ
w aB ay bE理論的にいうとPb
w〉Pawならばデータは1゜この逆ならばデータは0
と判断してもよい。しかしながら、雑音が含まれている
場合を考慮すると、相関出力におけるピーク値の比較で
は復調エラーを生じることがある。一般に相関ピークを
もつ相関出力においてはそのピークの前後レベルは相関
ピークをもたない相関出力の相関レベルよりし小さい。If P number A > P −A, the data is 1° by
aE ay bH P φA <P @A, then the data is 0°fJ
w aB ay bETheoretically speaking, Pb
If w〉Paw, the data is 1゜If the opposite is true, the data is 0
You may judge that. However, if noise is included, demodulation errors may occur when comparing peak values in correlation outputs. Generally, in a correlation output that has a correlation peak, the levels before and after the peak are smaller than the correlation level of a correlation output that does not have a correlation peak.
たとえば相関出力R6に相関ピークがある場合、その前
後の総和AbEは、相関ピークのない相関出力Rの総和
AaEよりも小さい。この性質を利用して、復調エラー
ができるだけ生じないように、互いに別個の相関出力の
ピーク値と総和の積、すなわちP ψA とP −A
との大by aE ay bE
小比較を行なって復調データを作成している訳である。For example, if the correlation output R6 has a correlation peak, the sum AbE before and after it is smaller than the sum AaE of the correlation outputs R without a correlation peak. Utilizing this property, in order to prevent demodulation errors as much as possible, the product of the peak value and the sum of mutually separate correlation outputs, that is, P ψA and P −A
This means that the demodulated data is created by performing a large comparison with aE ay bE.
これにより、伝送路等の伝送特性が劣悪でノイズ等が生
じやすい場合であっても安定な復調が可能となる。This makes it possible to perform stable demodulation even when the transmission characteristics of the transmission path are poor and noise is likely to occur.
次にキャリア検出の原理について説明する。すなわち、
(P φA −P 命A )の絶対値がby
aE ay bE
所定の閾値レベルThPを超えているときにキャリア検
出とする。キャリアがあるということは相関出力のいず
れか一方に相関ピークが現われていることを意味する。Next, the principle of carrier detection will be explained. That is,
The absolute value of (P φA - P life A) is by
Carrier detection is performed when aE ay bE exceeds a predetermined threshold level ThP. The presence of a carrier means that a correlation peak appears on either one of the correlation outputs.
したがって、互いに別個の相関出力のピーク値と総和と
の積の差の絶対値は大きな値を示す。これに対して、キ
ャリアが無い場合には上記積の差の絶対値は零に非常に
近い値を示す。これによって、データ復調の場合と同じ
ようにノイズ等に影響されることなくキャリアの有無を
判定することができる。Therefore, the absolute value of the difference between the products of the peak values and the sums of the mutually separate correlation outputs exhibits a large value. On the other hand, when there is no carrier, the absolute value of the product difference is very close to zero. As a result, the presence or absence of a carrier can be determined without being affected by noise or the like, as in the case of data demodulation.
第8図に示す回路はディジタル回路であるからクロック
信号CKまたはCK に同期して動作す厘
るが、説明の単純化のためにクロック信号の図示は省略
されている。Since the circuit shown in FIG. 8 is a digital circuit, it operates in synchronization with the clock signal CK or CK, but the illustration of the clock signal is omitted to simplify the explanation.
この回路において、相関出力Rはラッチ回路51aで1
クロック分ラッチされたのち絶対値回路52aで絶対値
化され、さらに、加算回路55aおよび最大値ホールド
回路54aに与えられる。一方。In this circuit, the correlation output R is 1 in the latch circuit 51a.
After being latched for a clock period, the signal is converted into an absolute value by an absolute value circuit 52a, and further provided to an adder circuit 55a and a maximum value hold circuit 54a. on the other hand.
ウィンドウ発生回路53にはウィンドウ・スタートφパ
ルスWLとウィンドウ・ストップ・パルスWHとが入力
しており、この回路53から、W部でHレベルになるウ
ィンドウ信号WSが出力される。このウィンド913号
WSは加算回路55aのラッチ回路48と最大値ホール
ド回路54aのラッチ回路4Bにその動作制御信号とし
て与えられる加算回路55aにおいて、ラッチ回路4B
はウィンドウ信号WSがLレベルのE部でのみ動作する
。A window start φ pulse WL and a window stop pulse WH are inputted to the window generating circuit 53, and a window signal WS which becomes H level at the W portion is outputted from this circuit 53. This window No. 913 WS is applied to the latch circuit 4B of the adder circuit 55a and the latch circuit 4B of the maximum value hold circuit 54a as an operation control signal.
operates only in the E portion where the window signal WS is at L level.
ラッチ番タイミングはもちろんクロック信号によって規
定される。順次入力する絶対値化された相関出力Rがク
ロック信号ごとにラッチ回路48から与えられる前回の
加算結果と加算器47で加算され、この加算結果が再び
ラッチ回路48にラッチされる。このようにして加算回
路55aからは総和AaEを表わすデータが得られ2乗
算器56aに与えられる。The latch number timing is of course defined by the clock signal. The correlation output R converted into an absolute value, which is inputted sequentially, is added to the previous addition result provided from the latch circuit 48 for each clock signal by the adder 47, and this addition result is latched again by the latch circuit 48. In this way, data representing the total sum AaE is obtained from the adder circuit 55a and is applied to the squaring multiplier 56a.
最大値ホールド回路54aのラッチ回路46はウィンド
ウ信号WSがHレベルのW部でのみ動作する。ラッチ回
路46にラッチされている前回までの最大値と今回入力
した相関値R8の絶対値とが比較器45で比較され、今
回の相関値の方が大きい場合にこの今回の相関値が新た
な最大値としてラッチ回路46にラッチされる。このよ
うにして、最大値ホールド回路54aからはピーク値P
avを表わす”データが得られ1乗算器58bに与えら
れる。The latch circuit 46 of the maximum value hold circuit 54a operates only in the W portion where the window signal WS is at H level. The maximum value latched in the latch circuit 46 up to the previous time and the absolute value of the correlation value R8 input this time are compared in the comparator 45, and if the current correlation value is larger, this current correlation value is used as the new correlation value. It is latched in the latch circuit 46 as the maximum value. In this way, the peak value P is output from the maximum value hold circuit 54a.
Data representing av is obtained and applied to 1 multiplier 58b.
他方の相関出力Rbについても同じように。The same goes for the other correlation output Rb.
ラッチ回路51b、絶対値回路52b、最大値ホールド
回路54bおよび加算回路55bが設けられている′。A latch circuit 51b, an absolute value circuit 52b, a maximum value hold circuit 54b, and an adder circuit 55b are provided.
そして最大値ホールド回路54bからピーク値P が、
加算回路55bから総和AbEがそれぞれ得y
られ2乗算器511a、 58bに与えられる。Then, the peak value P is output from the maximum value hold circuit 54b.
A total sum AbE is obtained from the adder circuit 55b, respectively, and is applied to squaring multipliers 511a and 58b.
乗算器56aではP −A の乗算が1乗算器by
aE
58bではP ・A の乗算がそれぞれ行なわれ。In the multiplier 56a, the multiplication of P −A is performed by 1 multiplier
In aE 58b, multiplication of P and A is performed respectively.
ay blE
その乗算結果は比較器57および減算/絶対値回路59
にそれぞれ与えられる。ay blE The multiplication result is sent to the comparator 57 and the subtraction/absolute value circuit 59.
are given to each.
比較器57ではP −A とP −A の大小
比by aU av LIB較が行
なわれ、その比較結果に応じて1または0を表わす信号
が出力され、データ区間終了信号EDのタイミングでラ
ッチ回路58にラッチされ。The comparator 57 compares the magnitude ratio by aU av LIB of P -A and P -A, outputs a signal representing 1 or 0 according to the comparison result, and outputs a signal representing 1 or 0 to the latch circuit 58 at the timing of the data interval end signal ED. latched to.
受信データRXDとして出力される。このデータ区間終
了信号EDによって加算回路55a、 55b。It is output as received data RXD. Addition circuits 55a and 55b are activated by this data section end signal ED.
最大値ホールド回路54a、 54bがリセットされる
。Maximum value hold circuits 54a and 54b are reset.
他方、減算/絶対値回路59では(P −Aby
alE
P−A)の減算とその絶対値化が行なわれ。On the other hand, in the subtraction/absolute value circuit 59, (P −Aby
The subtraction of alE P−A) and its absolute value are performed.
ay bE
この演算結果は2次に比較回路80で閾値Th と比
較され、Th よりも大きければキャリア検出信号P
ASが出力される。ay bE This calculation result is secondarily compared with a threshold Th in a comparator circuit 80, and if it is larger than Th, the carrier detection signal P is
AS is output.
(5)同期制御回路の構成例 第10図は同期制御回路25の一構成例を示している。(5) Configuration example of synchronous control circuit FIG. 10 shows an example of the configuration of the synchronous control circuit 25.
同期制御回路25は、ピーク位置検出回路26A、ピー
ク位置判定回路26B、同期確立判定回路28.同期は
ずれ判定回路29等を含んでいる。The synchronization control circuit 25 includes a peak position detection circuit 26A, a peak position determination circuit 26B, a synchronization establishment determination circuit 28. It includes an out-of-synchronization determination circuit 29 and the like.
ピーク位置検出回路20Aは相関出力のピークがデータ
区間T内のどの位置にあるかを検出するための回路であ
り、第11図に示すようにピーク位置PPは相関出力の
最大値が現われた時点からデータ区間終了信号EDまで
の時間として計測される。The peak position detection circuit 20A is a circuit for detecting where the peak of the correlation output is located within the data interval T, and as shown in FIG. 11, the peak position PP is the point at which the maximum value of the correlation output appears. It is measured as the time from to the data section end signal ED.
この実施例では、2つの相関出力RとR6の和の絶対値
が最大値を示す位置がピーク位置とされている。In this embodiment, the peak position is the position where the absolute value of the sum of the two correlation outputs R and R6 has the maximum value.
2つの相関出力RとR6はそれぞれ加算器61に与えら
れ、加算されたのち絶対値回路64で絶対値化される。The two correlation outputs R and R6 are each given to an adder 61, added, and then converted into an absolute value by an absolute value circuit 64.
この絶対値信号は比較SG2の一方の入力端子およびラ
ッチ回路63に与えられる。先のデータ区間の終了を示
す信号EDがOR回路65Aを経てラッチ・タイミング
信号としてラッチ回路B3に与えられたときに、絶対値
回路64の出力が初期値としてラッチされる。ラッチ回
路63にラッチされている値は比較器82の他の入力と
して与えられる。したがってそれ以降は、ラッチ回路6
3にラッチされている値と絶対値回路84の出力値とが
比較回路B2で順次(クロック信号CKのクロック・パ
ルスごとに)比較され、ラッチされている値よりも大き
な値の出力が絶対値回路64から得られたときに、比較
5G2の出力がOR回路[i5Aを経てラッチ回路63
に与えられるので、絶対値回路G4の出力が新たな値と
してラッチ回路03にラッチされる。このようにしてラ
ッチ回路83には常に最大値がラッチされていくことに
なる。This absolute value signal is applied to one input terminal of comparator SG2 and latch circuit 63. When the signal ED indicating the end of the previous data section is applied to the latch circuit B3 as a latch timing signal via the OR circuit 65A, the output of the absolute value circuit 64 is latched as an initial value. The value latched in the latch circuit 63 is given as another input to the comparator 82. Therefore, from then on, the latch circuit 6
3 and the output value of the absolute value circuit 84 are compared sequentially (for each clock pulse of the clock signal CK) in the comparator circuit B2, and the output value larger than the latched value is determined as the absolute value. When obtained from the circuit 64, the output of the comparison 5G2 is sent to the latch circuit 63 via the OR circuit [i5A].
, the output of the absolute value circuit G4 is latched into the latch circuit 03 as a new value. In this way, the maximum value is always latched in the latch circuit 83.
一方、クロック信号CKを計数するカウンタB8は、O
R回路65Bを経て入力するデータ区間終了信号EDま
たは比較器62の比較出力によってリセット(クリア)
され、再び零から計数を開始する。カウンタ8Bの計数
出力は次のデータ区間終了信号EDが与えられたときに
ラッチ回路67にラッチされる。カウンタ8Gはデータ
区間Tにおいてピーク値が現われた時点からそのデータ
区間Tの終了を示す信号EDが与えられる時点までクロ
ッり信号CKを計数することになる。そしてこの計数値
がラッチ回路67にラッチされ、ピーク位置PPを表わ
す。On the other hand, the counter B8 that counts the clock signal CK is
Reset (clear) by data section end signal ED input via R circuit 65B or comparison output of comparator 62
and starts counting again from zero. The count output of counter 8B is latched by latch circuit 67 when the next data period end signal ED is applied. The counter 8G counts the clock signal CK from the time when the peak value appears in the data interval T until the time when the signal ED indicating the end of the data interval T is applied. This count value is then latched by the latch circuit 67 and represents the peak position PP.
このようにして検出されたピーク位置を表わすデータP
Pは次にピーク位置判定回路28Bに与えられる。この
判定回路26Bは検出されたピーク位置が設定されたW
部内にあるかどうかを判定するものである。上述のよう
に、受信データの復調処理においてもキャリア検出処理
においても、相関ピークがW部に存在することが必要で
あり、そうでなければ正しい復調処理8キヤリア検出処
理はできない。Data P representing the peak position detected in this way
P is then given to the peak position determination circuit 28B. This determination circuit 26B is operated by a W in which the detected peak position is set.
This is to determine whether it is within the department. As described above, in both demodulation processing of received data and carrier detection processing, it is necessary that the correlation peak exists in the W portion, otherwise correct demodulation processing and carrier detection processing cannot be performed.
ピーク位置判定回路26Bにおいて、比較器68゜69
とAND回路70とから構成されるウィンドウ・タイプ
のディジタル比較回路が設けられている。In the peak position determination circuit 26B, the comparator 68°69
A window type digital comparator circuit is provided, which is composed of an AND circuit 70 and an AND circuit 70.
一方の比較器68にはW部のスタート位置を表わすデー
タが、他方の比較器69にはW部のストップ(エンド)
位置を表わすデータがそれぞれ設定されており、ピーク
位i1!PPを表わすデータがこれらの・スタート位置
とストップ位置の間にある場合にのみ、AND回路70
からHレベルのピーク位置判定信号PHが出力される。One comparator 68 contains data representing the start position of the W part, and the other comparator 69 contains data representing the stop (end) position of the W part.
Data representing the position is set respectively, and the peak position i1! AND circuit 70 only when data representing PP is between these start and stop positions.
A peak position determination signal PH of H level is output from.
次に同期確立判定回路2Bを含む同期確立回路の構成と
動作について第12図を参照して述べる。Next, the configuration and operation of the synchronization establishment circuit including the synchronization establishment determination circuit 2B will be described with reference to FIG.
2つのレジスタ72と73が設けられている。レジスタ
72にはピーク位置PPを表わすデータが与えられ、こ
のレジスタ72には(3/2)T−PPを表わすデータ
が設定される。Tはデータ区間の長さ(時間)を表わす
データである。一方、レジスタ73にはデータTが設定
されている。セレクタ74はピーク位置判定信号PHの
状態に応じてこれらのレジスタ72.73の設定データ
のいずれか一方を選択してディジタル比較器75の一方
の入力に与える。Two registers 72 and 73 are provided. Data representing the peak position PP is given to the register 72, and data representing (3/2)T-PP is set in this register 72. T is data representing the length (time) of the data section. On the other hand, data T is set in the register 73. The selector 74 selects one of the setting data of these registers 72 and 73 according to the state of the peak position determination signal PH, and applies it to one input of the digital comparator 75.
一方、カウンタ71はクロック信号CKを計数してその
計数出力をディジタル比較器75の他方の入力に与える
。比較器75はカウンタ71の計数値がセレクタ74を
通して与えられる設定データに等しくなったときにデー
タ区間終了信号(一致信号)EDを発生する。カウンタ
71はこの信号EDによってリセットされ、再び零から
計数を開始する。On the other hand, the counter 71 counts the clock signal CK and provides the count output to the other input of the digital comparator 75. Comparator 75 generates a data period end signal (match signal) ED when the count value of counter 71 becomes equal to the setting data applied through selector 74. The counter 71 is reset by this signal ED and starts counting again from zero.
さて、電源投入時などにおいては相関出力とデータ区間
とは同期していないから、W部内に相関ピークが存在し
ない場合がある。このときピーク位置判定信号PHはL
レベルになり、セレクタ74はレジスタ72の設定デー
タを選択して比較器75に与える。この設定データ(3
/2)T−PPは。Now, since the correlation output and the data section are not synchronized when the power is turned on, there may be no correlation peak in the W section. At this time, the peak position determination signal PH is L
The selector 74 selects the setting data of the register 72 and supplies it to the comparator 75. This setting data (3
/2) T-PP is.
次ピークから次のデータ区間終了信号までの長さ(時間
)がT/2となるように1次のデータ区間終了信号ED
を発生させるためのものである。このようにして、ピー
ク位置がW部内に位置するようになればピーク位置判定
信号PHがHレベルになり、セレクタ74はレジスタ7
3の設定データTを選択するので、以降はデータ区間終
了信号EDは周期Tで発生することになる。The primary data interval end signal ED is set so that the length (time) from the next peak to the next data interval end signal is T/2.
It is intended to generate. In this way, when the peak position is located within the W section, the peak position determination signal PH becomes H level, and the selector 74
Since the setting data T of No. 3 is selected, the data section end signal ED will be generated at the period T from then on.
データ区間のW部内にピーク位置が存在する状態が所定
災数X回連続した場合に同期が確立したという。カウン
タ82はANDゲート81を経て入力するHレベルのピ
ーク位置判定信号PHによってクロック・イネーブル状
態とされ、入力するデータ区間終了信号EDを計数する
。このカウンタ82は信号PHがLレベルのときにNO
T回路84とOR回路85を経てこのLレベル信号によ
ってリセットされている。カウンタ82の計数出力はデ
ィジタル比較器83に与えられる。一方、この比較器8
3には同期が確立したと判断すべき所定回数Xが設定さ
れている。カウンタ82の計数値がこのXに達したとき
に比較器83から一致信号が発生し。Synchronization is said to be established when a state in which the peak position exists within the W part of the data interval continues for a predetermined number of times X times. The counter 82 is set to a clock enable state by the H level peak position determination signal PH inputted through the AND gate 81, and counts the inputted data section end signal ED. This counter 82 outputs NO when the signal PH is at L level.
It is reset by this L level signal via a T circuit 84 and an OR circuit 85. The count output of the counter 82 is given to a digital comparator 83. On the other hand, this comparator 8
3 is set as a predetermined number of times X at which it should be determined that synchronization has been established. When the count value of the counter 82 reaches this X, a match signal is generated from the comparator 83.
フリップフロップ19がセットされて同期確立信号DS
R(Lレベル)が出力される。比較器83の一致信号は
OR回路85を経てカウンタ82をリセットする。また
、同期確立信号DSRによってANDゲート81が閉、
じられるので、もはやピーク位置判定信号PHは入力し
ない。Flip-flop 19 is set and synchronization establishment signal DS
R (L level) is output. The match signal from comparator 83 passes through OR circuit 85 and resets counter 82 . Further, the AND gate 81 is closed by the synchronization establishment signal DSR,
Therefore, the peak position determination signal PH is no longer input.
なお、カウンタ82が信号EDを計数している途中でピ
ーク位置判定信号PHが1回でもLレベルになると、カ
ウンタ82はリセットされるので、信qPHがHレベル
のときにX個の信号EDが連続して入力した場合にのみ
同期が確立されたと判定される。同期が確立したと判定
される前に信号PHがLレベルになったときには、上述
のようにセレクタ74がレジスタ72を選択して再びデ
ータ区間終了信号EDの発生タイミングの調整が行なわ
れる。Note that if the peak position determination signal PH becomes L level even once while the counter 82 is counting the signals ED, the counter 82 is reset, so when the signal qPH is at the H level, X signals ED are counted. It is determined that synchronization has been established only if the input is continuous. When the signal PH becomes L level before it is determined that synchronization is established, the selector 74 selects the register 72 as described above, and the generation timing of the data section end signal ED is adjusted again.
同期はずれ判定回路29はキャリア検出信号PASが所
定複数(Y回)データ区間にわたって連続して出力され
ていないときに同期はずれと判定するものである。The out-of-synchronization determination circuit 29 determines that out-of-synchronization occurs when the carrier detection signal PAS is not continuously output over a predetermined plurality (Y times) of data sections.
第13図を参照して、−旦同期が確立すると、Lレベル
の同期確立信号DSRによってNANDゲート91が開
かれる。キャリアが検出されていればキャリア検出信号
PASはHレベルである。キャリアが積出されなくなる
とキャリア検出信号PASはLレベルになり、NAND
ゲート91を通って。Referring to FIG. 13, once synchronization is established, NAND gate 91 is opened by synchronization establishment signal DSR at L level. If a carrier is detected, carrier detection signal PAS is at H level. When the carrier is no longer delivered, the carrier detection signal PAS becomes L level, and the NAND
Through gate 91.
カウンタ92のクロックφイネーブル端子CEにHレベ
ルのイネーブル信号を与える。カウンタ92はHレベル
のキャリア検出信号PASによってNANDゲート91
.NOT回路94および0R95を経て既にリセットさ
れている。カウンタ92はイネーブル状態になると入力
するデータ区間終了信号EDを計数し、その計数値をデ
ィジタル比較器93に与える。この比較器93には所定
数Yを表わすデータがあらかじめ設定されている。した
がって、カウンタ92の計数値がYに達すると比較器9
3から一致信号が発生しフリップフロップ19がリセッ
トされ、同期確立信号DSRがHレベルになる。このH
レベルの信号DSRによってNANDゲート91は閉じ
られる。また、比較器93の出力信号によって、OR回
路95を経てカウンタ92はリセットされる。An H-level enable signal is applied to the clock φ enable terminal CE of the counter 92. The counter 92 is activated by the NAND gate 91 in response to the H level carrier detection signal PAS.
.. It has already been reset via the NOT circuit 94 and 0R95. When the counter 92 is enabled, it counts the input data period end signal ED and provides the counted value to the digital comparator 93. Data representing a predetermined number Y is set in advance in this comparator 93. Therefore, when the count value of the counter 92 reaches Y, the comparator 9
3, a coincidence signal is generated, the flip-flop 19 is reset, and the synchronization establishment signal DSR becomes H level. This H
The NAND gate 91 is closed by the level signal DSR. Further, the counter 92 is reset by the output signal of the comparator 93 via the OR circuit 95.
カウンタ92が計数動作をしているときにキャリア検出
信号PASがHレベルになるとカウンタ92はリセット
される。すなわち、キャリアが検出されない状態がY回
のデータ区間連続した場合にのみ、同期はずれと判定さ
れる。When the carrier detection signal PAS becomes H level while the counter 92 is performing a counting operation, the counter 92 is reset. That is, it is determined that the synchronization is out of synchronization only when a state in which no carrier is detected continues for Y data intervals.
これにより、伝送路等の伝送特性の変動等による一時的
なキャリア不検出と0通信終了によるキャリア不検出(
正しい同期はずれ)とを明確に区別することができる。As a result, temporary carrier non-detection due to fluctuations in transmission characteristics of the transmission path, etc., and carrier non-detection due to 0 communication termination (
It is possible to clearly distinguish between correct and out-of-synchronization).
発明の効果
この発明によると、受信信号と所定の符号長をもつ符号
系列との相関信号に基づいてキャリアの有無が検出され
る。上記所定符号長に対応する周期の複数倍の期間にわ
たって連続してキャリア無が検出されたときに同期はず
れと判定される。Effects of the Invention According to the present invention, the presence or absence of a carrier is detected based on a correlation signal between a received signal and a code sequence having a predetermined code length. It is determined that synchronization is out of synchronization when carrier absence is detected continuously over a period that is multiple times the period corresponding to the predetermined code length.
キャリア無が検出されてもその状態が所定複数周期連続
しなければ同期はずれとは判定されない。Even if carrier absence is detected, unless this state continues for a predetermined number of cycles, it will not be determined that the synchronization is out of synchronization.
このようにして、所定複数周期にわたって連続してキャ
リアが検出されなかった場合にのみ同期はずれと判定さ
れ、それ以外の場合には同期はずれとは判定されないの
で、伝送路の伝送特性の変動等によるキャリア不検出と
通信終了によるキャリア不検出とを正しく区別して通信
終了のみを認識することが可能となる。In this way, it is determined that the synchronization is out of synchronization only when no carrier is detected continuously over a predetermined plurality of periods, and in other cases, it is not determined that the synchronization is out of synchronization. It becomes possible to correctly distinguish between non-detection of a carrier and non-detection of a carrier due to termination of communication, and to recognize only termination of communication.
第1図はCSK通信システムの全体構成を示すブロック
図である。
第2図は変調装置の構成例を示す回路図、第3図はその
動作を示すタイム・チャートである。
第4図は変調装置の他の例を示す回路図である。
第5図は1対の相関器の構成例を示す回路図。
第6図はその変形例を示す回路図、第7図は相関器の他
の構成例を示す回路図である。
第8図は復調装置の構成例を示す回路図、第9図はその
動作を示す波形図である。
第10図は同期制御回路の構成例を示す回路図。
第11図はピーク位置検出動作を示す波形図、第12図
は同期確立判定動作を示す波形図、第13図は同期はず
れ判定動作を示す波形図である。
第14図および第15図は従来のSS通信方式を示すも
ので、第14図は構成を示す回路図、jfl15図はそ
の動作を示すタイム・チャートである。
24・・・キャリア検出回路。
29・・・同期はずれ判定回路。
92・・・カウンタ。
93・・・比較器。
以 上FIG. 1 is a block diagram showing the overall configuration of a CSK communication system. FIG. 2 is a circuit diagram showing an example of the configuration of the modulation device, and FIG. 3 is a time chart showing its operation. FIG. 4 is a circuit diagram showing another example of the modulation device. FIG. 5 is a circuit diagram showing an example of the configuration of a pair of correlators. FIG. 6 is a circuit diagram showing a modification thereof, and FIG. 7 is a circuit diagram showing another example of the configuration of the correlator. FIG. 8 is a circuit diagram showing an example of the configuration of the demodulator, and FIG. 9 is a waveform diagram showing its operation. FIG. 10 is a circuit diagram showing a configuration example of a synchronous control circuit. FIG. 11 is a waveform diagram showing the peak position detection operation, FIG. 12 is a waveform diagram showing the synchronization establishment determination operation, and FIG. 13 is a waveform diagram showing the synchronization loss determination operation. 14 and 15 show a conventional SS communication system, FIG. 14 is a circuit diagram showing the configuration, and FIG. jfl15 is a time chart showing its operation. 24...Carrier detection circuit. 29...Out-of-synchronization determination circuit. 92...Counter. 93... Comparator. that's all
Claims (2)
信号に基づいてキャリアの有無を検出し、上記所定符号
長に対応する周期の複数倍の期間にわたって連続してキ
ャリアを検出しないときに同期はずれと判定する、 同期はずれ判定方法。(1) When the presence or absence of a carrier is detected based on a correlation signal between a received signal and a code sequence with a predetermined code length, and no carrier is detected continuously over a period that is multiple times the period corresponding to the predetermined code length. A method for determining out-of-synchronization.
信号に基づいてキャリアの有無を表わす信号を出力する
キャリア検出回路、 キャリア有を表わす信号によってリセットされ、キャリ
ア無を表わす信号によって動作状態とされ、動作状態と
されたときに上記符号長に対応する周期ごとに発生する
信号を計数するカウンタ、および 上記カウンタの計数値を所定の閾値と比較し、計数値が
閾値と一致したときに周期はずれ検出信号を出力する比
較回路、 を備えた周期はずれ判定装置。(2) A carrier detection circuit that outputs a signal indicating the presence or absence of a carrier based on a correlation signal between a received signal and a code sequence having a predetermined code length, which is reset by a signal indicating the presence of a carrier and operates by a signal indicating the absence of a carrier. A counter that counts signals generated every cycle corresponding to the code length when the state is set to the operating state, and the count value of the counter is compared with a predetermined threshold value, and when the count value matches the threshold value. A comparison circuit that outputs a period deviation detection signal to a period deviation determination device.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1066360A JP2778017B2 (en) | 1989-03-20 | 1989-03-20 | CSK communication device |
AU43645/89A AU617885B2 (en) | 1988-10-24 | 1989-10-23 | Spectrum spread communication by csk modulation |
EP89119749A EP0366086B1 (en) | 1988-10-24 | 1989-10-24 | Code shift keying (csk) apparatus and method for spread spectrum communication |
CA002001349A CA2001349C (en) | 1988-10-24 | 1989-10-24 | Spectrum spread communication by csk modulation |
EP99100493A EP0910174B1 (en) | 1988-10-24 | 1989-10-24 | Code shift keying (CSK) apparatus and method for spectrum spread communication |
DE68929048T DE68929048T2 (en) | 1988-10-24 | 1989-10-24 | Device and method for spread spectrum communication using code jump modulation |
DE68929538T DE68929538T8 (en) | 1988-10-24 | 1989-10-24 | Variable Coding Apparatus (CSK) and spread spectrum communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1066360A JP2778017B2 (en) | 1989-03-20 | 1989-03-20 | CSK communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02246548A true JPH02246548A (en) | 1990-10-02 |
JP2778017B2 JP2778017B2 (en) | 1998-07-23 |
Family
ID=13313608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1066360A Expired - Fee Related JP2778017B2 (en) | 1988-10-24 | 1989-03-20 | CSK communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2778017B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907576A (en) * | 1995-08-30 | 1999-05-25 | Nec Corporation | CSK communication system and method for spread spectrum communication |
WO2006090872A1 (en) * | 2005-02-25 | 2006-08-31 | Nec Corporation | Code series transmitting method, radio communication system, transmitter, and receiver |
JP2009141900A (en) * | 2007-12-10 | 2009-06-25 | Nippon Dempa Kogyo Co Ltd | Receiving circuit and wireless device |
-
1989
- 1989-03-20 JP JP1066360A patent/JP2778017B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907576A (en) * | 1995-08-30 | 1999-05-25 | Nec Corporation | CSK communication system and method for spread spectrum communication |
WO2006090872A1 (en) * | 2005-02-25 | 2006-08-31 | Nec Corporation | Code series transmitting method, radio communication system, transmitter, and receiver |
JPWO2006090872A1 (en) * | 2005-02-25 | 2008-07-24 | 日本電気株式会社 | Code sequence transmission method, radio communication system, transmitter and receiver |
JP4735990B2 (en) * | 2005-02-25 | 2011-07-27 | 日本電気株式会社 | Code sequence transmission method, radio communication system, transmitter and receiver |
US8351401B2 (en) | 2005-02-25 | 2013-01-08 | Nec Corporation | Code sequence transmission method, wireless communication system, transmitter, and receiver |
JP2009141900A (en) * | 2007-12-10 | 2009-06-25 | Nippon Dempa Kogyo Co Ltd | Receiving circuit and wireless device |
Also Published As
Publication number | Publication date |
---|---|
JP2778017B2 (en) | 1998-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5228055A (en) | Spread spectrum communication device | |
US20050249271A1 (en) | Methods and systems for transceiving chaotic signals | |
JPH06505131A (en) | Asymmetric spread spectrum correlator | |
US9015220B2 (en) | Correlation device | |
US7366227B2 (en) | Chip-to-symbol receiver despreader architectures and methods for despreading spread spectrum signals | |
EP0910174B1 (en) | Code shift keying (CSK) apparatus and method for spectrum spread communication | |
EP0762664B1 (en) | Code shift keying communication system | |
JPH02246548A (en) | Method and device for step-out decision making | |
JP2785951B2 (en) | CSK communication device | |
CN1585391B (en) | Improved detection | |
JPH02246543A (en) | Method and device for data demodulation in csk communication system | |
JPH02246545A (en) | Detecting circuit for peak position of correlation signal | |
JPH02246544A (en) | Method and device for carrier detection in csk communication system | |
JP2729693B2 (en) | Receiving method and apparatus in CSK communication system | |
JPH02246546A (en) | Decision device for peak position of correlation signal | |
JPH02246547A (en) | Method and device for synchronism acquisition | |
JP2999368B2 (en) | Synchronizer | |
JP2797206B2 (en) | CSK communication device | |
JP2596988B2 (en) | Spread spectrum communication system and apparatus | |
JPH0577223B2 (en) | ||
JP2711921B2 (en) | Carrier detection method and device | |
JPH02246542A (en) | Digital correlator | |
JP2571122B2 (en) | Manchester M-sequence code modulator | |
JP2571123B2 (en) | Manchester M-sequence code modulator | |
JP3094005B2 (en) | Apparatus and method for decoding spread spectrum signal and apparatus and method for transmitting and receiving spread spectrum signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |