JP2729693B2 - Receiving method and apparatus in CSK communication system - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明はスペクトラム拡散（SS）通信のための受信
方法および装置，とくにコード・シフト・キーイング
（Code Shift Keying＝CSK）変調方式による受信方法お
よび装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving method and apparatus for spread spectrum (SS) communication, and more particularly to a receiving method and apparatus using a code shift keying (CSK) modulation scheme. .

従来の技術 SS通信方式は衛星通信，移動体通信などの他，電力線
通信にも応用範囲が広まっている。従来のSS通信方式に
ついて，第17図および第18図を参照して説明する。送信
側では,PN（擬似雑音）符号系列発生器１の出力ａを送
信データｂとEX-OR回路２でEX-OR演算後（信号ｃ），増
幅器３により送信信号として伝送路に送出する。受信側
では，受信信号を増幅器４で増幅後，相関器６で同期PN
符号系列発生器５の出力ｄと相関をとり，相関値（信号
ｅ）を比較器７で所定の閾値と比較し，受信データｆを
復調する。2. Description of the Related Art In addition to satellite communication, mobile communication, and the like, the SS communication method has also been applied to power line communication. The conventional SS communication system will be described with reference to FIGS. 17 and 18. On the transmission side, the output a of the PN (pseudo noise) code sequence generator 1 is subjected to an EX-OR operation (signal c) by the EX-OR circuit 2 with the transmission data b, and then transmitted to the transmission path by the amplifier 3 as a transmission signal. On the receiving side, the received signal is amplified by the amplifier 4 and then synchronized by the correlator 6.
The output data d of the code sequence generator 5 is correlated, the correlation value (signal e) is compared with a predetermined threshold value by the comparator 7, and the received data f is demodulated.

伝送路としては，無線，有線，その他の伝送媒体が考
えられる。したがって送信信号は直接に伝送媒体に送出
されるばかりでなく，伝送媒体を伝送するのに適した信
号に変換して送られる場合が多い。また電力線通信では
商用電力と分離するインタフェースが必要となる。この
ような信号変換，分離の作用を行なう伝送媒体との接続
部を以下では，受信インタフェース，送信インタフェー
スという。The transmission path may be a wireless, wired, or other transmission medium. Therefore, in many cases, the transmission signal is not only sent directly to the transmission medium, but also converted into a signal suitable for transmitting the transmission medium and sent. Also, power line communication requires an interface that is separated from commercial power. In the following, a connection section with a transmission medium that performs such signal conversion and separation functions is referred to as a reception interface or a transmission interface.

先願発明の説明 従来の通信方式では，受信側の同期PN符号系列発生器
５の発生PN系列を，送信側のPN系列と同期させなければ
ならず，そのためには先ず同期点をサーチする必要があ
る。伝送路の伝送特性上に問題がないならば同期点で相
関波形にピークが検出される。しかし電力線通信のよう
に伝送特性が極めて不良で，しかも伝送帯域内にディッ
プ・ポイントがあるような線路では，相関波形の劣化が
進み，相関値の正，負の関係が逆転し，データの1,0の
誤りとなることがある。また波形の劣化により同期が維
持できない欠点があった。DESCRIPTION OF THE PRESENT APPLICATION In the conventional communication method, the PN sequence generated by the synchronous PN code sequence generator 5 on the receiving side must be synchronized with the PN sequence on the transmitting side. There is. If there is no problem in the transmission characteristics of the transmission path, a peak is detected in the correlation waveform at the synchronization point. However, in the case of transmission lines with extremely poor transmission characteristics, such as power line communication, and in which there is a dip point in the transmission band, the deterioration of the correlation waveform progresses, and the positive / negative relationship of the correlation values is reversed, and the data 1 , 0 error. Further, there is a disadvantage that synchronization cannot be maintained due to deterioration of the waveform.

出願人は上記の従来のSS通信方式の欠点を克服した新
規なCSK通信方式を提案している。The applicant has proposed a new CSK communication method that overcomes the above-mentioned disadvantages of the conventional SS communication method.

CSK通信方式では，送信側において，相互相関が低い
２つの同一符号長の２値PN符合系列をそれぞれ一定周期
で発生し，上記一定周期ごとに，送信データの１または
０に応じて上記２つの異なるPN符号系列のいずれかを選
択して送信信号として送出する。他方，受信側において
は，受信信号と，送信側で用いられた２つのPN符号系列
との相関をそれぞれとることにより２つの相関出力を得
る。この２つの相関出力のいずれか一方には上記一定周
期ごとに必ず相関ピークが現われる。そこで,2つの相関
出力のピーク値の比較に基づいて１または０の復調デー
タを作成する。In the CSK communication system, on the transmitting side, two binary PN code sequences having the same code length with low cross-correlation are respectively generated at a fixed period, and the two above-mentioned two PN code sequences are set according to 1 or 0 of the transmission data every fixed period. One of the different PN code sequences is selected and transmitted as a transmission signal. On the other hand, on the receiving side, two correlation outputs are obtained by calculating the correlation between the received signal and the two PN code sequences used on the transmitting side. A correlation peak always appears in one of these two correlation outputs at the above-mentioned fixed period. Therefore, demodulated data of 1 or 0 is created based on a comparison between the peak values of the two correlation outputs.

このようなCSK通信方式では，受信側において２つの
相関出力を比較し，そのピーク値の大小に応じて受信デ
ータの０または１を割当てるようにしているので，受信
側の符号系列は送信側のそれと厳密に同期をとる必要が
なく，データの復調誤りも生じなくなる。また相関器の
出力として，絶対値をとるようにすれば，送信ピーク値
が負となるような特性劣化の伝送路の場合でも伝送誤り
にならないという効果がある。In such a CSK communication method, the two correlation outputs are compared on the receiving side, and 0 or 1 of the received data is assigned according to the magnitude of the peak value. There is no need to strictly synchronize with this, and no data demodulation error occurs. Further, if an absolute value is taken as the output of the correlator, there is an effect that a transmission error does not occur even in the case of a transmission line having characteristic deterioration such that the transmission peak value is negative.

さらに出願人は,SS通信方式の欠点を克服した上記のC
SK通信方式のためのデータ復調方法および装置を提案し
た（特願平1-66355）。In addition, the applicant proposed that the above C
A data demodulation method and device for the SK communication system was proposed (Japanese Patent Application No. 1-66355).

このCSK通信方式におけるデータ復調方法は,2つの相
関出力のデータ区間において，相関ピークが現われる時
点を含む観測区間を設定し，一方の相関出力の観測区間
におけるピーク値と他方の相関出力の観測区間外におけ
る総和との積と，他方の相関出力の観測区間におけるピ
ーク値と一方の相関出力の観測区間外における総和との
積との大小比較に応じて復調データを生成するものであ
る。In the data demodulation method in this CSK communication method, an observation section including a time point at which a correlation peak appears is set in a data section of two correlation outputs, and a peak value in the observation section of one correlation output and an observation section of the other correlation output are set. The demodulation data is generated in accordance with a magnitude comparison between a product of the outside sum and the product of the peak value in the observation section of the other correlation output and the sum of the one correlation output outside the observation section.

このデータ復調方法によると,2つの相関出力のうちの
一方の相関出力の観測区間におけるピーク値と他方の相
関出力の観測区間外における総和との積を算出し，他方
の相関出力の観測区間におけるピーク値と一方の相関出
力の観測区間外における総和との積を算出し，これら２
つの積の大小比較を行ない，この比較結果に応じて１ま
たは０の復調データを作成している。したがって，一方
の相関出力のピーク値と他方の相関出力のピーク値との
単純な比較ではエラーが生じるような雑音を含む場合
や，伝送特性が劣悪であるような場合であっても，エラ
ーの発生を抑えて安定な復調が可能となる。According to this data demodulation method, the product of the peak value in the observation section of one of the two correlation outputs and the sum outside the observation section of the other correlation output is calculated, and the product in the observation section of the other correlation output is calculated. The product of the peak value and the sum of one of the correlation outputs outside the observation section is calculated, and these two values are calculated.
The magnitude of the two products is compared, and 1 or 0 demodulated data is created according to the comparison result. Therefore, even if a simple comparison between the peak value of one correlation output and the peak value of the other correlation output includes noise that may cause an error or the transmission characteristics are poor, the error Stable demodulation is possible by suppressing occurrence.

上述のように２つの相関出力のいずれか一方には上記
一定周期ごとに相関ピークが現われる。受信側において
はこの相関ピークを正しく検出するために，相関ピーク
がある一定区間内で周期的に出現するように，受信側の
装置の動作を受信信号に同期させかつこの同期を維持す
る必要がある。これを同期追跡という。とくに，電力線
通信を行なう場合のように商用交流電力線のような劣悪
な伝送路では伝送特性が急激に変動し，ピーク位置が大
きく変動してしまうことがある。As described above, a correlation peak appears at any one of the two correlation outputs at the above-mentioned fixed period. On the receiving side, in order to correctly detect this correlation peak, it is necessary to synchronize the operation of the receiving side device with the received signal and maintain this synchronization so that the correlation peak appears periodically within a certain section. is there. This is called synchronization tracking. In particular, in a poor transmission path such as a commercial AC power line such as in the case of performing power line communication, the transmission characteristics may fluctuate rapidly, and the peak position may fluctuate greatly.

さらに出願人は，すぐれた特性をもつCSK通信方式の
ための受信装置に適した同期追跡方法および装置を提案
した（特願平1-66361,1-297485）。Further, the applicant has proposed a synchronization tracking method and apparatus suitable for a receiver for CSK communication system having excellent characteristics (Japanese Patent Application No. 1-66361, 1-297485).

この同期追跡方法は，受信信号と所定符号長の符号系
列との相関信号の相関ピークを検出し，この相関ピーク
の上記符号長に対応する周期のデータ区間内における位
置を検出し，上記ピーク位置が上記データ区間内に設定
された観測区間内にあるかどうか，ならびに上記観測区
間内の中心からの偏りの方向およびその程度を判定し，
上記ピーク位置の上記中心からの偏りの方向およびその
程度に応じて，次のデータ区間においてピーク位置が上
記観測区間の中央に近づくようにデータ区間の長さを規
定する周期信号を作成するものである。This synchronization tracking method detects a correlation peak of a correlation signal between a received signal and a code sequence having a predetermined code length, detects a position of the correlation peak in a data section having a cycle corresponding to the code length, and detects the peak position. Is determined in the observation section set in the data section, and the direction and degree of the deviation from the center in the observation section are determined.
In accordance with the direction and degree of the deviation of the peak position from the center, a periodic signal that defines the length of the data section so that the peak position approaches the center of the observation section in the next data section is created. is there.

この同期追跡方法によると，受信信号と所定符号長の
符号系列との相関信号の相関ピークが検出され，この相
関ピークの上記符号長に対応する周期のデータ区間内に
おける位置が検出される。そしてこのピーク位置が上記
データ区間内に設定された観測区間内にあるかどうか，
ならびに上記観測区間内の中心からの偏り方向およびそ
の程度が判定される。上記ピーク位置の上記中心からの
偏りの方向およびその程度に応じて，次のデータ区間に
おいてピーク位置が上記観測区間の中央に近づくように
データ区間の長さを定める周期信号が生成される。これ
によって，一旦周期が確立されたのちは，データ区間の
観測区間内におけるピーク位置の場所に応じて次のデー
タ区間の長さが調整されるので，ピーク位置に多少の変
動があってもピーク位置が常に観測区間の中央にくるよ
うに制御される。したがって，伝送路の伝送特性の変
動，送受信機のクロックのずれ等に適切に対応したピー
ク位置の補正が可能となる。According to this synchronous tracking method, a correlation peak of a correlation signal between a received signal and a code sequence having a predetermined code length is detected, and a position of the correlation peak in a data section having a cycle corresponding to the code length is detected. And whether this peak position is in the observation section set in the above data section,
In addition, the direction and degree of deviation from the center in the observation section are determined. A periodic signal that determines the length of the data section so that the peak position approaches the center of the observation section in the next data section is generated in accordance with the direction and degree of the deviation of the peak position from the center. As a result, once the cycle is established, the length of the next data section is adjusted according to the location of the peak position in the observation section of the data section. It is controlled so that the position is always at the center of the observation section. Therefore, it is possible to correct the peak position appropriately corresponding to the fluctuation of the transmission characteristic of the transmission line, the deviation of the clock of the transceiver, and the like.

発明が解決しようとする課題 出願人が先に提案した上述のデータ復調方法において
設定される観測区間と同期追跡方法において設定される
観測区間とは同一であった。しかしながら，データ復調
用の観測区間の最適範囲と同期追跡用の観測区間の最適
範囲とは必ずしも同一ではなく，これらを同一範囲に設
定すると，とくに劣悪な伝送路ではデータ復調または同
期追跡が不安定になるおそれがある。Problems to be Solved by the Invention The observation section set in the above-described data demodulation method proposed by the applicant and the observation section set in the synchronous tracking method were the same. However, the optimal range of the observation section for data demodulation and the optimal range of the observation section for synchronization tracking are not always the same, and if these are set to the same range, data demodulation or synchronization tracking is unstable especially on a poor transmission path. Could be

課題を解決するための手段 この発明によるCSK通信方式における受信方法は，受
信信号と所定符号長でかつ相互に異なる第１および第２
の符号系列との２つの相関信号のデータ区間において，
復調用観測区間と同期追跡用観測区間とを相互に独立に
設定し，一方の相関信号の復調用観測区間におけるピー
ク値と他方の相関信号の復調用観測区間外における総和
との積と，他方の相関信号の復調用観測区間におけるピ
ーク値と一方の相関信号の復調用観測区間外における総
和との積との大小比較に応じて復調データを生成し,2つ
の相関信号の和信号またはいずれか一方の相関信号の相
関ピークを検出し，この相関ピークのデータ区間内おけ
る位置を検出し，上記ピーク位置が同期追跡用観測区間
内にあるかどうか，ならびに同期追跡用観測区間内の中
心からの偏りの方向およびその程度を判定し，上記ピー
ク位置の上記中心からの偏りの方向およびその程度に応
じて，次のデータ区間においてピーク位置が同期追跡用
観測区間の中央に近づくようにデータ区間の長さを規定
する周期信号を作成することを特徴とする。Means for Solving the Problems A receiving method in a CSK communication system according to the present invention comprises a first signal and a second signal having a predetermined code length different from a received signal.
In the data section of two correlation signals with the code sequence of
The observation section for demodulation and the observation section for synchronous tracking are set independently of each other, and the product of the peak value in the observation section for demodulation of one correlation signal and the sum of the other correlation signal outside the observation section for demodulation, and the other The demodulation data is generated according to the magnitude comparison between the peak value in the correlation signal demodulation observation section and the product of one of the correlation signals outside the demodulation observation section, and the sum signal of the two correlation signals or one of the two A correlation peak of one of the correlation signals is detected, a position of the correlation peak in the data section is detected, and whether or not the peak position is within the synchronous tracking observation section, and a position from the center of the synchronous tracking observation section. The direction and degree of the deviation are determined, and the peak position is located at the center of the synchronous tracking observation section in the next data section according to the direction and degree of the deviation of the peak position from the center. Characterized by creating a periodic signal defining the length of the data segment as brute.

この発明によるCSK通信方式における受信装置は，受
信信号と所定符号長でかつ相互に異なる第１および第２
の符号系列との２つの相関信号のデータ区間において相
互に独立に設定される復調用観測区間と同期追跡用観測
区間とをそれぞれ表わす第１および第２のウインドウ信
号を出力するウインドウ発生手段，復調用観測区間を表
わす第１のウインドウ信号によって制御され，一方の相
関信号の復調用観測区間におけるピーク値と他方の相関
信号の復調用観測区間外における総和との積，および他
方の相関信号の復調用観測区間におけるピーク値と一方
の相関信号の復調用観測区間外における総和との積を算
出する演算手段，上記演算手段から得られる２つの積を
比較し，比較結果に応じて１または０の復調データを出
力する比較手段,2つの相関信号の和信号またはいずれか
一方の相関信号の相関ピークを検出し，この相関ピーク
のデータ区間内における位置を検出するピーク位置検出
手段，上記ピーク位置が第２のウインドウ信号によって
定められる同期追跡用観測区間内にあるかどうか，なら
びに同期追跡用観測区間内の中心からの偏りの方向およ
びその程度を判定するピーク位置判定手段，ならびに上
記ピーク位置の上記中心からの偏り方向およびその程度
に応じて，次のデータ区間においてピーク位置が同期追
跡用観測区間の中心に近づくようにデータ区間の長さを
規定する周期信号を作成する周期信号発生手段を備えて
いることを特徴とする。The receiving apparatus in the CSK communication method according to the present invention comprises a first signal and a second signal having a predetermined code length and different from each other.
Window generating means for outputting first and second window signals respectively representing a demodulation observation section and a synchronization tracking observation section which are set independently of each other in a data section of two correlation signals with a code sequence of Controlled by the first window signal representing the observation interval for use, the product of the peak value in the observation interval for demodulation of one correlation signal and the sum of the other correlation signal outside the observation interval for demodulation, and the demodulation of the other correlation signal Means for calculating the product of the peak value in the observation section for use and the sum of one of the correlation signals outside the demodulation observation section, and compares the two products obtained from the above-described calculation means, and calculates 1 or 0 according to the comparison result. Comparison means for outputting demodulated data; detecting a sum signal of two correlation signals or a correlation peak of one of the correlation signals; Position detecting means for detecting the position of the synchronous tracking, whether or not the peak position is within the synchronous tracking observation section defined by the second window signal, and the direction and degree of deviation from the center in the synchronous tracking observation section And a length of a data section such that the peak position approaches the center of the synchronous tracking observation section in the next data section according to the direction and degree of deviation of the peak position from the center. And a periodic signal generating means for generating a periodic signal defining the following.

上記演算手段および比較手段によってデータ復調回路
が構成される。また，上記ピーク位置検出手段，ピーク
位置判定手段および周期信号発生手段によって同期追跡
回路が構成される。A data demodulation circuit is constituted by the operation means and the comparison means. The above-mentioned peak position detecting means, peak position determining means and periodic signal generating means constitute a synchronous tracking circuit.

作用 復調用の観測区間と同期追跡用の観測区間とが相互に
独立に設定されている。データ復調においては，復調用
観測区間における相関信号のピーク値と復調用観測区間
外における相関信号の総和とを用いて所定の演算が行な
われ,1または０のデータが復調される。また，同期追跡
においては，相関信号のピーク位置が同期追跡用観測区
間内にあるかどうか等が判定され，この判定結果に基づ
いて、次のデータ区間においてピーク位置が同期追跡用
観測区間の中央に近づくようにデータ区間の長さを規定
する周期信号が作成される。Effect The observation section for demodulation and the observation section for synchronous tracking are set independently of each other. In the data demodulation, a predetermined operation is performed using the peak value of the correlation signal in the observation section for demodulation and the sum of the correlation signals outside the observation section for demodulation, and 1 or 0 data is demodulated. In the synchronous tracking, it is determined whether or not the peak position of the correlation signal is within the synchronous tracking observation section. Based on the determination result, the peak position in the next data section is set at the center of the synchronous tracking observation section. Is generated so as to define the length of the data section so as to approach.

一般には，伝送路が劣悪な場合には，データ復調にお
いては，相関信号のピーク値が小さくなり，同期点付近
の相関信号が相対的に大きくなることがあるので，復調
エラーの発生を回避するためには，復調用観測区間の幅
はある程度狭い方が好ましい。また，同期追跡において
は，最大ピークの位置が瞬時にして大きく変動すること
があるので，正しいピーク位置を見付けだして正しい同
期追跡を行なわせるために，同期追跡用観測区間の幅は
ある程度広い方が好ましい。In general, when the transmission path is poor, in data demodulation, the peak value of the correlation signal becomes small, and the correlation signal near the synchronization point may become relatively large. For this reason, it is preferable that the width of the demodulation observation section is narrow to some extent. Also, in synchronous tracking, the position of the maximum peak may fluctuate greatly instantaneously. In order to find the correct peak position and perform correct synchronous tracking, the width of the synchronous tracking observation section should be somewhat wide. Is preferred.

実施例 以下この発明を,PN符号としてマンチェスタ符号Ｍ系
列を用いたCSK通信方式に適用した実施例について詳述
する。Embodiment Hereinafter, an embodiment in which the present invention is applied to a CSK communication system using a Manchester code M sequence as a PN code will be described in detail.

（１）CSK通信システム全体の構成 第１図はマンチェスタ符号Ｍ系列を用いたCSK方式の
通信システムの全体構成を示している。(1) Overall Configuration of CSK Communication System FIG. 1 shows the overall configuration of a CSK communication system using a Manchester code M sequence.

送信側において，変調装置（送信装置）11には，相互
相関が低くかつ同じ符号長をもつマンチェスタ符号Ｍ系
列を同期してそれぞれ発生する２つのマンチェスタＭ系
列発生器31,32が設けられ，それらの符号出力は切替回
路33に与えられる。この切替回路33は２進数送信データ
（１または０）に応じて制御され，たとえば送信データ
が０のときには発生器31の符号出力が,1のときには発生
器32の符号出力がそれぞれ選択される。この切替回路33
によって選択された符号出力信号が送信信号TXOとな
る。切替回路33における切替制御は発生するマンチェス
タ符号Ｍ系列の周期に同期して行なわれ,2進数の１つの
データ（１または０）は一周期のマンチェスタ符号Ｍ系
列によって表現される。On the transmitting side, the modulator (transmitter) 11 is provided with two Manchester M-sequence generators 31 and 32 for synchronizing and generating Manchester code M-sequences having low cross-correlation and the same code length, respectively. Is output to the switching circuit 33. The switching circuit 33 is controlled according to the binary transmission data (1 or 0). For example, when the transmission data is 0, the code output of the generator 31 is selected, and when the transmission data is 1, the code output of the generator 32 is selected. This switching circuit 33
Is the transmission signal TXO. The switching control in the switching circuit 33 is performed in synchronization with the cycle of the generated Manchester code M sequence, and one binary data (1 or 0) is represented by one cycle of the Manchester code M sequence.

異なる２つのマンチェスタ符号Ｍ系列の切替ないしは
選択が送出すべきデータのコード（１または０）に応じ
て行なわれるので，この変調方式をコード・シフト・キ
ーイング（CSK）という。もちろん,CSKではマンチェス
タＭ系列に限らず他のPN符号系列を用いてもよい。Since the switching or selection of two different Manchester code M sequences is performed according to the code (1 or 0) of the data to be transmitted, this modulation method is called code shift keying (CSK). Of course, the CSK is not limited to the Manchester M sequence, and other PN code sequences may be used.

送信信号TXOは送信インタフェース12Aを介して伝送路
または伝送媒体に送出される。送信インタフェース12A
は「従来の技術」の項で示したように，広い意味での接
続部であって，キャリアの変調または電力線への混合処
理等を行なう部分である。The transmission signal TXO is transmitted to a transmission path or a transmission medium via the transmission interface 12A. Transmission interface 12A
As shown in the section of "Prior Art", is a connection part in a broad sense, and is a part for performing carrier modulation or mixing processing to a power line.

受信インタフェース12Bも，キャリアの復調，電力線
からの分離,A/D変換等を行なうもので，伝送路または伝
送媒体から入力する信号をディジタル受信信号RXIに変
換して出力する。The receiving interface 12B also performs carrier demodulation, separation from a power line, A / D conversion, and the like, and converts a signal input from a transmission line or a transmission medium into a digital reception signal RXI and outputs the signal.

受信側の受信装置には,2つの相関器21,22,復調装置2
3,キャリア検出回路24,同期制御回路25等が含まれてい
る。受信インタフェース12Bから出力されるディジタル
受信信号RXIは相関器21,22に入力する。一方の相関器21
には一方のマンチェスタＭ系列発生器31から発生するマ
ンチェスタ符号Ｍ系列が設定されており，この設定系列
と受信信号RXIとの相関がとられる。同じように他方の
相関器22には他方のマンチェスタＭ系列発生器32から発
生するマンチェスタ符号Ｍ系列が設定されており，この
設定系列と受信信号RXIとの相関がとられる。これらの
相関器21,22から得られる相関出力は復調装置23に与え
られ，この復調装置23において相関値に応じて復調信号
１または０が割当てられ，受信データRXDとして出力さ
れる。すなわち，相関器21と22の相関出力のうち相関器
21の方が大きな相関ピーク値を示している場合には０の
受信データが，逆に相関器22の方が大きな相関ピーク値
を示している場合には１の受信データがそれぞれ生成さ
れる。The receiver on the receiving side has two correlators 21 and 22 and a demodulator 2
3, a carrier detection circuit 24, a synchronization control circuit 25, and the like. The digital reception signal RXI output from the reception interface 12B is input to the correlators 21 and 22. One correlator 21
Is set with the Manchester code M sequence generated from one Manchester M sequence generator 31, and the set sequence is correlated with the received signal RXI. Similarly, a Manchester code M sequence generated from the other Manchester M sequence generator 32 is set in the other correlator 22, and the set sequence is correlated with the received signal RXI. Correlation outputs obtained from these correlators 21 and 22 are provided to a demodulation device 23, where a demodulation signal 1 or 0 is assigned according to the correlation value, and output as reception data RXD. That is, of the correlation outputs of correlators 21 and 22,
When 21 shows a larger correlation peak value, 0 received data is generated, and when the correlator 22 shows a larger correlation peak value, 1 received data is generated.

相関出力はまたキャリア検出回路24および同期制御回
路25に入力する。キャリア検出回路24は相関出力に基づ
いてキャリアの有無を検出し，その検出信号を同期制御
回路25に与える。キャリアの有無は受信信号RXIを受信
しているかどうかを判断するために用いられる。同期制
御回路25は，キャリアが検出されているときに，相関出
力に基づいて，復調およびキャリア検出のためのタイミ
ング信号を作成して復調装置23およびキャリア検出回路
24に与える。The correlation output is also input to a carrier detection circuit 24 and a synchronization control circuit 25. The carrier detection circuit 24 detects the presence or absence of a carrier based on the correlation output, and supplies the detection signal to the synchronization control circuit 25. The presence or absence of the carrier is used to determine whether or not the received signal RXI is being received. When a carrier is detected, the synchronization control circuit 25 generates a timing signal for demodulation and carrier detection based on the correlation output, and generates a demodulation device 23 and a carrier detection circuit.
Give 24.

以上のようにCSK通信方式では，受信側において２つ
の相関出力を比較し，その大小に応じて受信データの０
または１を割当てるようにしているので，受信側のマン
チェスタＭ系列は送信側のそれと厳密に同期をとる必要
がなく，データの復調誤りも生じなくなる。また相関器
の出力として，絶対値をとるようにすれば，送信ピーク
値が負となるような特性劣化の伝送路の場合でも誤差に
ならない。さらにマンチェスタ符号Ｍ系列を用いること
により，受信信号の低域成分を少なくして伝送路との結
合損失を低く抑えることができる。As described above, in the CSK communication system, the two correlation outputs are compared on the receiving side, and the 0 of the received data is determined according to the magnitude of the correlation output.
Alternatively, since 1 is assigned, the Manchester M sequence on the receiving side does not need to be strictly synchronized with that on the transmitting side, and no data demodulation error occurs. Further, if an absolute value is taken as the output of the correlator, no error occurs even in the case of a transmission line having characteristic deterioration such that the transmission peak value is negative. Further, by using the Manchester code M sequence, it is possible to reduce the low-frequency component of the received signal and suppress the coupling loss with the transmission line.

（２）CSK変調装置の構成例 第２図はCSK変調装置11の具体的構成例を示してい
る。またこの回路の各部の出力信号波形が第３図に示さ
れている。(2) Configuration Example of CSK Modulator FIG. 2 shows a specific configuration example of the CSK modulator 11. FIG. 3 shows the output signal waveform of each part of this circuit.

この実施例では各マンチェスタＭ系列発生器31,32は
３段（ｎ＝３）のシフトレジスタFF₁₁〜FF₁₃,FF₂₁〜FF
₂₃を含み，これらのシフトレジスタはクロック発生器34
から出力されるクロック信号CKのタイミングでデータの
シフト動作を行なう。これらのシフトレジスタの帰還回
路は互いに異なっている。すなわちシフトレジスタFF₁₁
〜FF₁₃では，第２段と第３段のセルの符号が排他的論理
和回路（EX-OR）31aを経てその入力側に帰還されている
のに対して，シフトレジスタFF₂₁〜FF₂₃では第１段と第
３段のセルの符号がEX-OR回路32aを経て帰還されてい
る。シフトレジスタとその帰還回路はＭ系列発生器（PN
符号発生器,PN符号＝Pseude Noise Code＝擬似雑音符
号）をそれぞれ構成している。そして，各シフトレジス
タの最終段の符号出力とクロック信号CKとの排他的論理
和がそれぞれEX-OR回路37,38でとられることによりマン
チェスタ符号が作成される。Shift register FF ₁₁ to ff ₁₃ of each Manchester M series generator 31, 32 3 stages in this example _{(n = 3), FF 21} ~FF
₂₃ , these shift registers are clock generators 34
The data shift operation is performed at the timing of the clock signal CK output from. The feedback circuits of these shift registers are different from each other. That is, the shift register FF ₁₁
In to ff _13, while the sign of the second stage and the cell of the third stage is fed back to the input side through the exclusive OR circuit (EX-OR) 31a, the shift register FF ₂₁ to ff ₂₃ In the figure, the signs of the cells in the first and third stages are fed back via the EX-OR circuit 32a. The shift register and its feedback circuit are an M-sequence generator (PN
Code generator, PN code = Pseude Noise Code = pseudo noise code). Then, the exclusive OR of the code output of the last stage of each shift register and the clock signal CK is taken by the EX-OR circuits 37 and 38, respectively, to create a Manchester code.

一方のマンチェスタＭ系列発生器31の特定の位相（オ
ール１）のときに他方のマンチェスタＭ系列発生器32が
常に一定の位相（初期位相）となるように位相同期回路
が設けられている。この位相同期回路はNAND回路36と初
期位相設定器35とを含んでいる。初期位相設定器35はシ
フトレジスタFF₂₁〜FF₂₃の各段に初期符号を設定するた
めのもので，任意の符号（オール０以外の符号）を設定
できる。シフトレジスタFF₁₁〜FF₁₃のすべての段の符号
が１となったときに（この状態はマンチェスタ符号Ｍ系
列の一周期Ｔに１回生起される）NAND回路36からＬレベ
ルの信号が発生し，クロック信号CKの次の立上りの時点
で初期位相設定器35に設定された符号がシフトレジスタ
FF₂₁〜FF₂₃の各段にそれぞれロードされる。A phase synchronization circuit is provided so that the other Manchester M-sequence generator 32 always has a constant phase (initial phase) when one Manchester M-sequence generator 31 has a specific phase (all 1s). This phase synchronization circuit includes a NAND circuit 36 and an initial phase setting unit 35. Initial phase setting device 35 is for setting an initial code in each stage of the shift register FF ₂₁ ~FF _23, can be set arbitrary code (all non-zero code). When the sign of all the stages of the shift register FF ₁₁ to ff ₁₃ becomes 1 (this state is caused once a period T of the Manchester code M series) L-level signal from the NAND circuit 36 is generated , The sign set in the initial phase setting unit 35 at the next rising edge of the clock signal CK is the shift register.
To each stage of the FF ₂₁ ~FF ₂₃ is loaded.

上述のようにマンチェスタＭ系列発生器31,32の出力
すなわちEX-OR回路37,38の出力は切替回路33に与えら
れ，送信データTXDによってマンチェスタ符号Ｍ系列の
一周期（データ区間）Ｔごとに切替動作が行なわれる。
またNAND回路36の出力は送信データ処理部（たとえばマ
イクロプロセッサ）に送信要求信号として与えられる。
送信データ処理部はこの送信要求信号が入力するごとに
送信データTXDの１ビット分（１または０）を出力して
切替回路33に与える。As described above, the outputs of the Manchester M-sequence generators 31 and 32, that is, the outputs of the EX-OR circuits 37 and 38, are provided to the switching circuit 33, and are transmitted by the transmission data TXD for each cycle (data section) T of the Manchester code M-sequence. A switching operation is performed.
The output of the NAND circuit 36 is provided to a transmission data processing unit (for example, a microprocessor) as a transmission request signal.
The transmission data processing section outputs one bit (1 or 0) of the transmission data TXD every time this transmission request signal is input, and gives it to the switching circuit 33.

第４図は変形例を示している。第２図と比較すると，
マンチェスタＭ系列発生器31,32からそれぞれEX-OR回路
37,38が取除かれ，これに代えて切替回路33の出力側
に，切替回路33の出力とクロック信号CKとを入力とする
EX-OR回路39が設けられ，マンチェスタ符号が作成され
る。参照符号31A,32AはそれぞれＭ系列発生器を指し，
それらの出力（シフトレジスタの最終段の符号）が切替
回路33にそれぞれ与えられている。この変形例のものは
EX-OR回路を１個少なくすることができるという利点を
もっている。FIG. 4 shows a modification. Compared to Fig. 2,
EX-OR circuit from Manchester M-sequence generators 31 and 32 respectively
37 and 38 are removed, and the output of the switching circuit 33 and the clock signal CK are input to the output side of the switching circuit 33 instead.
An EX-OR circuit 39 is provided, and a Manchester code is created. Reference numerals 31A and 32A indicate M-sequence generators, respectively.
These outputs (signs of the last stage of the shift register) are given to the switching circuit 33, respectively. This variant is
This has the advantage that the number of EX-OR circuits can be reduced by one.

なお，第２図の切替回路33の出力側，第４図のEX-OR
回路39の出力側に１クロック・ラッチ回路を設け，送信
信号TXOを波形整形するようにするとよい。Note that the output side of the switching circuit 33 in FIG. 2 and the EX-OR in FIG.
It is preferable to provide a one-clock latch circuit on the output side of the circuit 39 to shape the waveform of the transmission signal TXO.

（３）相関器の構成例 次に相関器21,22の構成について第５図を参照して詳
しく説明する。(3) Configuration Example of Correlator Next, the configuration of the correlators 21 and 22 will be described in detail with reference to FIG.

相関器21,22はそれぞれＮ段のレジスタ41a,41bを備
え，これらのレジスタ41a,41bには，変調装置11に含ま
れるマンチェスタＭ系列発生器31,32で発生するマンチ
ェスタ符号Ｍ系列がそれぞれあらかじめ設定されてい
る。ｎ段のシフトレジスタを用いて発生するＭ系列の符
号長は2ⁿ‐１ビットである。変調装置11ではＭ系列はマ
ンチェスタ符号化されているから，レジスタ41a,41bの
段数ＮはＮ＝２（2ⁿ‐１）である。The correlators 21 and 22 have N-stage registers 41a and 41b, respectively. These registers 41a and 41b store in advance the Manchester code M sequences generated by the Manchester M sequence generators 31 and 32 included in the modulator 11, respectively. Is set. The code length of the M sequence generated using the n-stage shift register is 2 ⁿ -1 bits. Since the M sequence is Manchester-coded in the modulator 11, the number of stages N of the registers 41a and 41b is N = 2 (2 ⁿ -1).

一方，受信インタフェース12Bから入力するディジタ
ル受信信号RXIは各相関器21,22に設けられたシフトレジ
スタ42a,42bに入力する。これらのシフトレジスタ42a,4
2bもＮ段であり，変調装置11におけるクロック信号の２
倍の周波数のクロックCKにより駆動される。On the other hand, the digital reception signal RXI input from the reception interface 12B is input to shift registers 42a and 42b provided in the correlators 21 and 22. These shift registers 42a, 4
2b also has N stages, and 2
It is driven by a clock CK having a double frequency.

相関器21において，レジスタ41aの設定された各段の
符号とシフトレジスタ42aの対応する各段に送り込まれ
た受信信号の符号とがそれぞれEX-OR回路43aで比較され
る。すべてのEX-OR回路43aの出力信号は加算器44aに与
えられ，加算される。加算器44aの出力信号はレジスタ4
1aの各段の符号とシフトレジスタ42aの対応する各段の
符号との一致の度合を表わしており，これが，一方の相
関器21の相関出力R_aとなる。受信信号RXIはクロック信
号CKごとにシフトレジスタ42aを順次シフトされていく
から，相関出力R_aもクロック信号CKごとにそれに応じて
変化する。In the correlator 21, the EX-OR circuit 43a compares the sign of each stage set in the register 41a with the sign of the received signal sent to the corresponding stage of the shift register 42a. The output signals of all the EX-OR circuits 43a are provided to an adder 44a and added. The output signal of adder 44a is
1a represents the degree of coincidence between the code of each stage corresponding code and the shift register 42a of each stage, this becomes the correlation output R _a of one of the correlator 21. Since the reception signal RXI is sequentially shifted in the shift register 42a for each clock signal CK, the correlation output _Ra also changes for each clock signal CK.

他方の相関器22においても同じように，レジスタ41b
に設定された各段の符号とシフトレジスタ42bの対応す
る各段に送り込まれた受信信号の符号とが一致するかど
うかがそれぞれEX-OR回路43bで調べられる。すべてのEX
-OR回路43bの出力信号は加算器44bに与えられ加算され
る。加算器44bからはレジスタ41bに設定されたマンチェ
スタＭ系列と入力ディジタル受信信号RXIとの相関の程
度を表わす相関出力R_bが出力されることになる。Similarly, in the other correlator 22, the register 41b
The EX-OR circuit 43b checks whether or not the sign of each stage set in the register and the sign of the received signal sent to the corresponding stage of the shift register 42b match. All EX
The output signal of the -OR circuit 43b is provided to the adder 44b and added. The adder 44b outputs a correlation output _Rb indicating the degree of correlation between the Manchester M sequence set in the register 41b and the input digital received signal RXI.

第６図は相関器21の変形例を示している。レジスタ41
aおよびシフトレジスタ42aに代えて段数がＮ×ｍ（ｍは
２以上の正の整数）のレジスタ41Aおよびシフトレジス
タ42Aが設けられている。シフトレジスタ42Aは上記クロ
ック信号CKのｍ倍の周波数のクロック信号CK_mによって
駆動される。EX-OR回路43AもＮ×ｍ個設けられ，レジス
タ41Aとシフトレジスタ42Aの対応する段の符号が各EX-O
R回路43Aに入力する。加算器44AはすべてのEX-OR回路43
Aの出力信号を加算して相関出力R_aとして出力する。こ
のようにレジスタとシフトレジスタの段数をｍ倍にする
ことにより相関演算の精度を高めている。相関器22も同
じように変形できるのはいうまでもない。FIG. 6 shows a modification of the correlator 21. Register 41
Instead of a and the shift register 42a, a register 41A and a shift register 42A having N × m stages (m is a positive integer of 2 or more) are provided. Shift register 42A is driven by the clock signal CK _m of m times the frequency of the clock signal CK. N × m EX-OR circuits 43A are also provided, and the sign of the corresponding stage of the register 41A and the shift register 42A is indicated by each EX-O circuit.
Input to R circuit 43A. Adder 44A is connected to all EX-OR circuits 43
By adding the output signal of the A and outputs a response signal R _a. As described above, the accuracy of the correlation operation is increased by increasing the number of stages of the register and the shift register by m times. It goes without saying that the correlator 22 can be similarly modified.

第７図はさらに他の実施例を示している。ここでは受
信信号RXIが入力するシフトレジスタ42が相関器21と22
とで兼用されている。このようにすることによりシフト
レジスタの数を減らし，構成を簡素化することができ
る。第６図に示すように段数がｍ倍されたシフトレジス
タを，同じように相関器21と22とで兼用することができ
るのはいうまでもない。FIG. 7 shows still another embodiment. Here, the shift register 42 to which the received signal RXI is input is correlated with the correlators 21 and 22.
And is also used in. By doing so, the number of shift registers can be reduced and the configuration can be simplified. It goes without saying that the shift register whose number of stages is m times as shown in FIG. 6 can be shared by the correlators 21 and 22 in the same manner.

（４）復調装置およびキャリア検出回路 第８図は復調装置23およびキャリア検出回路24の一構
成例を示すものである。また，第８図における各部の信
号波形が第９図に示されている。この図において，相関
出力R_a,R_bはより分りやすくするためにアナログ的に描
かれている。(4) Demodulation device and carrier detection circuit FIG. 8 shows an example of the configuration of the demodulation device 23 and the carrier detection circuit 24. FIG. 9 shows the signal waveform of each part in FIG. In this figure, the correlation outputs R _a and R _b are drawn in analog form for easier understanding.

１対の相関器21,22から出力される相関出力R_aとR_bと
に基づいてデータを復調する原理についてまず説明す
る。第９図を参照して,1データ区間Ｔ（これはマンチェ
スタＭ系列の一周期に等しい）を中央の復調用ウインド
ウ部（W₁部という）とその前後の部分（これをE₁部とい
う）とに分ける。前後のE₁部は等しい間隔に設定されて
いる。もっともW₁部の前後のE₁部を等しく設定する必要
はなく，W₁部をデータ区間の中央に設定しなくてもよ
い。０＜ｄ＜Ｔを満足するｄを用いて， W₁部は（Ｔ−ｄ）/2〜（Ｔ＋ｄ）/2の区間， E₁部は０〜（Ｔ−ｄ）/2と（Ｔ＋ｄ）/2〜Ｔの区間， と表現することができる。W₁部は復調用観測区間とも呼
ばれる。First, the principle of demodulating data based on the correlation outputs _Ra and _Rb output from the pair of correlators 21 and 22 will be described. With reference to FIG. 9, 1 data section T (which is equal to one period of the Manchester M series) a central demodulation window portion (W ₁ part of) the front and rear portions thereof (this is called E ₁ parts) And divided into E ₁ part of front and rear is set to equal intervals. However W ₁ parts need not be set equal to E ₁ parts before and after, it is not necessary to set the W ₁ parts to the center of the data interval. Using d that satisfies 0 <d <T, W _{1 is a} section of (T−d) / 2 to (T + d) / 2, E ₁ is 0 to (T−d) / 2 and (T + d) / 2 to T interval. W ₁ parts also called demodulation observation interval.

データが伝送されてきている場合には，データ区間Ｔ
内において，相関出力R_aとR_bのいずれか一方に相関ピー
クが現われる。同期制御回路25において，この相関ピー
クが検出され，相関ピークがデータ区間Ｔの中央にくる
ように，データ区間の終点を規定するデータ区間終了信
号EDが作成される。そして，このデータ区間終了信号ED
に基づいてW₁部の始点と終点とをそれぞれ規定する復調
用ウインドウ・スタート・パルスWLと復調用ウインドウ
・ストップ・パルスWHが同期制御回路25で作成される。If data is being transmitted, the data section T
, A correlation peak appears in one of the correlation outputs _Ra and _Rb . In the synchronization control circuit 25, the correlation peak is detected, and a data section end signal ED for defining the end point of the data section is generated so that the correlation peak is located at the center of the data section T. And this data section end signal ED
W ₁ part of starting and ending points and the demodulation window stop pulse WH and demodulation window start pulse WL defining each of which is created by the synchronization control circuit 25 based on.

符号P_aw,P_bw,A_aE,A_bEの意味を次のように定める。The meanings of the codes P _aw , P _bw , A _aE , and _Ab E are determined as follows.

P_aw：相関出力R_aのW₁部におけるピーク値（最大値） P_bw：相関出力R_bのW₁部におけるピーク値（最大値） A_aE：相関出力R_aのE₁部における総和（加算値） A_bE：相関出力R_bのE₁部における総和（加算値） 復調データ（受信データRXD）は次のようにして生成
される。P _aw: peak value in W ₁ part of the correlation output R _a (maximum value) P _bw: peak value in W ₁ part of the correlation output R _b (maximum value) A _aE: sum of E ₁ part of the correlation output R _a ( additional value) a _bE: correlation output sum of E ₁ part of R _b (added value) the demodulated data (received data RXD) pin is generated as follows.

P_bw・A_aE＞P_aw・A_bEならばデータは1, P_bw・A_aE＜P_aw・A_bEならばデータは０。If P _bw · A _aE > P _aw · A _bE , the data is 1; if P _bw · A _aE <P _aw · A _bE , the data is 0.

理論的にいうとP_bw＞P_awならばデータは1,この逆なら
ばデータは０と判断してもよい。しかしながら，雑音が
含まれている場合を考慮すると，相関出力におけるピー
ク値の比較では復調エラーを生じることがある。一般に
相関ピークをもつ相関出力においてはそのピークの前後
レベルは相関ピークをもたない相関出力の相関レベルよ
りも小さい。たとえば相関出力R_bに相関ピークがある場
合，その前後の総和A_bEは，相関ピークのない相関出力R
_aの総和A_aEよりも小さい。この性質を利用して，復調エ
ラーができるだけ生じないように，互いに別個の相関出
力のピーク値と総和の積，すなわちP_bw・A_aEとP_aw・A_bEと
の大小比較を行なって復調データを作成している訳であ
る。これにより，伝送路等の伝送特性が劣悪でノイズ等
が生じやすい場合であっても安定な復調が可能となる。Theoretically, if P _bw > P _aw , the data may be determined to be 1, and vice versa. However, considering the case where noise is included, a demodulation error may occur in the comparison of peak values in the correlation output. In general, in a correlation output having a correlation peak, the level before and after the peak is smaller than the correlation level of a correlation output having no correlation peak. For example, if there is a correlation peak in the correlation output _Rb , the sum _AbE before and after that is the correlation output R without a correlation peak.
The sum of _a is smaller than A _aE . Utilizing this property, the demodulated data is calculated by comparing the product of the peak value and the sum of the correlation outputs, which are separate from each other, that is, P _bw · A _aE and P _aw · A _bE , so that demodulation errors are minimized. Is created. This enables stable demodulation even when the transmission characteristics of the transmission path and the like are poor and noise or the like is likely to occur.

一般に伝送路が劣悪な場合には，相関出力のW₁部にお
けるピーク値P_aw,P_bwが小さくなり，その近傍での値が
大きくなる傾向にあるので，復調エラーの発生を回避す
るためには，復調用ウインドウ部（復調用観測区間）W₁
部の幅はある程度狭い方が好ましい。In the general case the transmission path is poor, the peak value P _aw in W ₁ part of the correlation output, P _bw is reduced, since there is a tendency that the value in the vicinity thereof becomes large, in order to avoid the occurrence of a demodulation error Is the demodulation window (demodulation observation section) W ₁
It is preferable that the width of the portion is narrow to some extent.

次にキャリア検出の原理ついて説明する。すなわち，
（P_bw・A_aE−P_aw・A_bE）の絶対値が所定の閾値レベルTh_p
を越えているときにキャリア検出とする。キャリアがあ
るということは相関出力のいずれか一方に相関ピークが
現われているとを意味する。したがって，互いに別個の
相関出力のピーク値と総和との積の差の絶対値は大きな
値を示す。これに対して，キャリアが無い場合には上記
積の差の絶対値は零に非常に近い値を示す。これによっ
て，データ復調の場合と同じようにノイズ等に影響され
ることなくキャリアの有無を判定することができる。Next, the principle of carrier detection will be described. That is,
The absolute value of (P _bw · A _aE −P _aw · A _bE ) is equal to a predetermined threshold level Th _p
Is detected as the carrier detection. The presence of the carrier means that a correlation peak appears in one of the correlation outputs. Therefore, the absolute value of the difference between the product of the peak value and the sum of the correlation outputs that are different from each other indicates a large value. On the other hand, when there is no carrier, the absolute value of the product difference shows a value very close to zero. This makes it possible to determine the presence or absence of a carrier without being affected by noise or the like, as in the case of data demodulation.

第８図に示す回路はディジタル回路であるからクロッ
ク信号CKまたはCK_mに同期して動作するが，説明の単純
化のためにクロック信号の図示は省略されている。Although the circuit shown in FIG. 8 operates in synchronization with a clock signal CK or CK _m from a digital circuit, shown in the clock signal for simplicity of explanation are omitted.

この回路において，相関出力R_aはラッチ回路51aで１
クロック分ラッチされたのち絶対値回路52aで絶対値化
され，さらに，加算回路55aおよび最大値ホールド回路5
4aに与えられる。一方，復調用ウインドウ発生回路53に
は復調用ウインドウ・スタート・パルスWLと復調用ウイ
ンドウ・ストップ・パルスWHとが入力しており，この回
路53から，W₁部でＨレベルになる復調用ウインドウ信号
WSが出力される。この復調用ウインドウ信号WSは加算回
路55aのラッチ回路48と最大値ホールド回路54aのラッチ
回路46にその動作制御信号として与えられる。In this circuit, the correlation output _Ra is 1 at the latch circuit 51a.
After being latched by the clock, the absolute value is converted into an absolute value by an absolute value circuit 52a.
Given to 4a. On the other hand, the demodulation window generation circuit 53 has input a demodulation window start pulse WL and demodulation window stop pulse WH is, demodulation window from the circuit 53, which becomes H level at W ₁ parts signal
WS is output. The demodulation window signal WS is supplied as an operation control signal to the latch circuit 48 of the adder circuit 55a and the latch circuit 46 of the maximum value hold circuit 54a.

加算回路55aにおいて，ラッチ回路48は復調用ウイン
ドウ信号WSがＬレベルのE₁部でのみ動作する。ラッチ・
タイミングはもちろんクロック信号によって規定され
る。順次入力する絶対値化された相関出力R_aがクロック
信号ごとにラッチ回路48から与えられる前回の加算結果
と加算器47で加算され，この加算結果が再びラッチ回路
48にラッチされる。このようにして加算回路55aからは
総和A_aEを表わすデータが得られ，乗算器56aに与えられ
る。In addition circuit 55a, the latch circuit 48 for demodulation window signal WS is operated only by E ₁ part of L level. latch·
Timing is, of course, defined by the clock signal. Summed absolute value correlation output R _a sequentially inputted with the previous addition result supplied from the latch circuit 48 every clock signal by the adder 47, the addition result is again the latch circuit
Latched at 48. In this way, the data representing the sum _AaE is obtained from the adder circuit 55a and _supplied to the multiplier 56a.

最大値ホールド回路54aのラッチ回路46は復調用ウイ
ンドウ信号WSがＨレベルのW₁部でのみ動作する。ラッチ
回路46にラッチされている前回までの最大値と今回入力
した相関値R_aの絶対値とが比較器45で比較され，今回の
相関値の方が大きい場合にこの今回の相関値が新たな最
大値としてラッチ回路46にラッチされる。このようにし
て，最大値ホールド回路54aからはピーク値P_awを表わす
データが得られ，乗算器56bに与えられる。The latch circuit of the maximum value holding circuit 54a 46 is demodulation window signal WS is operated only by W ₁ part of H level. Absolute value of the correlation value R _a which is the maximum value and the current input to the previous latched in the latch circuit 46 and is compared by the comparator 45, the correlation value of the current is newly when the direction of current of the correlation value larger The maximum value is latched by the latch circuit 46. In this manner, data representing the peak value _Paw is obtained from the maximum value hold circuit 54a, and is provided to the multiplier 56b.

他方の相関出力R_bについても同じように，ラッチ回路
51b,絶対値回路52b,最大値ホールド回路54bおよび加算
回路55bが設けられている。そして最大値ホールド回路5
4bからピーク値P_bwが，加算回路55bから総和A_bEがそれ
ぞれ得られ，乗算器56a,56bに与えられる。Similarly, for the other correlation output _Rb , the latch circuit
51b, an absolute value circuit 52b, a maximum value hold circuit 54b, and an adder circuit 55b are provided. And maximum value hold circuit 5
The peak value P _bw is obtained from 4b, and the sum _AbE is obtained from the adder circuit 55b, and is provided to multipliers 56a and 56b.

乗算器56aではP_bw・A_aEの乗算が，乗算器56bではP_aw・A
_bEの乗算がそれぞれ行なわれ，その乗算結果は比較器57
および減算／絶対値回路59にそれぞれ与えられる。In the multiplier 56a, P _bw · A _aE is multiplied, and in the multiplier 56b, P _aw · A
The multiplication of _bE is performed, and the result of the multiplication is calculated by the comparator
And a subtraction / absolute value circuit 59.

比較器57ではP_bw・A_aEとP_aw・A_bEの大小比較が行なわ
れ，その比較結果に応じて１または０を表わす信号が出
力され，データ区間終了信号EDのタイミングでラッチ回
路58にラッチされ，受信データRXDとして出力される。
このデータ区間終了信号EDによって加算回路55a,55b,最
大値ホールド回路54a,54bがリセットされる。The comparator 57 compares P _bw · A _aE and P _aw · A _bE in magnitude, outputs a signal representing 1 or 0 according to the comparison result, and outputs the signal to the latch circuit 58 at the timing of the data section end signal ED. Latched and output as receive data RXD.
The adder circuits 55a and 55b and the maximum value hold circuits 54a and 54b are reset by the data section end signal ED.

他方，減算／絶対値回路59では（P_bw・A_aE−P_aw・A_bE）
の減算とその絶対値化が行なわれ，この演算結果は，次
に比較回路60で閾値Th_pと比較され，Th_pよりも大きけれ
ばキャリア検出信号PASが出力される。On the other hand, in the subtraction / absolute value circuit 59, ( _Pbw · _{AaE− Paw} · _AbE )
Is subtracted and its absolute value is calculated. The result of this operation is then compared with a threshold value Th _{p by a} comparison circuit 60, and if it is larger than Th _p , a carrier detection signal PAS is output.

（５）同期制御回路の構成例 第10図は同期制御回路25の一構成例を示している。同
期制御回路25は，ピーク位置検出回路26A,ピーク位置判
定回路26B,同期確立判定回路28,同期はずれ判定回路29
等を含んでいる。(5) Configuration Example of Synchronization Control Circuit FIG. 10 shows a configuration example of the synchronization control circuit 25. The synchronization control circuit 25 includes a peak position detection circuit 26A, a peak position determination circuit 26B, a synchronization establishment determination circuit 28, and a loss of synchronization determination circuit 29.
Etc. are included.

ピーク位置検出回路26Aは相関出力のピークがデータ
区間Ｔ内のどの位置にあるかを検出するための回路であ
り，第11図に示すようにピーク位置PPは相関出力の最大
値が現われた時点からデータ区間終了信号EDまでの時間
として計測される。この実施例では,2つの相関出力R_aと
R_bの和の絶対値が最大値を示す位置がピーク位置とされ
ている。The peak position detection circuit 26A is a circuit for detecting the position in the data section T where the peak of the correlation output is located. As shown in FIG. 11, the peak position PP is determined when the maximum value of the correlation output appears. Is measured as the time from to the data section end signal ED. In this embodiment, two correlation outputs _Ra and
The position where the absolute value of the sum of _Rb shows the maximum value is the peak position.

２つの相関出力R_aとR_bはそれぞれ加算器61に与えら
れ，加算されたのち絶対値回路64で絶対値化される。こ
の絶対値信号は比較器62の一方の入力端子およびラッチ
回路63に与えられる。先のデータ区間の終了を示す信号
EDがOR回路65Aを経てラッチ・タイミング信号としてラ
ッチ回路63に与えられたときに，絶対値回路64の出力が
初期値としてラッチされる。ラッチ回路63にラッチされ
ている値は比較器62の他の入力として与えられる。した
がってそれ以降は，ラッチ回路63にラッチされている値
と絶対値回路64の出力値とが比較回路62で順次（クロッ
ク信号CKのクロック・パルスごとに）比較され，ラッチ
されている値よりも大きな値の出力が絶対値回路64から
得られたときに，比較器62の出力がOR回路65Aを経てラ
ッチ回路63に与えられるので，絶対値回路64の出力が新
たな値としてラッチ回路63にラッチされる。このように
してラッチ回路63には常に最大値がラッチされていくこ
とになる。The two correlation outputs _Ra and _Rb are supplied to an adder 61, respectively, added, and converted into absolute values by an absolute value circuit 64. This absolute value signal is applied to one input terminal of comparator 62 and latch circuit 63. Signal indicating the end of the previous data section
When ED is supplied to the latch circuit 63 as a latch timing signal via the OR circuit 65A, the output of the absolute value circuit 64 is latched as an initial value. The value latched in the latch circuit 63 is provided as another input of the comparator 62. Therefore, thereafter, the value latched by the latch circuit 63 and the output value of the absolute value circuit 64 are sequentially compared by the comparison circuit 62 (for each clock pulse of the clock signal CK), and are compared with the latched value. When a large value output is obtained from the absolute value circuit 64, the output of the comparator 62 is given to the latch circuit 63 via the OR circuit 65A, so that the output of the absolute value circuit 64 is sent to the latch circuit 63 as a new value. Latched. Thus, the maximum value is always latched in the latch circuit 63.

一方，クロック信号CKを計数するカウンタ66は,OR回
路65Bを経て入力するデータ区間終了信号EDまたは比較
器62の比較出力によってリセット（クリア）され，再び
零から計数を開始する。カウンタ66の計数出力は次のデ
ータ区間終了信号EDが与えられたときにラッチ回路67に
ラッチされる。カウンタ66はデータ区間Ｔにおいてピー
ク値が現われた時点からそのデータ区間Ｔの終了を示す
信号EDが与えられる時点までクロック信号CKを計数する
ことになる。そしてこの計数値がラッチ回路67にラッチ
され，ピーク位置PPを表わす。On the other hand, the counter 66 that counts the clock signal CK is reset (cleared) by the data section end signal ED input through the OR circuit 65B or the comparison output of the comparator 62, and starts counting from zero again. The count output of the counter 66 is latched by the latch circuit 67 when the next data section end signal ED is given. The counter 66 counts the clock signal CK from the time when the peak value appears in the data section T to the time when the signal ED indicating the end of the data section T is given. Then, this count value is latched by the latch circuit 67 and represents the peak position PP.

このようにして検出されたピーク位置を表わすデータ
PPは次にピーク位置判定回路26Bに与えられる。この判
定回路26Bは検出されたピーク位置がデータ区間Ｔ内に
設定された同期用観測区間W₂部内にあるかどうかを判定
するものである。この同期用観測区間W₂は復調用観測区
間W₁とは独立に設定される。Data indicating the peak position detected in this way
The PP is then provided to a peak position determination circuit 26B. The judgment circuit 26B are those detected peak position is determined whether a synchronous observation interval W ₂ portion which is set in the data section in the T. The synchronous observation interval W ₂ is set independently of the demodulation observation interval W _1.

ピーク位置判定回路26Bにおいて，比較器68,69とAND
回路70とから構成されるウインドウ・タイプのディジタ
ル比較回路が設けられている。一方の比較器68には同期
用観測区間W₂部のスタート位置を表わすデータが，他方
の比較器69にはＷ部のストップ（エンド）位置を表わす
データがそれぞれ設定されており，ピーク位置PPを表わ
すデータがこれらのスタート位置とストップ位置の間に
ある場合にのみ,AND回路70からＨレベルのピーク位置判
定信号PHが出力される。In the peak position determination circuit 26B, the comparators 68 and 69 are ANDed.
There is provided a window type digital comparison circuit composed of the circuit 70. Data representing the one of the comparator 68 the start position of the synchronizing observation interval W ₂ parts of, the other comparator 69 is data representing the stop (end) position of the W part has been set, respectively, the peak position PP The AND circuit 70 outputs the H-level peak position determination signal PH only when the data representing the position is between the start position and the stop position.

次に同期確立判定回路28を含む同期確立回路の構成と
動作について第12図を参照して述べる。Next, the configuration and operation of the synchronization establishment circuit including the synchronization establishment determination circuit 28 will be described with reference to FIG.

２つのレジスタ72と73が設けられている。レジスタ72
にはピーク位置PPを表わすデータが与えられ，このレジ
スタ72には（3/2）T-PPを表わすデータが設定される。
Ｔはデータ区間の長さ（時間）を表わすデータである。
一方，レジスタ73にはデータＴが設定されている。セレ
クタ74はピーク位置判定信号PHの状態に応じてこれらの
レジスタ72,73の設定データのいずれか一方を選択して
ディジタル比較器75の一方の入力に与える。Two registers 72 and 73 are provided. Register 72
Is provided with data representing the peak position PP, and data representing (3/2) T-PP is set in this register 72.
T is data representing the length (time) of the data section.
On the other hand, data T is set in the register 73. The selector 74 selects one of the setting data of these registers 72 and 73 according to the state of the peak position determination signal PH and supplies it to one input of the digital comparator 75.

一方，カウンタ71はクロック信号CKを計数してその計
数出力をディジタル比較器75の他方の入力に与える。比
較器75はカウンタ71の計算値がセレクタ74を通して与え
られる設定データに等しくなったときにデータ区間終了
信号（一致信号）EDを発生する。カウンタ71はこの信号
EDによってリセットされ，再び零から計数を開始する。On the other hand, the counter 71 counts the clock signal CK and supplies the count output to the other input of the digital comparator 75. The comparator 75 generates a data section end signal (coincidence signal) ED when the calculated value of the counter 71 becomes equal to the setting data given through the selector 74. The counter 71 outputs this signal
It is reset by ED and starts counting from zero again.

さて，電源投入時などにおいては相関出力とデータ区
間とは同期していないから，W₂部内に相関ピークが存在
しない場合がある（同期用ウインドウ信号WD参照）。こ
のときピーク位置判定信号PHはＬレベルになり，セレク
タ74はレジスタ72の設定データを選択して比較器75に与
える。この設定データ（3/2）T-PPは，次ピークから次
のデータ区間終了信号までの長さ（時間）がT/2となる
ように，次のデータ区間終了信号EDを発生させるための
ものである。このようにして，ピーク位置がW₂部内に位
置するようになればピーク位置判定信号PHがＨレベルに
なり，セレクタ74はレジスタ73の設定データＴを選択す
るので，以降はデータ区間終了信号EDは周期Ｔで発生す
ることになる。Now, since in the example, when the power is turned on is not synchronized with the correlation output and the data interval, in some cases a correlation peak in W ₂ portion is not present (see window signal WD for synchronization). At this time, the peak position determination signal PH becomes L level, and the selector 74 selects the setting data of the register 72 and supplies it to the comparator 75. This setting data (3/2) T-PP is used to generate the next data section end signal ED so that the length (time) from the next peak to the next data section end signal becomes T / 2. Things. In this way, the peak position determination signal PH if so the peak positions are located W ₂ portion becomes H level, since the selector 74 selects the setting data T of the register 73, thereafter the data interval end signal ED Occur in the period T.

データ区間のW₂部内にピーク位置が存在する状態が所
定複数Ｘ回連続した場合に同期が確立したという。カウ
ンタ82はANDゲート81を経て入力するＨレベルのピーク
位置判定信号PHによってクロック・イネーブル状態とさ
れ，入力するデータ区間終了信号EDを計数する。このカ
ウンタ82は信号PHがＬレベルのときにNOT回路84とOR回
路85を経てこのＬレベル信号によってリセットされてい
る。カウンタ82の計数出力はディジタル比較器83に与え
られる。一方，この比較器83には同期が確立したと判断
すべき所定回数Ｘが設定されている。カウンタ82の計数
値がこのＸに達したときに比較器83から一致信号が発生
し，フリップフロップ19がセットされて同期確立信号DS
R（Ｌレベル）が出力される。比較器83の一致信号はOR
回路85を経てカウンタ82をリセットする。また，同期確
立信号DSRによってANDゲート81が閉じられるので，もは
やピーク位置判定信号PHは入力しない。If the state where the peak position exists on the W ₂ portion of the data segment are consecutive predetermined plurality X of times that synchronization has been established. The counter 82 is clock enabled by the H level peak position determination signal PH input through the AND gate 81, and counts the input data section end signal ED. The counter 82 is reset by the L level signal via the NOT circuit 84 and the OR circuit 85 when the signal PH is at the L level. The count output of the counter 82 is provided to a digital comparator 83. On the other hand, a predetermined number X for determining that synchronization has been established is set in the comparator 83. When the count value of the counter 82 reaches X, a match signal is generated from the comparator 83, the flip-flop 19 is set, and the synchronization establishment signal DS
R (L level) is output. The match signal of comparator 83 is OR
The counter 82 is reset via the circuit 85. Since the AND gate 81 is closed by the synchronization establishment signal DSR, the peak position determination signal PH is no longer input.

なお，カウンタ82が信号EDを計数している途中でピー
ク位置判定信号PHが１回でもＬレベルになると，カウン
タ82はリセットされるので，信号PHがＨレベルのときに
Ｘ個の信号EDが連続して入力した場合にのみ同期が確立
されたと判定される。同期が確立したと判定される前に
信号PHがＬレベルにあったときには，上述のようにセレ
クタ74がレジスタ72を選択して再びデータ区間終了信号
EDの発生タイミングの調整が行なわれる。If the peak position determination signal PH becomes L level even once even while the counter 82 is counting the signal ED, the counter 82 is reset. Therefore, when the signal PH is H level, X signals ED are output. It is determined that synchronization has been established only when input is performed continuously. If the signal PH is at the L level before it is determined that synchronization has been established, the selector 74 selects the register 72 as described above, and again outputs the data section end signal.
The ED generation timing is adjusted.

同期はずれ判定回路29はキャリア検出信号PASが所定
複数（Ｙ回）データ区間にわたって連続して出力されて
いないときに同期はずれと判定するものである。The out-of-synchronization determination circuit 29 determines out-of-synchronization when the carrier detection signal PAS is not continuously output over a plurality of (Y times) data sections.

第13図を参照して，一旦同期が確立すると,Lレベルの
同期確立信号DSRによってNANDゲート91が開かれる。キ
ャリアが検出されていればキャリア検出信号PASはＨレ
ベルである。キャリアが検出されなくなるとキャリア検
出信号PASはＬレベルになり,NANDゲート91を通って，カ
ウンタ92のクロック・イネーブル端子CEにＨレベルのイ
ネーブル信号を与える。カウンタ92はＨレベルのキャリ
ア検出信号PASによってNANDゲート91,NOT回路94およびO
R回路95を経て既にリセットされている。カウンタ92は
イネーブル状態になると入力するデータ区間終了信号ED
を計数し，その計数値をディジタル比較器93に与える。
この比較器93には所定数Ｙを表わすデータがあらかじめ
設定されている。したがって，カウンタ92の計数値がＹ
に達すると比較器93から一致信号が発生しフリップフロ
ップ19がリセットされ，同期確立信号DSRがＨレベルに
なる。このＨレベルの信号DSRによってNANDゲート91は
閉じられる。また，比較器93の出力信号によって,OR回
路95を経てカウンタ92はリセットされる。Referring to FIG. 13, once the synchronization is established, the NAND gate 91 is opened by the L-level synchronization establishment signal DSR. If a carrier has been detected, the carrier detection signal PAS is at the H level. When the carrier is no longer detected, the carrier detection signal PAS goes to L level, passes through the NAND gate 91, and supplies an enable signal of H level to the clock enable terminal CE of the counter 92. The counter 92 outputs a NAND gate 91, a NOT circuit 94, and an O by an H level carrier detection signal PAS.
It has already been reset via the R circuit 95. When the counter 92 is enabled, the data section end signal ED to be input is input.
Is counted, and the counted value is given to the digital comparator 93.
In the comparator 93, data representing a predetermined number Y is set in advance. Therefore, the count value of the counter 92 is Y
, The comparator 93 generates a coincidence signal, the flip-flop 19 is reset, and the synchronization establishment signal DSR becomes H level. The NAND gate 91 is closed by the H-level signal DSR. Further, the counter 92 is reset via the OR circuit 95 by the output signal of the comparator 93.

カウンタ92が計数動作をしているときにキャリア検出
信号PASがＨレベルになるとカウンタ92はリセットされ
る。すなわち，キャリアが検出されない状態がＹ回のデ
ータ区間連続した場合にのみ，同期はずれと判定され
る。When the carrier detection signal PAS goes high while the counter 92 is performing a counting operation, the counter 92 is reset. That is, it is determined that the synchronization has been lost only when the state in which the carrier is not detected continues for Y data sections.

これにより，伝送路等の伝送特性の変動等による一時
的なキャリア不検出と，通信終了によるキャリア不検出
（正しい同期はずれ）とを明確に区別することができ
る。This makes it possible to clearly distinguish between temporary carrier non-detection due to fluctuations in transmission characteristics of a transmission path or the like and carrier non-detection (correct synchronization loss) due to communication termination.

（６）同期追跡回路 第10図に示す同期制御回路は説明を簡単にするために
同期追跡回路を含んでいない。同期追跡回路を含む同期
制御回路の例が第15図に示されている。(6) Synchronization tracking circuit The synchronization control circuit shown in FIG. 10 does not include a synchronization tracking circuit for simplifying the description. An example of a synchronization control circuit including a synchronization tracking circuit is shown in FIG.

同期追跡のために設定される同期追跡用観測区間をこ
こでは上記の同期用観測区間W₂と同じものとし，便宜的
に同じ符号W₂を用いる。同期追跡用ウインドウ信号WDに
ついても同じである。同期追跡用観測区間W₂は上述した
復調用観測区間W₁とは独立に設定される。伝送路が劣悪
な場合には，ピークの現われる位置が瞬時にして大きく
変動することがある。同期追跡用観測区間W₂を狭く設定
すると，最大ではないピークのみがこの区間W₂内に入
り，この最大ではないピークに追従した同期追跡動作が
行なわれてしまうので，正しいピーク位置を見付けだ
し，正しい同期追跡を行なわせるためには，同期追跡用
観測区間W₂の幅はある程度広い方が好ましい。The synchronous tracking observation interval that is set for synchronization tracking is the same as the observation interval W ₂ for the above synchronization here, conveniently using the same reference numerals W _2. The same applies to the synchronization tracking window signal WD. Synchronization tracking observation interval W ₂ is set independently of the demodulation observation interval W ₁ mentioned above. If the transmission path is poor, the position where the peak appears may fluctuate instantaneously and greatly. Setting narrow synchronization tracking observation interval W _2, only the peak not maximum enters the the section W _2, since the maximum synchronous tracking operation which follows the peak not resulting in done, figures out the correct peak position in order to perform the correct synchronization tracking, the width of the synchronization tracking observation interval W ₂ is somewhat wider is preferable.

この同期追跡回路27は，相関ピークがデータ区間のW₂
部に属するように同期をとる上述した同期確立機能と，
データ区間のW₂部内において相関ピークの位置に多少の
変動があっても，ピーク位置が常にW₂部の中心にくるよ
うにデータ区間終了信号EDの発生タイミングを少し修正
する機能をもっている。The synchronization tracking circuit 27 determines that the correlation peak is W _{2 in the} data section.
The synchronization establishment function described above, which synchronizes to belong to the
Even if there is some variation in the position of the correlation peak in W ₂ portion of the data segment, has little ability to modify the generation timing of the data interval end signal ED to come to the center of the peak position is always W ₂ parts.

第15図においてはピーク位置検出回路26Aとピーク位
置判定回路26Bの構成が第10図に示すものと若干相違し
ている。まずこの点について説明する。In FIG. 15, the configurations of the peak position detection circuit 26A and the peak position determination circuit 26B are slightly different from those shown in FIG. First, this point will be described.

第10図に示されたピーク位置検出回路26Aでは２つの
相関出力R_aとR_bが加算され，その絶対値のピーク位置が
検出されている。第15図に示す回路では，相関出力R_aと
R_bのピーク位置がそれぞれ別個に検出されるとともにそ
のピーク値も別個に検出される。そしてピーク値の大き
いピークのピーク位置が最終的なピーク位置と決定され
る。In the peak position detection circuit 26A shown in FIG. 10, the two correlation outputs _Ra and _Rb are added, and the peak position of the absolute value is detected. In the circuit shown in Fig. 15, the correlation output _Ra and
The peak position of _Rb is detected separately, and the peak value is also detected separately. Then, the peak position of the peak having the larger peak value is determined as the final peak position.

相関出力R_a,R_bはそれぞれ最大値ホールド（ピーク値
検出）回路100a,100bに入力する。この最大値ホールド
回路は，第10図との比較でいうと，絶対値回路64,ラッ
チ回路63,比較器62およびOR回路65Aによって構成され，
ラッチ回路63にデータ区間ごとの最大値がホールドされ
ることになる。これら相関出力R_aとR_bのデータ区間ごと
の最大値（ピーク値）は比較回路102に与えられ，比較
される。The correlation outputs _Ra and _Rb are input to maximum value hold (peak value detection) circuits 100a and 100b, respectively. This maximum value hold circuit is composed of an absolute value circuit 64, a latch circuit 63, a comparator 62, and an OR circuit 65A in comparison with FIG.
The maximum value for each data section is held in the latch circuit 63. The maximum values (peak values) of the correlation outputs _Ra and _Rb for each data section are given to the comparison circuit 102 and compared.

一方,2つの相関出力R_aとR_bのそれぞれについてピーク
位置ホールド回路101aと101bとが設けられている。これ
らのピーク位置ホールド回路は，第10図との比較でいう
と,OR回路65Bと，カウンタ66と，ラッチ回路67とから構
成される。ピーク位置ホールド回路101a,101bのホール
ド・ピーク位置は切換スイッチ103に与えられる。On the other hand, peak position hold circuits 101a and 101b are provided for each of the two correlation outputs _Ra and _Rb . These peak position hold circuits include an OR circuit 65B, a counter 66, and a latch circuit 67, as compared with FIG. The hold / peak positions of the peak position hold circuits 101a and 101b are given to a changeover switch 103.

切換スイッチ103は比較器102によるピーク値の比較結
果に応じて大きい方のピーク値のピーク位置を選択する
ものであり，この選択されたピーク位置ではデータ区間
終了信号EDが出力された時点でラッチ回路104にラッチ
される。The changeover switch 103 selects the peak position of the larger peak value according to the result of the comparison of the peak value by the comparator 102. At the selected peak position, the latch is performed when the data section end signal ED is output. Latched by circuit 104.

第15図に示すピーク位置判定回路は，第10図に示すも
のと比較すると，比較器106が追加されているととも
に，この比較器106の出力によって制御されるANDゲート
107,108が設けられている。第14図に示すように，比較
器106には同期追跡ウインドウ部（W₂部）の中心位置を
表わすデータがあらかじめ設定されている。この比較器
106にも検出されたピーク位置PPが与えられるので，こ
の比較器106からは検出されたピーク位置PPがW₂部の中
心よりも左側にあるか（スタート位置寄りの部分，これ
をLT領域という），右側にあるか（ストップ位置寄りの
部分，これをRT領域という）が判定される。LT領域にあ
る場合にはANDゲート107が開き比較器68の出力が左側判
定信号L_fとして出力され,RT領域にある場合にはANDゲー
ト108を通して比較器69の出力が右側判定信号R_hとして
出力される。また，これらの信号L_fとR_hはOR回路109に
与えられているので,OR回路109からはピーク位置判定信
号PHに相当する信号C_tが出力される。この信号C_tが同期
確立判定回路に与えられることになる。ピーク位置PPが
W₂部内にある場合には信号C_tはＨレベルであり，W₂部外
のＥ部（OT領域）にある場合にはＬレベルとなる。信号
L_f,C_t,R_hは同期追跡回路27に入力する。The peak position determination circuit shown in FIG. 15 is different from that shown in FIG. 10 in that a comparator 106 is added and an AND gate controlled by the output of the comparator 106
107 and 108 are provided. As shown in FIG. 14, the comparator 106 data representing the center position of the synchronous tracking window portion (W ₂ parts) is set in advance. This comparator
Since the detected peak position PP is also applied to the 106, to the left or (part of the starting position nearer the center of the detected peak position PP is W ₂ parts from the comparator 106, this is called LT region ) On the right side (the part near the stop position, this is called the RT area). The output of the comparator 68 opens the AND gate 107 when in the LT region is outputted as a left determination signal L _f, as the output is right determination signal R _h of the comparator 69 through the AND gate 108 when in the RT region Is output. Further, since these signals L _f and R _h it is given to the OR circuit 109, a signal C _t corresponding to the peak position determination signal PH is output from the OR circuit 109. This signal _Ct is _supplied to the synchronization establishment determination circuit. Peak position PP
Signal C _t is the case in the W ₂ portion is at the H level, the L level when at the E portion of the W ₂ outsiders (OT region). signal
L _f , C _t , and R _h are input to the synchronization tracking circuit 27.

同期追跡回路において第10図に示すものと同一物には
同一符号が付けられている。データＴおよび（3/2）T-P
Pがそれぞれ設定されたレジスタ73,72に加えて，データ
Ｔ−１およびＴ＋１がそれぞれ設定されたレジスタ76,7
7が設けられている。データＴ−1,T＋１における１はＴ
に比べて非常に小さな値を示す。たとえば相関器21,22
の受信信号RXIが入力されるシフトレジスタの段数が248
の場合（たとえば31ビットのマンチェスタＭ系列を使
い，その１ビットを８段のセルに分割した場合）,Tは24
8に設定される。レジスタ76,77のデータＴ−1,T＋１は
データ区間の周期をわずかに調整することによって，相
関出力R_a,R_bのピーク位置をW₂部内でその中心に近づく
ようにわずかにずらす（同期追跡）ために用いられる。
これらのレジスタ73,76,77,72の設定データはセレクタ7
4Aに与えられる。セレクタ74Aは，後述のように，信号S
1（Ｈレベル）が入力したときにレジスタ76のデータＴ
−１を，信号S2（Ｈレベル）が入力したとにレジスタ72
のデータ（3/2）T-PPを，信号S3（Ｈレベル）が入力し
たときにレジスタ77のデータＴ＋１を，それ以外のとき
（すべての信号S1〜S3がＬレベル）にレジスタ73のデー
タＴをそれぞれ選択して比較器75に与える。In the synchronous tracking circuit, the same components as those shown in FIG. 10 are denoted by the same reference numerals. Data T and (3/2) TP
In addition to registers 73 and 72 in which P is set, registers 76 and 7 in which data T-1 and T + 1 are set, respectively.
7 are provided. 1 in data T−1, T + 1 is T
It shows a very small value compared to. For example, correlators 21,22
The number of stages of the shift register to which the received signal RXI is input is 248
(For example, when a 31-bit Manchester M sequence is used and one bit is divided into eight cells), T is 24
Set to 8. The data T−1 and T + 1 of the registers 76 and 77 slightly shift the peak positions of the correlation outputs R _a and R _b so as to approach the center in the W _{2 part} by slightly adjusting the period of the data section (synchronization). Tracking).
The setting data of these registers 73, 76, 77, 72 is
Given to 4A. The selector 74A outputs the signal S
When 1 (H level) is input, the data T
-1 when the signal S2 (H level) is input
Data (3/2) T-PP, the data T + 1 of the register 77 when the signal S3 (H level) is input, and the data of the register 73 at other times (all the signals S1 to S3 are L level). T is selected and given to the comparator 75.

まだ同期が確立していないときには同期確立信号DSR
はＨレベルでありANDゲート117が開いている。このと
き，検出ピーク位置がOT領域（E₂部）にあれば信号C_tは
Ｌレベルであり,ANDゲート117の出力がＨレベルとな
る。このＨレベル信号はOR回路116を経て信号S2として
セレクタ74Aに与えられる。したがってレジスタ72のデ
ータ（3/2）T-PPが比較器75に入力し，先に説明した同
期確立処理が行なわれる。When synchronization has not been established yet, the synchronization establishment signal DSR
Is at the H level, and the AND gate 117 is open. At this time, the signal C _t If the detected peak position in the OT region (E ₂ parts) is L level, the output of the AND gate 117 becomes the H level. This H level signal is supplied to the selector 74A as a signal S2 via the OR circuit 116. Therefore, the data (3/2) T-PP of the register 72 is input to the comparator 75, and the synchronization establishing process described above is performed.

信号L_f,C_t,R_hがそれぞれ入力するANDゲート121,111,1
31は同期確立信号DSRおよびキャリア検出信号PASによっ
て制御される。すなわち同期が既に確立していて（信号
DSRがＬレベル）かつキャリアが検出されているとき
（信号PASがＨレベル）にこれらのANDゲート121,111,13
1が開き，信号L_f,C_t,R_hが入力可能となる。AND gates 121, 111, and 1 to which signals L _f , C _t , and R _h are input, respectively
31 is controlled by the synchronization establishment signal DSR and the carrier detection signal PAS. That is, if synchronization has already been established (signal
When DSR is at L level and a carrier is detected (signal PAS is at H level), these AND gates 121, 111, 13
1 is opened, and the signals L _f , C _t , and R _h can be input.

信号L_fが入力する回路について説明する。ピーク位置
がLT領域にあるときに出力される左側判定信号L_f（Ｈレ
ベル）はANDゲート121を通ってカウンタ122のクロック
・イネーブル端子CEに入力する。カウンタ122はこのイ
ネーブル信号が与えられたときにデータ区間終了信号ED
を計数し，その計数出力を比較器123に与える。比較器1
23にはあらかじめ所定の設定値（２以上の数）Ｚが設定
されている。カウンタ122の計数値がＺに達したときに
比較器123から出力（Ｈレベル）が発生し，これが信号S
1としてセレクタ74Aに与えられる。したがってセレクタ
74AはデータＴ−１を選択するので，次のデータ区間の
周期はＴよりも少し短いＴ−１となる。相関出力のピー
ク位置が左側のLT領域に連続してＺ回現われたときに
は，次のデータ区間の周期を少し短くすることにより，
ピーク位置をW₂部の中心に近づけるようにする。A circuit to which the signal _Lf is input will be described. The left determination signal L _f (H level) output when the peak position is in the LT region is input to the clock enable terminal CE of the counter 122 through the AND gate 121. When the counter 122 receives the enable signal, the counter 122 outputs the data section end signal ED.
And outputs the count output to the comparator 123. Comparator 1
In 23, a predetermined set value (a number of 2 or more) Z is set in advance. When the count value of the counter 122 reaches Z, an output (H level) is generated from the comparator 123, and this is a signal S.
It is given as 1 to the selector 74A. Therefore the selector
Since 74A selects data T-1, the cycle of the next data section is T-1 which is slightly shorter than T. When the peak position of the correlation output appears Z times continuously in the left LT area, the period of the next data section is slightly shortened,
The peak position to approach the center of the W ₂ parts.

カウンタ122,比較器123,NOT回路124およびOR回路125
は偏り判定回路を構成している。この偏り判定回路によ
ってピーク位置がLT領域に連続してＺ回現われるかどう
かを検出することにより，ほんの一時的なピーク位置の
偏りではなく，定常的な偏り傾向が把握され，その偏り
を修正する方向のタイミングでデータ区間終了信号EDが
生成されることとなる。これにより安定な同期追跡が達
成される。Counter 122, comparator 123, NOT circuit 124, and OR circuit 125
Constitutes a bias determination circuit. By detecting whether or not the peak position appears Z times continuously in the LT area by this bias determination circuit, not a temporary peak position bias but a steady bias tendency is grasped, and the bias is corrected. The data section end signal ED is generated at the timing in the direction. This achieves stable synchronization tracking.

カウンタ122はANDゲート121のＬレベルの出力（NOT回
路124を経てＨレベルとなる）または比較器123のＨレベ
ルの出力によってOR回路125を経てリセットされる。The counter 122 is reset via the OR circuit 125 by an L-level output of the AND gate 121 (becoming H-level via the NOT circuit 124) or an H-level output of the comparator 123.

もう１つの偏り判定回路がカウンタ132と，比較器133
と,NOT回路134と,OR回路135とにより構成されている。
この回路によって，ピーク位置がRT領域に連続してＺ回
現われているかどうかが判定され，そうである場合に比
較器133から信号S3が出力される。これによって次のデ
ータ区間の周期は少し長い周期Ｔ＋１に設定され，ピー
ク位置が中心に近づくように修正される。Another bias determination circuit is a counter 132 and a comparator 133.
, A NOT circuit 134, and an OR circuit 135.
By this circuit, it is determined whether or not the peak position appears continuously Z times in the RT area. If so, the signal S3 is output from the comparator 133. Thus, the cycle of the next data section is set to a slightly longer cycle T + 1, and the peak position is corrected so as to approach the center.

カウンタ112と，比較器113と,NOT回路114と,OR回路11
5とによって非同期検出回路が構成されている。ピーク
位置がＥ部（OT領域）にあるときに信号C_tはＬレベルで
あり，この信号がANDゲート111で反転されてＨレベルの
信号によってカウンタ112のクロック・イネーブル端子C
Eに与えられ，このときカウンタ112はデータ区間終了信
号EDを計数する。カウンタ112の計数値がＺになったと
きに比較器113からＨレベルの信号が出力され,OR回路11
6を経て信号S2としてセレクタ74Aに与えられる。このよ
うにしてこの非同期検出回路は，ピーク位置がW₂部に連
続してＺ回存在しないことを検出し，そのときレジスタ
72のデータ（3/2）T-PPが比較器75に与えられることに
より，再度同期確立処理が行なわれる。Counter 112, comparator 113, NOT circuit 114, and OR circuit 11
5 constitutes an asynchronous detection circuit. When the peak position is in the E section (OT area), the signal _Ct is at the L level, and this signal is inverted by the AND gate 111, and the signal at the H level is used as the clock enable terminal C of the counter 112.
E, at which time the counter 112 counts the data section end signal ED. When the count value of the counter 112 reaches Z, an H level signal is output from the comparator 113 and the OR circuit 11
The signal S2 is supplied to the selector 74A as a signal S2. In this manner, the asynchronous detection circuit detects that the peak position does not exist Z times in succession W ₂ parts, then the register
When the 72 data (3/2) T-PP is supplied to the comparator 75, the synchronization establishing process is performed again.

上記以外の場合，すなわち比較器113,123,133の出力
がすべてＬレベルの場合にはレジスタ73のデータＴが選
択されるので，データ区間の周期はＴに保持される。比
較器113,123,133のすべてに同じ回数Ｚが設定されてい
るが，設定回数は比較器ごとに異なるようにしてもよ
い。In cases other than the above, that is, when the outputs of the comparators 113, 123, and 133 are all at L level, the data T of the register 73 is selected, and the cycle of the data section is held at T. Although the same number of times Z is set for all of the comparators 113, 123, and 133, the set number of times may be different for each comparator.

以上のようにして，同期の確立とその補正とが行なわ
れるので，伝送特性の変動，クロック信号のずれ等に適
切に対処し，常にピーク位置をＷ部の中央に保つことが
できる。As described above, since the establishment of the synchronization and the correction thereof are performed, it is possible to appropriately cope with the fluctuation of the transmission characteristics, the deviation of the clock signal, and the like, and to always keep the peak position at the center of the W portion.

第16図は同期追跡回路の他の例を示している。この図
において第15図に示すものと同一物には同一符号を付
し，説明を省略する。第15図と対比すると，第16図に
は，カウンタ112と，比較器113と,NOT回路114と,OR回路
115とから構成される非同期検出回路が設けられていな
い。OR回路116もまた省略されている。ANDゲート121,13
1に与えられるキャリア検出信号PASも必ずしも必要ない
ので省略されている。FIG. 16 shows another example of the synchronization tracking circuit. In this figure, the same components as those shown in FIG. 15 are denoted by the same reference numerals, and description thereof will be omitted. In comparison with FIG. 15, FIG. 16 shows a counter 112, a comparator 113, a NOT circuit 114, and an OR circuit.
There is no asynchronous detection circuit composed of 115. The OR circuit 116 is also omitted. AND gate 121,13
Since the carrier detection signal PAS given to 1 is not always necessary, it is omitted.

第15図に示すピーク位置検出回路26Aにおいては相関
出力R_aとR_bのピーク位置およびピーク値が別個に検出さ
れ，ピーク値の大きいピークのピーク位置が最終的なピ
ーク位置と決定されている。一方，伝送路の状態によっ
ては自己相関のピーク値（伝送されてきたデータ［１ま
たは０］に対応する相関器の出力ピーク値）よりも相互
相関のピーク値（伝送されてきたデータとは異なるデー
タに対応する相関器の出力ピーク値）の方が大きい場合
がありうる。同期追跡回路は必ず自己相関ピークのピー
ク位置が観測区間の中央にくるように制御するものでな
ければならないが，上述のように自己相関ピーク値と相
互相関ピーク値のいずれか大きい方のピークを採用する
ピーク位置検出回路26Aを前提とする限り，もし相互相
関ピーク値の方が大きければこの相互相関ピークに基づ
いて制御してしまうことが考えられうる。特に第15図に
示す同期追跡回路27は観測区間外のピークに基づく動作
を行なう上記非同期検出回路を備えているので，伝送路
の状態によって自己相関ピークよりも大きい相互相関ピ
ークが観測区間外に現われたときに，そのピークを観測
区間の中央にもってくるように働き，誤同期を起こして
しまうおそれがある。In the peak position detection circuit 26A shown in FIG. 15, the peak positions and peak values of the correlation outputs _Ra and _Rb are separately detected, and the peak position of the peak having a large peak value is determined as the final peak position. . On the other hand, depending on the state of the transmission path, the peak value of the cross-correlation (the peak value of the cross-correlation corresponding to the transmitted data [1 or 0]) differs from the peak value of the cross-correlation (the transmitted data differs from the transmitted data). The output peak value of the correlator corresponding to the data may be larger. The synchronization tracking circuit must always control the peak position of the autocorrelation peak to be at the center of the observation section. However, as described above, the peak of the larger of the autocorrelation peak value and the cross-correlation peak value is determined. As long as the peak position detection circuit 26A to be employed is assumed, if the cross-correlation peak value is larger, control may be performed based on the cross-correlation peak. In particular, since the synchronization tracking circuit 27 shown in FIG. 15 includes the above asynchronous detection circuit that operates based on peaks outside the observation section, a cross-correlation peak larger than the autocorrelation peak may be outside the observation section depending on the state of the transmission line. When it appears, it works to bring the peak to the center of the observation section, which may cause erroneous synchronization.

第16図に示す同期追跡回路27Aにおいては上記の非同
期検出回路が設けられていないので，上述の不具合の発
生が防止されている。In the synchronization tracking circuit 27A shown in FIG. 16, since the above-mentioned asynchronous detection circuit is not provided, the occurrence of the above-mentioned problem is prevented.

第16図において，同期が確立される前に１回だけセレ
クタ74Aによってレジスタ72が選択され，そのデータ（3
/2）T-PPによってデータ区間終了信号EDの発生が制御さ
れる。それ以降および同期確立後は，レジスタ73,76ま
たは77のデータT,T−1,T＋１を用いてデータ区間終了信
号の発生が制御されることになる。In FIG. 16, the register 72 is selected only once by the selector 74A before the synchronization is established, and the data (3
/ 2) The generation of the data section end signal ED is controlled by the T-PP. After that and after the synchronization is established, the generation of the data section end signal is controlled using the data T, T-1, T + 1 of the register 73, 76 or 77.

発明の効果 この発明によると，復調用の観測区間と同期追跡用の
観測区間とが相互に独立に設定されている。データ復調
においては復調用観測区間が用いられる。すなわち，復
調用観測区間における相関信号のピーク値と復調用観測
区間外における相関信号の総和とを用いて所定の演算が
行なわれ,1または０のデータが復調される。また，同期
追跡においては，同期追跡用観測区間が用いられる。す
なわち相関信号のピーク位置が同期追跡用観測区間内に
あるかどうか等が判定され，この判定結果に基づいて次
のデータ区間においてピーク位置が同期追跡用観測区間
の中央に近づくようにデータ区間の長さを規定する周期
信号が作成される。According to the present invention, the observation section for demodulation and the observation section for synchronous tracking are set independently of each other. In the data demodulation, an observation section for demodulation is used. That is, a predetermined calculation is performed using the peak value of the correlation signal in the observation section for demodulation and the sum of the correlation signals outside the observation section for demodulation, and data of 1 or 0 is demodulated. In synchronous tracking, an observation section for synchronous tracking is used. That is, it is determined whether the peak position of the correlation signal is within the synchronous tracking observation section, and the like. Based on the determination result, the data section of the next data section is set so that the peak position approaches the center of the synchronous tracking observation section. A periodic signal that defines the length is created.

この発明によると，復調用および同期追跡用の観測区
間が相互に独立に設定可能であるから，これらの観測区
間を復調系および同期追跡系のそれぞれに最も適した幅
または範囲に調整することが可能となり，たとえ劣悪な
伝送路であっても復調系および同期追跡系がともに安定
に動作するようになる。According to the present invention, since the observation sections for demodulation and synchronization tracking can be set independently of each other, it is possible to adjust these observation sections to the width or range most suitable for each of the demodulation system and synchronization tracking system. This allows both the demodulation system and the synchronization tracking system to operate stably even if the transmission path is poor.

【図面の簡単な説明】[Brief description of the drawings]

第１図はCSK通信システムの全体構成を示すブロック図
である。 第２図は変調装置の構成例を示す回路図，第３図はその
動作を示すタイム・チャートである。 第４図は変調装置の他の例を示す回路図である。 第５図は１対の相関器の構成例を示す回路図，第６図は
その変形例を示す回路図，第７図は相関器の他の構成例
を示す回路図である。 第８図は復調装置の構成例を示す回路図，第９図はその
動作を示す波形図である。 第10図は同期制御回路の構成例を示す回路図，第11図は
ピーク位置検出動作を示す波形図，第12図は同期確立判
定動作を示す波形図，第13図は同期はずれ判定動作を示
す波形図である。 第14図は相関信号とデータ区間およびデータ区間内に設
定された同期追跡用観測区間との関係を示すグラフ，第
15図は同期追跡回路を含む同期制御回路の構成例を示す
回路図である。 第16図は同期追跡回路の他の実施例を示す回路図であ
る。 第17図および第18図は従来のSS通信方式を示すもので，
第17図は構成を示す回路図，第18図はその動作を示すタ
イム・チャートである。 21,22……相関器,23……復調装置,25……同期制御回路,
26A……ピーク位置検出回路,26B……ピーク位置判定回
路,27,27A……同期追跡回路。53……復調用ウインドウ
発生回路,54a,54b……最大値ホールド回路,55a,55b……
加算回路,56a,56b……乗算回路,57……比較器。FIG. 1 is a block diagram showing the overall configuration of the CSK communication system. FIG. 2 is a circuit diagram showing a configuration example of the modulation device, and FIG. 3 is a time chart showing the operation thereof. FIG. 4 is a circuit diagram showing another example of the modulation device. FIG. 5 is a circuit diagram showing a configuration example of a pair of correlators, FIG. 6 is a circuit diagram showing a modification example thereof, and FIG. 7 is a circuit diagram showing another configuration example of the correlator. FIG. 8 is a circuit diagram showing a configuration example of the demodulation device, and FIG. 9 is a waveform diagram showing its operation. FIG. 10 is a circuit diagram showing a configuration example of a synchronization control circuit, FIG. 11 is a waveform diagram showing a peak position detecting operation, FIG. 12 is a waveform diagram showing a synchronization establishment judging operation, and FIG. It is a waveform diagram shown. FIG. 14 is a graph showing the relationship between the correlation signal and the data section and the synchronous tracking observation section set in the data section.
FIG. 15 is a circuit diagram showing a configuration example of a synchronization control circuit including a synchronization tracking circuit. FIG. 16 is a circuit diagram showing another embodiment of the synchronization tracking circuit. Fig. 17 and Fig. 18 show the conventional SS communication system.
FIG. 17 is a circuit diagram showing the configuration, and FIG. 18 is a time chart showing the operation. 21,22 correlator 23 demodulator 25 synchronization control circuit
26A: peak position detection circuit, 26B: peak position determination circuit, 27, 27A: synchronization tracking circuit. 53: Demodulation window generation circuit, 54a, 54b ... Maximum value hold circuit, 55a, 55b ...
Adder circuits, 56a, 56b ... multiplier circuits, 57 ... comparators.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 津村 聡一 大阪府大阪市淀川区宮原３丁目５番24号 日本電気ホームエレクトロニクス株式 会社内 (56)参考文献 特開 昭63−296424（ＪＰ，Ａ) 特開 平２−246543（ＪＰ，Ａ) 特開 平２−246545（ＪＰ，Ａ) 特開 平３−16333（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Soichi Tsumura 3-5-24 Miyahara, Yodogawa-ku, Osaka-shi, Osaka Within NEC Home Electronics Co., Ltd. (56) References JP-A-63-296424 (JP, A) JP-A-2-246543 (JP, A) JP-A-2-246545 (JP, A) JP-A-3-16333 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】受信信号と所定符号長でかつ相互に異なる
第１および第２の符号系列との２つの相関信号のデータ
区間において，復調用観測区間と同期追跡用観測区間と
を相互に独立に設定し， 一方の相関信号の復調用観測区間におけるピーク値と他
方の相関信号の復調用観測区間外における総和との積
と，他方の相関信号の復調用観測区間におけるピーク値
と一方の相関信号の復調用観測区間外における総和との
積との大小比較に応じて復調データを生成し， ２つの相関信号の和信号またはいずれか一方の相関信号
の相関ピークを検出し，この相関ピークのデータ区間内
における位置を検出し， 上記ピーク位置が同期追跡用観測区間内にあるかどう
か，ならびに同期追跡用観測区間内の中心からの偏りの
方向およびその程度を判定し， 上記ピーク位置の上記中心からの偏りの方向およびその
程度に応じて，次のデータ区間においてピーク位置が同
期追跡用観測区間の中央に近づくようにデータ区間の長
さを規定する周期信号を作成する， CSK通信方式における受信方法。In a data section of two correlation signals of a received signal and first and second code sequences having a predetermined code length and different from each other, an observation section for demodulation and an observation section for synchronization tracking are mutually independent. , And the product of the peak value of one correlation signal in the observation section for demodulation and the sum of the other correlation signal outside the observation section for demodulation, and the peak value in the observation section for demodulation of the other correlation signal and one correlation Generates demodulated data according to the magnitude comparison with the product of the signal and the sum outside the demodulation observation section, detects the sum signal of two correlation signals or the correlation peak of one of the correlation signals, and detects the correlation peak of this correlation peak. Detecting the position in the data section, determining whether the peak position is in the synchronous tracking observation section, and determining the direction and degree of the deviation from the center in the synchronous tracking observation section, In accordance with the direction and the degree of the deviation of the peak position from the center, a periodic signal for defining the length of the data section is created so that the peak position approaches the center of the synchronous tracking observation section in the next data section. Receiving method in CSK communication system. 【請求項２】受信信号と所定符号長でかつ相互に異なる
第１および第２の符号系列との２つの相関信号のデータ
区間において相互に独立に設定される復調用観測区間と
同期追跡用観測区間とをそれぞれ表わす第１および第２
のウインドウ信号を出力するウインドウ発生手段， 復調用観測区間を表わす第１のウインドウ信号によって
制御され，一方の相関信号の復調用観測区間におけるピ
ーク値と他方の相関信号の復調用観測区間外における総
和との積，および他方の相関信号の復調用観測区間にお
けるピーク値と一方の相関信号の復調用観測区間外にけ
る総和との積を算出する演算手段， 上記演算手段から得られる２つの積を比較し，比較結果
に応じて１または０の復調データを出力する比較手段， ２つの相関信号の和信号またはいずれか一方の相関信号
の相関ピークを検出し，この相関ピークのデータ区間内
における位置を検出するピーク位置検出手段， 上記ピーク位置が第２のウインドウ信号によって定めら
れる同期追跡用観測区間内にあるかどうか，ならびに同
期追跡用観測区間内の中心からの偏りの方向およびその
程度を判定するピーク位置判定手段，ならびに 上記ピーク位置の上記中心からの偏り方向およびその程
度に応じて，次のデータ区間においてピーク位置が同期
追跡用観測区間の中央に近づくようにデータ区間の長さ
を規定する周期信号を作成する周期信号発生手段， を備えたCSK通信方式における受信装置。2. A demodulation observation section and a synchronous tracking observation section which are set independently of each other in a data section of two correlation signals of a received signal and first and second code sequences having predetermined code lengths and different from each other. First and second sections respectively representing
A window generating means for outputting a window signal of the first type, which is controlled by a first window signal representing an observation section for demodulation, and sums a peak value in the observation section for demodulation of one correlation signal and a sum of the other correlation signal outside the observation section for demodulation. Means for calculating the product of the peak value of the other correlation signal in the observation section for demodulation and the sum of the peak value of the other correlation signal in the observation section for demodulation outside the observation section for demodulation. Comparison means for comparing and outputting demodulated data of 1 or 0 according to the comparison result; detecting a sum signal of two correlation signals or a correlation peak of one of the correlation signals; Position detecting means for detecting whether or not the peak position is within the synchronous tracking observation section determined by the second window signal; And peak position determining means for determining the direction and degree of deviation from the center in the synchronous tracking observation section, and the peak position in the next data section according to the direction and degree of deviation of the peak position from the center. A signal generating means for generating a periodic signal defining the length of the data section so that the signal approaches the center of the synchronous tracking observation section.