JPH02245741A - 反射型液晶表示デバイス - Google Patents
反射型液晶表示デバイスInfo
- Publication number
- JPH02245741A JPH02245741A JP1067032A JP6703289A JPH02245741A JP H02245741 A JPH02245741 A JP H02245741A JP 1067032 A JP1067032 A JP 1067032A JP 6703289 A JP6703289 A JP 6703289A JP H02245741 A JPH02245741 A JP H02245741A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating layer
- liquid crystal
- pixel
- picture element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 24
- 239000010409 thin film Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶を光バルブとして投写投映に使用する反
射型液晶表示デバイスに関するものである。
射型液晶表示デバイスに関するものである。
従来の技術
従来は、液晶パネルを反射型として使用する場合、単結
晶シリコン上にスイッチング素子としてのＭＯＳｌ−ラ
ンシスターアレイを作成し、ホストゲスト型の液晶を利
用してビデオデイスプレィを試作した。（例えば電子材
料１９８１年３号１１９Ｐ゛°液晶ビデオデイスプレイ
とその機能゛″）。
晶シリコン上にスイッチング素子としてのＭＯＳｌ−ラ
ンシスターアレイを作成し、ホストゲスト型の液晶を利
用してビデオデイスプレィを試作した。（例えば電子材
料１９８１年３号１１９Ｐ゛°液晶ビデオデイスプレイ
とその機能゛″）。
発明が解決しようとする課題
しかしながら、従来の例の反射型液晶パネルを用いたビ
デオデイスプレィは、反射電極面と信号配線との間で形
成されるソースドレイン間容量が大きいため液晶画素の
表示品位を著しく低下させていた。また信号電極からの
漏れ電界により同様に液晶画素の表示品位を著しく低下
させていた。
デオデイスプレィは、反射電極面と信号配線との間で形
成されるソースドレイン間容量が大きいため液晶画素の
表示品位を著しく低下させていた。また信号電極からの
漏れ電界により同様に液晶画素の表示品位を著しく低下
させていた。
本発明は、上記の課題に鑑みてなされたものであり、そ
の目的とするところは、反射電極面と信号配線との間で
形成されるソース、ドレイン間容量による表示品位の低
下及び配線電極からの漏れ電界を減少させることにある
。
の目的とするところは、反射電極面と信号配線との間で
形成されるソース、ドレイン間容量による表示品位の低
下及び配線電極からの漏れ電界を減少させることにある
。
課題を解決するための手段
上記課題を解決するために本発明の反射型液晶表示デバ
イスは、各表示画素にスイッチとして形成している薄膜
トランジスタ（ＴＰＴ）の構造に関し、ＴＰＴのドレイ
ン電極に接続されている第一画素電極と反射電極になる
第二画素電極とを有し、絶縁層を介し第一画素電極ある
いは第二画素電極で信号配線電極を覆う構成をとり、さ
らにドレイン電極と第一画素電極と分離する第一の絶縁
層の誘電率を第一画素電極と第二画素電極と分離する第
二の絶縁層の誘電率より小さくなる様に設定している。
イスは、各表示画素にスイッチとして形成している薄膜
トランジスタ（ＴＰＴ）の構造に関し、ＴＰＴのドレイ
ン電極に接続されている第一画素電極と反射電極になる
第二画素電極とを有し、絶縁層を介し第一画素電極ある
いは第二画素電極で信号配線電極を覆う構成をとり、さ
らにドレイン電極と第一画素電極と分離する第一の絶縁
層の誘電率を第一画素電極と第二画素電極と分離する第
二の絶縁層の誘電率より小さくなる様に設定している。
作用
本発明は、絶縁層を介し第一画素電極あるいは第二画素
電極で信号配線電極を覆う構成を有するため、信号電極
からの漏れ電極が液晶に及ぼす影響をちいさくなる。ま
た、ドレイン電極と第一画素電極と分離する第一の絶縁
層の誘電率が第一画素電極と第二画素電極と分離する第
二の絶縁層の誘電率より小さいため信号配線に入力され
た信号電圧が表示画素上の電圧に与える影響を減少させ
ることが出来る。したがって、液晶は、本来の表示電圧
で駆動されることになり、従来と同様の駆動が可能であ
り、しかも良好な表示かえられる。
電極で信号配線電極を覆う構成を有するため、信号電極
からの漏れ電極が液晶に及ぼす影響をちいさくなる。ま
た、ドレイン電極と第一画素電極と分離する第一の絶縁
層の誘電率が第一画素電極と第二画素電極と分離する第
二の絶縁層の誘電率より小さいため信号配線に入力され
た信号電圧が表示画素上の電圧に与える影響を減少させ
ることが出来る。したがって、液晶は、本来の表示電圧
で駆動されることになり、従来と同様の駆動が可能であ
り、しかも良好な表示かえられる。
実施例
以下に、本発明の一実施例の反射型液晶表示デバイスに
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
第１図は、本発明の一実施例のＴＦＴアレイの断面図、
第２図は別の実施例のＴＦＴアレイの断面図、第３図は
第１図の実施例の一画素の電気的な等価回路図である。
第２図は別の実施例のＴＦＴアレイの断面図、第３図は
第１図の実施例の一画素の電気的な等価回路図である。
ＴＰＴ２は、絶縁基板１上に形成されており第一画素電
極６はドレイン電極４に接続されている。また反射電極
になる第二画素電極８は、第二の絶縁層７を介して第一
画素電極６と接続されている。この時第−の絶縁体層５
の誘電率は第二の絶縁体層７の誘電率より小さくなるよ
うに設定している。第一の実施例では第一画素電極が信
号配線電極３を覆う構成をとり、第二の実施例では第二
画素電極８で信号配線電極３を覆う構成を取っている。
極６はドレイン電極４に接続されている。また反射電極
になる第二画素電極８は、第二の絶縁層７を介して第一
画素電極６と接続されている。この時第−の絶縁体層５
の誘電率は第二の絶縁体層７の誘電率より小さくなるよ
うに設定している。第一の実施例では第一画素電極が信
号配線電極３を覆う構成をとり、第二の実施例では第二
画素電極８で信号配線電極３を覆う構成を取っている。
通常は、液晶９を介して形成されている対向基板上１２
に、表示画素の周辺に形成されているＴＰＴ２の信号線
３およびゲート線を覆うためのブラックマトリックスｌ
ｏを形成している。このブラックマトリックス１ｏがな
いと、反射型液晶デイスプレィの場合、信号線３の影響
を受けて表示品位を著しく低下させてしまうことになる
。そこでブラックマトリックス１０を対向基板１２上に
形成して、信号線３を覆う構成を取っているが、外部光
に斜め光があるとブラックマトリックス１０だけでは信
号線３の影響を完全に無くすことは出来なくなる。しか
も、高解像度になると画素の開口率が著しく低下するた
め、ブラックマトリック、ス１０を出来るだけ細く設計
することになり、信号線３の影響は無視できなくなる。
に、表示画素の周辺に形成されているＴＰＴ２の信号線
３およびゲート線を覆うためのブラックマトリックスｌ
ｏを形成している。このブラックマトリックス１ｏがな
いと、反射型液晶デイスプレィの場合、信号線３の影響
を受けて表示品位を著しく低下させてしまうことになる
。そこでブラックマトリックス１０を対向基板１２上に
形成して、信号線３を覆う構成を取っているが、外部光
に斜め光があるとブラックマトリックス１０だけでは信
号線３の影響を完全に無くすことは出来なくなる。しか
も、高解像度になると画素の開口率が著しく低下するた
め、ブラックマトリック、ス１０を出来るだけ細く設計
することになり、信号線３の影響は無視できなくなる。
したがってＴＦＴアレイ側で、信号線３の漏れ電界の影
響を小さくする構成として、第１図及び第２図のように
信号線３を画素電極６および８で覆う構成を取ればよい
。第１図の構成では、第２画素電極６が第１絶縁体層５
と第２絶縁体層７を介して形成されているため、ソース
信号ｖＡ２から受けるソース、ドレイン容量結合１３及
び１４による影響は小さくなる。さらに第２図の構成で
は、第２絶縁体層７が、液晶９と接するため、ソース信
号線３の電界漏れが、液晶９と第２絶縁体層７とで分圧
されてかかることになる。この電界の漏れは、ブラック
マトリックス１０でおおわれている部分が隣合う画素の
間であるため、表示画素の信号とは異なり、もし漏れ電
界が強いと、本来の表示とは違う信号が表示画素の液晶
にかかることになる。
響を小さくする構成として、第１図及び第２図のように
信号線３を画素電極６および８で覆う構成を取ればよい
。第１図の構成では、第２画素電極６が第１絶縁体層５
と第２絶縁体層７を介して形成されているため、ソース
信号ｖＡ２から受けるソース、ドレイン容量結合１３及
び１４による影響は小さくなる。さらに第２図の構成で
は、第２絶縁体層７が、液晶９と接するため、ソース信
号線３の電界漏れが、液晶９と第２絶縁体層７とで分圧
されてかかることになる。この電界の漏れは、ブラック
マトリックス１０でおおわれている部分が隣合う画素の
間であるため、表示画素の信号とは異なり、もし漏れ電
界が強いと、本来の表示とは違う信号が表示画素の液晶
にかかることになる。
従って、本発明のように第１の絶縁体層５の誘電率に比
較し、第２の絶縁体層７の誘電率を大きくとると、漏れ
電界の液晶にかかる分圧比を軽減することができる。実
施例で使用した第１、及び第２の絶縁体層５および７は
、Ｐ−ＣＶＤで形成したＳ ｉＮｘ膜を使用したので、
成膜条件を変えることにより容易に誘電率を変化させる
ことができた。
較し、第２の絶縁体層７の誘電率を大きくとると、漏れ
電界の液晶にかかる分圧比を軽減することができる。実
施例で使用した第１、及び第２の絶縁体層５および７は
、Ｐ−ＣＶＤで形成したＳ ｉＮｘ膜を使用したので、
成膜条件を変えることにより容易に誘電率を変化させる
ことができた。
発明の詳細
な説明したように、本発明の反射型液晶表示デバイスの
構成を取ると、画素面での信号配線電極による漏れ電界
が減少するため液晶の電圧・輝度特性が、画素内で一様
になる。その結果輝度特性のコントラストを大きくする
ことができ、表示品位も向上した。
構成を取ると、画素面での信号配線電極による漏れ電界
が減少するため液晶の電圧・輝度特性が、画素内で一様
になる。その結果輝度特性のコントラストを大きくする
ことができ、表示品位も向上した。
第１図は、本発明の一実施例のＴＦＴアレイの断面図、
第２図は別の実施例のＴＦＴアレイの断面図、第３図は
一画素の電気的な等価回路図である。 １・・・・・・絶縁基板、２・・・・・・ＴＦＴ、３・
・・・・・ゲート絶縁層、４・・・・・・ドレイン電極
、５・・・・・・信号配線電極、６・・・・・・第一絶
縁層、７・・・・・・第一画素電極、８・・・・・・第
二絶縁層、９・・・・・・第二画素電極、１０・・・・
・・液晶、１１・・・・・・透明電極、１２・・・・・
・対向基板、１３・・・・・・ＳＤ容量、１４・・・・
・・画素容量。
第２図は別の実施例のＴＦＴアレイの断面図、第３図は
一画素の電気的な等価回路図である。 １・・・・・・絶縁基板、２・・・・・・ＴＦＴ、３・
・・・・・ゲート絶縁層、４・・・・・・ドレイン電極
、５・・・・・・信号配線電極、６・・・・・・第一絶
縁層、７・・・・・・第一画素電極、８・・・・・・第
二絶縁層、９・・・・・・第二画素電極、１０・・・・
・・液晶、１１・・・・・・透明電極、１２・・・・・
・対向基板、１３・・・・・・ＳＤ容量、１４・・・・
・・画素容量。
Claims (3)
- （１）各表示画素にスイッチとして形成されている薄膜
トランジスタの構造に関し、ドレイン電極に接続されて
いる第一画素電極と反射電極になる第二画素電極とを有
し、絶縁層を介し第一画素電極あるいは第二画素電極で
信号配線電極を覆う構成をとることを特徴とする反射型
液晶表示デバイス。 - （２）各表示画素にスイッチとして形成されている薄膜
トランジスタの構造に関し、ドレイン電極に接続されて
いる第一画素電極と反射電極になる第二画素電極とを有
し、ドレイン電極と第一画素電極と分離する第一の絶縁
層の誘電率が第一画素電極と第二画素電極と分離する第
二の絶縁層の誘電率が小さいことを特徴とする反射型液
晶表示デバイス。 - （３）液晶の複屈折モードを利用して表示することを特
徴とする請求項（１）記載の反射型液晶表示デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067032A JPH02245741A (ja) | 1989-03-17 | 1989-03-17 | 反射型液晶表示デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067032A JPH02245741A (ja) | 1989-03-17 | 1989-03-17 | 反射型液晶表示デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02245741A true JPH02245741A (ja) | 1990-10-01 |
Family
ID=13333130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1067032A Pending JPH02245741A (ja) | 1989-03-17 | 1989-03-17 | 反射型液晶表示デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02245741A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04291240A (ja) * | 1991-03-19 | 1992-10-15 | Sharp Corp | アクティブマトリクス基板 |
| US5365355A (en) * | 1993-03-10 | 1994-11-15 | Wah-Iii Technology Corporation | Light blocking, pixel enhancement and photocurrent reduction in active matrix liquid crystal displays |
| US5627557A (en) * | 1992-08-20 | 1997-05-06 | Sharp Kabushiki Kaisha | Display apparatus |
| US5790213A (en) * | 1994-09-08 | 1998-08-04 | Sharp Kabushiki Kaisha | Image display device having adjacent pixel overlapping circuit elements |
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6424388B1 (en) | 1995-04-28 | 2002-07-23 | International Business Machines Corporation | Reflective spatial light modulator array |
| US7248322B2 (en) | 2002-01-11 | 2007-07-24 | Sanyo Electric Co., Ltd. | Active matrix display device with floating electrode between adjacent pixels |
| US7468766B1 (en) | 1995-04-28 | 2008-12-23 | International Business Machines Corporation | Reflective spatial light modulator array including a light blocking layer |
| JP2015043416A (ja) * | 2013-07-25 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1989
- 1989-03-17 JP JP1067032A patent/JPH02245741A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04291240A (ja) * | 1991-03-19 | 1992-10-15 | Sharp Corp | アクティブマトリクス基板 |
| US5627557A (en) * | 1992-08-20 | 1997-05-06 | Sharp Kabushiki Kaisha | Display apparatus |
| US5365355A (en) * | 1993-03-10 | 1994-11-15 | Wah-Iii Technology Corporation | Light blocking, pixel enhancement and photocurrent reduction in active matrix liquid crystal displays |
| US5790213A (en) * | 1994-09-08 | 1998-08-04 | Sharp Kabushiki Kaisha | Image display device having adjacent pixel overlapping circuit elements |
| US6424388B1 (en) | 1995-04-28 | 2002-07-23 | International Business Machines Corporation | Reflective spatial light modulator array |
| US7468766B1 (en) | 1995-04-28 | 2008-12-23 | International Business Machines Corporation | Reflective spatial light modulator array including a light blocking layer |
| JPH10268340A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7248322B2 (en) | 2002-01-11 | 2007-07-24 | Sanyo Electric Co., Ltd. | Active matrix display device with floating electrode between adjacent pixels |
| JP2015043416A (ja) * | 2013-07-25 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10529740B2 (en) | 2013-07-25 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer and conductive layer |
| US10872907B2 (en) | 2013-07-25 | 2020-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3231638B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH01156725A (ja) | 表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
| US20040125262A1 (en) | Array substrate and liquid crystal display device including the same | |
| KR100314200B1 (ko) | 액정표시장치 | |
| JPH02245741A (ja) | 反射型液晶表示デバイス | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0225A (ja) | 駆動装置 | |
| JP2004093781A (ja) | 液晶表示装置 | |
| JP2004177848A (ja) | 液晶表示装置 | |
| JPH09325360A (ja) | 液晶表示装置 | |
| JPH0370209B2 (ja) | ||
| JPH02245742A (ja) | 反射型液晶表示デバイス | |
| JP3124025B2 (ja) | 液晶表示装置 | |
| JP3218308B2 (ja) | 液晶表示装置 | |
| JP2000214483A (ja) | 電気光学装置 | |
| JP3096394B2 (ja) | 表示装置 | |
| JPH089709Y2 (ja) | カラー液晶表示装置 | |
| JP2004093780A (ja) | 液晶表示装置 | |
| JP2024064468A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 |