JPH02244752A - 半導体集積回路の静電気保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路に発生する静電気を放電させる効果が大
きくなるように改良された半導体集積回路の静電気保護
回路に関し、 半導体集積回路に於ける端子に加わる静電気の極性の如
何に拘わらず、高い耐電圧を示す半導体集積回路保護素
子を得ることを目的とし、コレクタが入出力端子に且つ
エミッタが接地端子にそれぞれ接続されたバイポーラ・
トランジスタと、該バイポーラ・トランジスタのベース
と前記入出力端子との間に該ベースに向かって逆方向と
なる向きに挿入されたブレーク・ダウン素子と、前記バ
イポーラ・トランジスタのベースと前記接地端子との間
に挿入された抵抗とを備えるか、或いは、コレクタが電
源端子に且つエミッタが入出力端子にそれぞれ接続され
たバイポーラ・トランジスタと、該バイポーラ・トラン
ジスタのベースと前記電源端子との間に該ベースに向か
って逆方向となる向きに挿入されたブレーク・ダウン素
子とを備えるよう構成する。

［産業上の利用分野〕 本発明は、半導体集積回路に発生する静電気を放電させ
る効果が大きくなるように改良された半導体集積回路の
静電気保護回路に関する。

現在、半導体集積回路は産業機器や民生機器への使用が
急速に増加しつつあり、今後もこの傾向は変わらないと
考えられる。

これに伴い、半導体集積回路の使用環境は更に悪化する
ことが予想され、既に、その兆しは見え始めている。

その使用環境に依る問題の一つに静電破壊が挙げられ、
それについては従来から種々の対策が考えられ且つ実施
されてきた。例えば半導体集積回路の入出力部分に保護
素子を形成し、静電気を該保護素子を介して放電させ、
内部の諸素子には影響を与えないようにすることが行わ
れているが、その効果については、未だ充分とは言えな
い状態にある。

〔従来の技術〕

第７図は保護素子が組み込まれた半導体集積回路の従来
例を解説する為の要部回路説明図を表している。

図に於いて、ＴＶＤは電源端子、ＴＩＯは入出力端子、
’Ｔｖｓは接地端子、Ｑｌ及びＱ２は保護素子、Ｑｒ、
ｏは被保護素子をそれぞれ示している。

図示例では、半導体集積回路の内部素子である被保護素
子ＱＧＩ）と入出力端子ＴＩＯとの間にバイポーラ・ト
ランジスタである保護素子Ｑ１及びＱ２を挿入し、入出
力端子ＴＩｏから侵入する静電気を電源配線或いは接地
配線に放電させることで被保護素子ＱＧ５の破壊を防い
でいる。

通常、静電気が半導体集積回路の数ある端子のうちのど
れに加わるかは全く予測できないので、加わった静電気
をその都度適切な放電経路を選択して放電させることは
実際上不可能である。従って、一般には、放電光として
電源配線或いは接地配線を採用している。この再配線は
、半導体集積回路の内部では比較的大きな静電容量を有
していることから溜池のような役割を果たすことができ
る。そこで、この再配線に放電することで入出力端子の
電圧は大幅に低下し、被保護素子の静電気に依る破壊は
回避される。

一般に、保護素子Ｑ１及びＱ２をバイポーラ・トランジ
スタとし、それを例えば入出力端子ＴＩＯと接地端子’
ｒｖｓとの間に挿入する場合（図示例では保護素子Ｑ２
）、コレクタは入出力端子ＴＩＧに接続し、ベースは抵
抗Ｒ２を介して接地端子Ｔ”ｖｓに接続し、エミッタは
接地端子’ｒ”ｖｓに直接接続する。尚、ここでは、バ
イポーラ・トランジスタの導電型がｎｐｎであるが、ｐ
ｎｐであっても同様に考えることができる。

前記構成の回路に於ける入出力端子Ｔ、。と接地端子Ｔ
ｖ！との間に極性が正である高電圧の静電気が加わった
場合の動作を解析すると次の通りである。咳高電圧は、
保護素子Ｑ２のコレクタ・ベース間の接合に印加され、
その空乏層内に於ける電界を強める。この空乏層内の電
界が成る程度以上の場合には、空乏層内での衝突電離に
依ってキャリヤ、即ち、電子並びに正札が発生する。こ
のうち、正孔はベースに流れ込んでから抵抗Ｒ２を介し
て接地端子１．へと流れ出るのであるが、これと同時に
ベース電位を上昇させる。従って、エミッタ・ベース接
合は順方向にバイアスされるので、エミッタから電子が
注入される。その注入された電子の大部分はコレクタ・
ベース接合に流れ込んで新たな衝突電離を発生させる引
き金の働きをする。これは一種の正帰還であって、抵抗
Ｒ２を流れる電子に注入電子を加えた電子数と新たに発
生する電子数とがバランスするまで保護素子Ｑ２を流れ
る電流は増加を続ける。このようなメカニズムでコレク
タ・ベース接合のブレーク・ダウン電圧は低下し、単な
るダイオードだけの場合よりも短時間で静電気を放電さ
せることができる。

また、前記した回路に於いて、例えば保護素子Ｑ２のベ
ースと接地端子Ｔ”ｖｓとの間に挿入されている抵抗Ｒ
２を除去し、ベースを直接接地することも行われている
。この場合には、ベースそのものがもつ内部抵抗が抵抗
Ｒ２の役割を果たし、効果としては不充分であるが、前
記同様のメカニズムに依る放電動作を期待できる。

〔発明が解決しようとする課題〕

前記説明した保護素子の動作メカニズムは、バイポーラ
・トランジスタに於ける本来の動作メカニズムではなく
、従って、バイポーラ・トランジスタがもつ電流駆動能
力を充分に出し切っていない。従って、前記したような
動作メカニズムでは、放電能力が不足する虞がある。

ところで、近年、Ｂｉ　−０ＭＯ３（ｂ　ｉｐｏ　１ａ
ｒ　　ｃｏｍｐｌｅｍｅｎｔａｒｙ　　ｍｅｔａｌｏｘ
ｉｄｅ　　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、今後、半
導体集積回路として多用される趨勢にある。本発明者は
、Ｂｉ−０ＭＯ３に於ける出力端子並びに接地端子間に
第７図について説明したようなバイポーラ・トランジス
タ挿入型静電気保護回路を設けたものについて、その静
電気に対する強度（耐電圧）を測定したが、その耐電圧
は、出力端子側が正極性になった場合には負極性になっ
た場合に比較して著しく低い値であった。

その理由は、勿論、前記した保護回路の能力不足に起因
するものであり、これについて、更に詳細に記述する。

第８図は測定に用いた試験回路の要部回路説明図である
。

図に於いて、ＶＰは出力電圧可変の直流電源、Ｃは容量
が１０（ｐＦ）であるキャパシタ、Ｓはスイッチ、■及
び■は端子、ＴＰは試料である半導体集積回路をそれぞ
れ示している。

この試験回路で測定を行うには、当初、スイッチＳの端
子■側を閉成し、１０（ｐＦ）のキャパシタＣに直流電
源ＶＰからの電圧を印加して電荷を蓄積する。次いで、
スイッチＳの端子■側を閉成し、キャパシタＣに蓄積さ
れている電荷を半導体集積回路ＴＰに流し込むようにす
る。そして、この操作を直流電源■から出力される電圧
を上昇させでは繰り返し、その都度、半導体集積回路Ｔ
Ｐが破壊されたか否かを確認し、静電気に対する強度を
判定する。

このようにして測定を行った結果、出力端子側が負極性
となる電圧を印加した場合には２３００（Ｖ）の電圧に
耐えることができたが、逆に正極性となる電圧を印加し
た場合には１７００（Ｖ）になると半導体集積回路ＴＰ
は破壊された。

本発明は、半導体集積回路に於ける端子に加わる静電気
の極性の如何に拘わらず、高い耐電圧を示す半導体集積
回路の静電気保護回路を提供しようとする。

〔課題を解決するための手段〕

前記したような問題を解消する為には、異常電荷を放電
させる為に準備されているトランジスタが半導体集積回
路の入出力端子に定格電圧よりも高い電圧が加わった際
に正常な動作をするように各部分の電位を適切に設定し
てやれば良い。

第１図及び第２図は本発明に依る静電気保護回路の原理
を説明する為の要部回路説明図を表し、第７図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。

図に於いて、Ｑは保護素子であるバイポーラ・トランジ
スタ、Ｄはブレーク・ダウン素子、ＲＢは抵抗をそれぞ
れ示している。

第１図と第２図とが相違するところは、静電気保護回路
を入出力端子Ｔｌ（ｌと接地端子Ｔｖｓとの間に挿入し
たか、或いは、電源端子Ｔｖｏと入出力端子Ｔ１０との
間に挿入したかの点のみである。

第１図に見られる静電気保護回路に於いては、バイポー
ラ・トランジスタＱのコレクタを入出力端子ＴＩＯに、
そして、エミッタを接地端子Ｔｖ！にそれぞれ接続して
あり、また、入出力端子Ｔ、。とバイポーラ・トランジ
スタＱのベースとの間には定格電圧以上の電圧が加わる
と電流が流れるブレーク・ダウン素子りをベースに向か
って逆方向動作となる向きに接続し、更にまた、バイポ
ーラ・トランジスタＱのベースと接地端子Ｔ１．との間
には抵抗ＲＢを接続しである。

第２図に見られる静電気保護回路に於いては、バイポー
ラ・トランジスタＱのコレクタを電源端子ＴｖＩ、に、
そして、エミッタを入出力端子Ｔ１ｏにそれぞれ接続し
てあり、また、電源端子’Ｔ”ｖｎとバイポーラ・トラ
ンジスタＱのベースとの間に前記と同様なブレーク・ダ
ウン素子りをベースに向かって逆方向動作となる向きに
接続し、更にまた、バイポーラ・トランジスタＱのベー
スと入出力端子Ｔｌｏとの間には抵抗ＲＢを接続しであ
る。

第１図並びに第２図に見られる静電気保護回路とを合体
、即ち、入出力端子Ｔ、。と接地端子Ｔ’ｖｓとの間、
及び、電源端子Ｔ％ｌ＋１と入出力端子ＴＩＯとの間に
それぞれ静電気保護回路を挿入しても良いことは勿論で
あり、また、ブレーク・ダウン素子りの数を適切に選択
してブレーク・ダウン電圧を所望の値に制御することが
できる。

このようなことから、本発明に依る半導体集積回路の静
電気保護回路では、コレクタが入出力端子（例えば入出
力端子Ｔ　＋　ｏ　）に且つエミッタが接地端子（例え
ば接地端子Ｔｖｓ）にそれぞれ接続されたバイポーラ・
トランジスタ（例えばバイポーラ・トランジスタＱ）と
、コ亥バイポーラ・トランジスタのベースと前記入出力
端子との間に酸ベースに向かって逆方向となる向きに挿
入されたブレーク・ダウン素子（例えばブレーク・ダウ
ン素子Ｄ）と、前記バイポーラ・トランジスタのベース
と前記接地端子との間に挿入された抵抗（例えば抵抗Ｒ
Ｂ）とを備えるか、或いは、コレクタが電源端子（例え
ば電源端子ＴｖＤ）に且つエミッタが入出力端子にそれ
ぞれ接続されたバイポーラ・トランジスタと、該バイポ
ーラ・トランジスタのベースと前記電源端子との間に該
ベースに向かって逆方向となる向きに挿入されたブレー
ク・ダウン素子と、前記バイポーラ・トランジスタのベ
ースと前記入出力端子との間に挿入された抵抗とを備え
るか、或いは、前記した構成の全てを備えるよう構成す
る。

〔作用〕

前記手段を採ることに依り、バイポーラ・トランジスタ
Ｑは良好な保護動作を行うことが可能であり、これを更
に詳細に説明する。

第３図は第１図或いは第２図に見られる静電気保護回路
を動作解析し易いように具体化した要部回路説明図であ
り、第１図並びに第２図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。

図に於いて、Ａ並びにＢは端子、Ｒ３は配線などが持つ
直流抵抗成分を示している。

図示の静電気保護回路に於いて、端子Ｂを接地した状態
で端子Ａに静電気に依る電圧ＶＡが印加されたとする。

ブレーク・ダウン素子りに加わる電圧が、そのブレーク
・ダウン電圧ＢＶよりも高くなると、抵抗ＲＢに電流が
流れ、ベース電位は上昇し、ベース・エミッタ接合は順
方向にバイアスされる。この回路構成では、コレクタ電
位はベース電位よりも必ずＢＶだけ高くなり、各バイア
ス電圧はトランジスタＱをオン状態にする。即ち、トラ
ンジスタＱは本来の電流駆動状態となる為、端子Ａに加
わる静電気の大部分を短時間に接地端子Ｂ側へ放電する
ことができ、従って、この静電気保護回路を有する半導
体集積回路は高い静電気耐圧をもつことになる。

第４図は第３図に見られる静電気保護回路がどの程度の
電流を流し得るかを説明する為の線図を表し、横軸に電
圧Ｖを、また、縦軸に電流Ｉをそれぞれ採ってあり、第
１図乃至第３図に於いて用いた記号と同記号は同部分を
示すか或いは同じ意味を持つものとする。

図に於いて、細い実線Ｑ′はトランジスタＱの１−Ｖ特
性を示す特性線、破線Ｒ３’は抵抗Ｒ３に依って規制さ
れるＩ−Ｖ特性を示す特性線、Ｋは特性線Ｑ′と特性線
Ｒ３’との交点である動作点、ＶＫは交点Ｋに対応する
電圧、ＢＶＩ及びＢＶ２はブレーク・ダウン素子りのブ
レーク・ダウン電圧、Ｋ１はブレーク・ダウン電圧ＢＶ
Ｉに対応する特性線Ｒ５’上の動作点をそれぞれ示して
いる。

図から明らかであるが、ブレーク・ダウン素子りのブレ
ーク・ダウン電圧ＢＶが電圧ＶＫよりも高い電圧Ｂ　Ｖ
’　１である場合には動作点はＫｌとなり、トランジス
タＱは電流駆動能力に未だ余力を残している状態にある
が先に抵抗Ｒ３に依って放電電流は規制されてしまう。

ブレーク・ダウン電圧ＢＶが電圧ＶＫよりも低い電圧Ｂ
Ｖ２である場合の放電電流は、まずトランジスタＱに依
って規制されるが、最終的には抵抗Ｒ３に依って決まり
、動作点はＫに落ち着くことになる。従って、動作点Ｋ
に対応する電流値以上に放電電流を流すことはできない
。抵抗ＲＢを大きくしてベース電位を深くすれば、動作
点Ｋを上昇させることが可能である。然しなから、ブレ
ーク・ダウン電圧ＢＶは（電源電圧＋マージン）より高
くなければならないので、抵抗ＲＢを無闇に大きくして
も、動作点はブレーク・ダウン電圧ＢＶで決まってしま
う点に１と同様に状況で固定されてしまう。しかも、抵
抗Ｒ３には、次に説明するような規制も存在する。即ち
、端子Ａに負極性の静電気が加わった際には、トランジ
スタＱのコレクタ・ベース接合が順方向状態になって放
電を行うのであるが、このとき、抵抗ＲＢは前記放電経
路に直列抵抗として挿入されてしまうので、高い放電能
力を確保するには抵抗ＲＢの値は小さいほうが望ましい
ことになる。従って、本発明の効果を最大限に発揮する
為には、ブレーク・ダウン素子りのブレーク・ダウン電
圧ＢＶを（電源電圧＋マージン）に設定して、抵抗ＲＢ
はブレーク・ダウン素子りに電流が流れ過ぎて破壊され
るのを防止できる程度の低い値に設定することが肝要で
ある。

〔実施例〕

第５図は本発明一実施例の要部回路説明図を表し、第１
図乃至第４図、第７図及び第８図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものとす
る。

図に於いて、ＤＩ及びＤ２はブレーク・ダウン素子、Ｃ
Ｉは保護されるべきＢ１−ＣＭＯＳ構成の内部回路をそ
れぞれ示している。

本実施例に於けるブレーク・ダウン素子ＤＩ並びにＤ２
は内部回路ＣＩ内のバイポーラ・トランジスタに於ける
エミッタ・ベースと同一構造をもつツェナー・ダイオー
ドを二段直列接続してあって、そのブレーク・ダウン電
圧ＢＶは１４（Ｖ）であり、また、抵抗ＲＢＯ値は約１
　　（ＫΩ〕程度である。

第６図は第５図に見られる実施例の具体的構造を説明す
る為の要部切断側面図を表し、第１図乃至第５図、第７
図及び第８図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。

図←於いて、１はｐ型シリコン半導体基板、２はｎ型不
純物領域、３はｐ型不純物領域、４はｎ型不純物領域、
５はｎ型不純物領域、６はｐ型不純物領域、７はｎ型コ
レクタ領域、８はｐ型べｌ大領域、９はｎ型エミッタｉ
ｉＩ域をそれぞれ示している。

第５図及び第６図について説明した実施例に対し、第８
図について説明した試験回路を用いて耐電圧の測定を行
ったところ、約２１００（Ｖ）程度の電圧まで耐えるこ
とができた。第７図に見られる従来例では、約１７００
（Ｖ）程度であったから、約４００［Ｖ）程度も耐電圧
性が向上したことになる。

また、前記従来例では、入出力端子ＴＩＯに２５（Ｖ）
以上の電圧を印加するとバイポーラ・トランジスタＱ２
を介して接地端子ＴＶ、への放電が開始されるのに対し
、前記実施例では、１４（Ｖ）以上になるとバイポーラ
・トランジスタＱを介して接地端子ＴＶＳへの放電が開
始される。これは、本発明に依る静電気保護回路のほう
が、従来のそれに比較し、より効果的に動作し得ること
を示している。

〔発明の効果〕

本発明に依る半導体集積回路保護素子に於いては、コレ
クタが入出力端子に且つエミッタが接地端子にそれぞれ
接続されたバイポーラ・トランジスタと、該バイポーラ
・トランジスタのベースと前記入出力端子との間に該ベ
ースに向かって逆方向となる向きに挿入されたブレーク
・ダウン素子と、前記バイポーラ・トランジスタのベー
スと前記接地端子との間に挿入された抵抗とを備えるか
、或いは、コレクタが電源端子に且つエミッタが入出力
端子にそれぞれ接続されたバイポーラ・トランジスタと
、該バイポーラ・トランジスタのベースと前記電源端子
との間に該ベースに向かって逆方向となる向きに挿入さ
れたブレーク・ダウン素子と、前記バイポーラ・トラン
ジスタのベースと前記入出力端子との間に挿入された抵
抗とを備えるか、或いは、前記した構成の全てを備える
よう構成する。

前記構成を採ることに依り、半導体集積回路の端子に加
わる静電気を本来の標準的動作をするバイポーラ・トラ
ンジスタを介して短時間で放電させることができるから
、半導体集積回路の破壊を有効に阻止することができ、
その使用可能環境の拡大が可能である。

【図面の簡単な説明】

第１図並びに第２図は本発明に依る静電気保護回路の原
理を説明する為の要部回路説明図、第３図は第１図或い
は第２図に見られる静電気保護回路を動作解析し易いよ
うに具体化した要部回路説明図、第４図は第３図に見ら
れる静電気保護回路に流し得る電流を説明する為の線図
、第５図は本発明一実施例の要部回路説明図、第６図は
第５図に見られる実施例の具体的構造を説明する為の要
部切断側面図、第７図は従来例の要部回路説明図、第８
図は静電保護回路の測定に用いた試験回路の要部回路説
明図をそれぞれ表している。 図に於いて、Ｔｖｏは電源端子、ＴＩＯは入出力端子、
Ｔｖｓは接地端子、Ｑｌ及びＱ２は保護素子、ＱＧＤは
被保護素ｒ、Ｑは保護素ｔであるバイポーラ・トランジ
スタ、Ｄはブレーク・ダウン素子、ＲＢは抵抗をそれぞ
れ示している。 特許出願人　　　冨士通株式会社 代理人弁理士　　相　谷　昭　司

Claims (2)

【特許請求の範囲】
1. （１）コレクタが入出力端子に且つエミッタが接地端子
   にそれぞれ接続されたバイポーラ・トランジスタと、 該バイポーラ・トランジスタのベースと前記入出力端子
   との間に該ベースに向かって逆方向となる向きに挿入さ
   れたブレーク・ダウン素子と、 前記バイポーラ・トランジスタのベースと前記接地端子
   との間に挿入された抵抗と を備えてなることを特徴とする半導体集積回路の静電気
   保護回路。
2. （２）コレクタが電源端子に且つエミッタが入出力端子
   にそれぞれ接続されたバイポーラ・トランジスタと、 該バイポーラ・トランジスタのベースと前記電源端子と
   の間に該ベースに向かって逆方向となる向きに挿入され
   たブレーク・ダウン素子と、前記バイポーラ・トランジ
   スタのベースと前記入出力端子との間に挿入された抵抗
   と を備えてなることを特徴とする半導体集積回路の静電気
   保護回路。