JPH0224323B2

JPH0224323B2 -

Info

Publication number: JPH0224323B2
Application number: JP11781981A
Authority: JP
Inventors: Tooru Azuma; Junji Hazama; Atsushi Kawahara; Kazunari Hata; Norio Fujii
Original assignee: Nippon Kogaku KK
Current assignee: Nikon Corp
Priority date: 1981-07-29
Filing date: 1981-07-29
Publication date: 1990-05-29
Also published as: JPS5821110A

Description

【発明の詳細な説明】本発明はIC製造工程における、マスクあるい
はレチクルに転写されたパターンが、そのパター
ンを形成する設計データと比較し、正常に転写さ
れているかどうかを検査するパターンの欠陥検査
装置に関するものである。

従来この種の装置は、同一マスク上に同じパタ
ーン群を持つチツプ同志の比較による検査方法で
あるとか、設計データを画像メモリ上にビツトパ
ターンとして展開し、マスク又はレチクルから得
られる画像データとを、画素単位で比較する検査
方法が考えられていた。しかし、前者の方法によ
ると、チツプ毎に同一の欠陥（共通欠陥）を有し
ていた場合には欠陥と認識することは不可能であ
り、又マスクを作成する原版となるレチクルで
は、単独のパターンである場合が多く、チツプ比
較法のような検査は不可能であつた。一方、後者
の方法によれば、パターンを作成した設計データ
との比較であるから、チツプ同志の共通欠陥でも
認識することは可能であり、レチクルでも検査す
ることはできる。しかし、設計データを画像メモ
リ上に画素単位に変換して用意しておくデータ
量、すなわち、画像メモリの容量は膨大になり計
算機がそれを入出力させるためにも時間がかかり
すぎ、装置も大型、複雑になるという欠点があつ
た。

本発明はこれらの欠点を解決し、膨大な情報量
を記憶する装置を必要とせず、設計データを参照
して、パターンの欠陥の有無を高速に判定可能な
検査装置を提供することを目的とする。

上記目的を達成するための本発明の要旨は設計
データに基づいて被検査物上に形成されたパター
ンを走査して、該パターンの画像を画素化するた
めの画像２値情報を発生する走査手段と、前記設
計データに基づいて前記パターンの設計上の２値
画像を生成するための設計２値情報を発生する画
像生成手段とを有し、前記画像２値情報と設計２
値情報に基づいて前記パターンの特徴とそのパタ
ーンが設計上備えるべき特徴とを比較して、前記
パターンが設計通り作られているか否かを検査す
る装置において、前記設計２値情報に基づいて、
前記走査手段の走査線上に現われるべき前記パタ
ーンの設計上の特徴を検知して、その特徴に所定
の２値符号を与える検知手段と；前記走査線上の
画素を所定画素数で分割したとき、その分割数に
応じたビツト数を備えると共に、前記パターンの
設計上の特徴が現われるべき画素位置に対応した
ビツトから、前記検知手段の２値符号を記憶する
記憶手段とを有し、前記パターンの設計上の特徴
に関する情報を圧縮して保持することを特徴とす
るパターン検査装置である。

以下に図面を参照して本発明の実施例について
詳説する。

第１図は本発明の実施例を示すブロツク図であ
り、第１図ａは検査時に於けるパターン検査装置
の構成を示し、第１図ｂは検査前に於けるパター
ン検査装置の構成を示すブロツク図である。移動
ステージ１４に載置されると共に、パターンが描
かれた被検査物、例えばレチクル１は、撮像装置
２によつて、レチクル１上の所定の小領域のみが
撮像される。この領域が検査すべき１画面にな
る。またレチクル１は、ストロボ装置１５によつ
て透過照明される。撮像装置２のアナログ映像信
号は次の２値化回路３によつて２値画像信号に変
換されると共に、必要に応じてスムージング等の
雑音除去処理が行なわれる。

切出回路４は２値画像信号の入力に基づいて、
検査すべき１画面中の局所的な領域、例えば矩形
領域に対応した２値情報を切出す。この局所的な
矩形領域は、一例として画像中の16×16画素に相
当する領域で構成されている。これを第２図によ
り、さらに詳しく説明する。第２図において、検
査すべき１画面の画像１００は、撮像装置２の走
査線１０１によつてラスタ走査される。尚、実施
例では、画像１００内の走査線の本数は垂直方向
に1024本であるものとする。

レチクル１上のパターンは一般にガラス板上に
クロムによつて描画されているので、アナログ映
像信号は、明暗、すなわち、白黒画像に応じた時
系列信号になる。制御回路５は画像１００中の１
走査線につき、1024回クロツクパルスを発生し、
２値化回路３は各クロツクパルス毎に、アナログ
映像信号をサンプリングして、画素化した２値画
像信号を出力する。

切出回路４は、16ビツトのシフトレジスタ１０
４と1024ビツトのシフトレジスタ１０５を直列接
続にしたものを15段分直列に接続し、最後に16ビ
ツトのシフトレジスタ１０４を接続した直列レジ
スタ列で構成されている。２値画像信号は、一番
初めの16ビツトシフトレジスタ１０４に入力され
ると共に、制御回路５が発生するクロツクパルス
に同期して、直列レジスタ列内に順次転送されて
いく。前述のように、１走査線分のアナログ映像
信号は1024回のサンプリングによつて２値化され
ているから、２値画像信号は画像１００を1024×
1024画素に分割して、１画素を「０」か「１」の
２値論理で表わした時系列信号となる。２値化回
路３で１回サンプリングが行なわれると、直列レ
ジスタ列は１回シフトされ、各画素に応じた論理
値が次のビツトに転送される。尚、実施例におい
て、２値化回路３は１走査線を1024クロツクでサ
ンプリングし、その後の帰線期間中は16クロツク
サンプリングし、さらに切出回路４も、帰線期間
中、16回シフトされる。そして、16個のシフトレ
ジスタ１０４から成る切出部１０３は、画像１０
０中、16×16画素の局所的な矩形領域（以下、窓
と呼ぶ）１０２の２値画素情報を保持する。また
窓１０２は、走査が進むにつれて画像１００中を
１画素単位（１クロツクパルス毎）に移動して、
画像１００の全面から順次２値画素情報を切出
す。さて、この窓１０２で切出された16×16画素
の２値情報は、第１図に示す角検出回路６とエツ
ジ検出回路７に入力する。角検出回路６は、窓１
０２内の明暗のエツジ（これはレチクル１上のパ
ターンエツジに対応する）が、あらかじめ用意さ
れた所定の角パターンのとき、その角に応じて４
つに分類した４種類の情報を出力する。エツジ検
出回路７は、例えば撮像したレチクル１上のパタ
ーンの角が撮像光学系の影響で丸みをおびて、角
検出回路６では検出されないときにも、窓１０２
内に角らしきエツジが存在することを検出する。

一方、磁気テープ（以下MTとする）９に保存
されたレチクル１のパターン作成時の設計データ
は、計算機１０に読み込まれる。MT９の設計デ
ータは一例として、第３図に示すような矩形パタ
ーンの集合として、レチクル全面分を保存してい
る。実際の回路パターンは、これら矩形パターン
を複雑に組み合わせて作成される。ここで１つの
矩形パターンは幅Ｗ、高さＨ、レチクル上の所定
のxy座標系における中心座標値（Ｘ，Ｙ）、及び
回転角θの５つのパラメータで表わされる。

第１図において、計算機１０は、撮像装置２に
よつて撮像されるレチクル１上の１画面の領域に
相当する設計データを出力する。その設計データ
の入力に基づいて記憶回路１１は、前述の角検出
回路６と同時に設計上のパターンエツジの角のみ
を検出し、４種類の角情報を抽出して、記憶す
る。

尚、記憶回路１１は、この時、設計データ中か
ら、前述の窓１０２の移動に従う順序で設計上１
画面中に存在すべき角情報を順次記憶する。そし
て記憶回路１１には、例えば１画面に存在するパ
ターンエツジの全ての角情報が保持される。１画
面分の角情報は、計算機１０の不図示の記憶装置
に、１画面分の情報として記憶される。この間
に、計算機１０は、次の１画面分の設計データを
出力する。

以上、設計データから角情報を抽出し、記憶回
路１１から計算機１０の中の記憶装置にレチクル
１のすべての画面に対応する角情報を記憶するま
での操作は、実際の比較検査の前に行なわれる。

このようにして、計算機１０の記憶装置に角情
報が蓄積されると、次に実際の検査が開始され
る。このとき計算機１０は、ステージ１４を２次
元的に移動する駆動手段１３を制御して、撮像す
べきレチクル１上の１画面分の領域に位置を合わ
せる。同時に、計算機１０は記憶装置から、その
１画面分の角情報を記憶回路１１に転送する。

そして、制御回路５のクロツクパルスに応じ
て、記憶回路１１の角情報は、角情報切出回路１
２に順次送られる。角情報切出回路１２（以下単
に角切出回路１２とする）の切出領域は、前述の
窓１０２よりも小さく定められている。角切出回
路１２は、設計データに基づく角情報をクロツク
パルスに同期して順次切出す。

先にも述べたように、制御回路５のクロツクパ
ルスは、窓１０２を１画面中で移動させるから、
角切出回路１２の切出領域（以下、参照窓とす
る）と窓１０２は、クロツクパルスに同期して同
方向に移動する。

比較回路８は、角検出回路６が出力する角情報
と、エツジ検出回路７が出力する検出結果、及び
角切出回路１２の情報を入力とし、レチクル上の
パターンと設計データ上のパターンが異なるとき
は、計算機１０に欠陥情報を出力する。

具体的には、参照窓の情報中に角検出回路６の
角情報と同じ種類の角情報が１つでもあれば欠陥
なしとする。又、参照窓の中心部にある角情報が
位置したとき、エツジ検出回路７が窓１０２中に
角エツジらしきもの、又、単なる直線エツジを検
出していれば欠陥なしとする。

以上のように、比較回路８は、撮像された一画
面から得られる角情報と、記憶回路１１に保持さ
れた角情報とを順次比較して、計算機１０にリア
ルタイムに欠陥情報を出力する。そして、このよ
うな操作をレチクル全面に行なうことにより、レ
チクル１枚の欠陥検査が完了する。

尚、第１図において、ストロボ装置１５の制御
については後述する。

次に、角検出回路６について、具体的に説明す
るが、その前に、ICパターンの特徴について述
べる。一般に、ICパターンは、第３図に示した
ような矩形パターンを多数組合わせて作られてい
る。

また、ICパターンは、レチクル上のxy座標系
に対して、矩形パターンの回転角θが45゜又は
135゜になるように決められている。回転角θがそ
の他の場合は極めてまれである。従つて、ここで
はこれら矩形パターンを組合わせてできる設計上
あるいはレチクル１上のパターンエツジの角とし
て90゜と135゜を考えることにする。

第４図は、パターンエツジの角の分類を示す図
である。図において、Ａ〜FFまでの32個の正方
形は、切出回路４によつて切出される窓１０２に
相当する領域を示す。そして各正方形において、
斜線部は例えばクロム面に対応した論理「１」の
領域を、白部は、ガラス面に対応した論理「０」
の領域を示す。パターンエツジの角を90゜と135゜
の角度に限れば、窓１０２内に表われる角は、第
４図の32種類に限られる。角の分類の方法とし
て、この32種類をそのまま32に分類すること、す
なわち32の異なる符号を与えることも考えられる
が、そのようにすると、32の分類のために２進数
表現で５ビツト（2⁵＝32）が必要となる。そこ
で、第４図のように、この32種類を４つに分類す
る。

まず、パターンエツジの角が90゜と135゜の角度
により２分類し、その２分類についてさらに、窓
１０２中の中心点（切出された16×16画素のほぼ
中央の画素）に対して点対称の関係にあるものが
同一グループに入らないように２分類して、その
４つの分類に各々異なる符号を与える。また、同
一角度の反転パターンは同一グループに入れる。
すなわち、同図中、例えば角ＡとＢは反転関係に
あり、この２つの角は同一グループとする。こう
して、90゜の角のうち、角Ａ〜Ｈは２進数で00と
し、角Ｉ〜Ｐは２進数で01として分類し、135゜の
角のうち、角Ｑ〜Ｘは２進数で10とし、角Ｙ〜
FFは11として、４つに分類して２ビツトで表わ
す。尚、以下４つの分類を表わす２進数（00，
01，10，11）をコードと呼ぶ。例えば、角のＢと
Ｌは共に90゜角であるが、点対称の関係にあるの
で、異なるコードを与える。同一角度でも点対称
によつて分類するのは、角の欠陥の様子と、比較
回路８の比較動作に関連している。このことにつ
いては、後述する。

角検出回路６は、この32種類の角のパターンを
参照パターン、いわゆるテンプレートとして備え
ていて、窓１０２中に現われるパターン（ビツト
パターン）とのマツチングを行なう。

第５図は、第２図で述べた切出回路４によつて
切出される窓１０２に対応した、16段のレジスタ
１０４による16×16ビツトを示す。

ここで、例えば第４図に示したＡ又はＢの角を
検出するには、16×16ビツト中、〜のビツト
と〜のビツトの論理値を調べればよい。

第６図は、このＡ又はＢのうち、Ａの角を検出
するアンド回路であり、入力〜が全て「１」
であり、入力〜が全て「０」のとき、「１」
を出力する。尚、Ｂの角を検出するには、入力
〜のインバータを取りのぞき、入力〜の
各々にインバータを通せばよい。

このようなアンド回路は、第４図の32種類の角
のパターン毎に32個用意されていて切出回路４の
16×16ビツト中の参照パターンに応じた所定のビ
ツトからの２値情報を各々入力する。

上述のようなアンド回路で角を検出して、２ビ
ツトのコードを出力する角検出回路６の構成を第
７図に示す。マツチング回路１０６は、第４図で
示したＡ〜ZZの32種類の角を検出したとき、そ
れぞれ論理「１」を出力する32個のアンド回路か
ら構成される。尚各アンド回路は、第２図に示し
た切出回路４の切出部１０３からの２値情報を入
力する。マツチング回路１０６の32個の出力信号
は４つにグループ分けされる。すなわち、第４図
に示したＡ〜Ｈを検出する８つのアンド回路の出
力を８ビツトのデータD₁，Ｉ〜Ｐを検出する８
つのアンド回路の出力を８ビツトのデータD₂，
Ｑ〜Ｘを検出する８つのアンド回路の出力を８ビ
ツトのデータD₃、そして、Ｙ〜FFを検出する８
つのアンド回路の出力を８ビツトのデータD₄と
して、各々、４つの８ビツト入力のオア回路１０
７，１０８，１０９，１１０に入力する。エンコ
ーダ１１１は、各オア回路の４つの出力信号を入
力し、その４ビツトの２値信号をエンコードし
て、コードC₁，C₂として出力する。

次に、この回路の動作を説明する。

例えば第４図に示したＣの角が窓１０２中に表
われると、マツチング回路１０６中の32個のアン
ド回路のうちＣの角を検出するアンド回路のみが
論理「１」を出力し、他のアンド回路は「０」を
出力する。そこで、データD₁の８ビツトのうち、
１ビツトが「１」、７ビツトが「０」となるから、
オア回路１０７の出力が「１」を出力し、他の３
つのオア回路１０８，１０９，１１０は共に
「０」を出力する。この時エンコーダ１１１は、
入力B₁が「１」で入力B₂，B₃，B₄が「０」の２
値信号をエンコードした２進数から１を引いた２
進数を２ビツトのコードC₁，C₂として出力する。
すなわち、上述の場合C₁C₂＝00となる。

また、第４図に示したFFの角が窓１０２中に
表われると、エンコーダ１１１の入力は入力B₁
〜B₃が「０」、入力B₄が「１」となるので、コー
ドはC₁C₂＝11となる。尚、エンコーダ１１１は、
入力B₁〜B₄のいずれか１つが「１」になつたと
き、すなわち角が検出されたとき、フラグＦを出
力する。フラグＦは角が検出されれば「１」が、
検出されなければ「０」が立てられる。

次に、第１図に示したエツジ検出回路７につい
て説明する。第８図は、エツジ検出のために設定
された、９×９画素の矩形領域を示す。この領域
は前述の16×16画素中のほぼ中央部に位置する。
従つて、第２図に示した16×16画素の情報を切出
す16×16ビツトの切出部１０３のうち、９×９ビ
ツトで構成された領域１２０からの情報に基づい
てエツジ検出を行なう。尚９×９ビツトの領域１
２０の中心ビツト（中央画素に相当する）の位置
は、第５図に示した16×16ビツトのうち縦横で
（Ｈ，９）のビツトに定められている。尚、エツ
ジ検出のために着目するビツトは、９×９ビツト
中の周囲に４ビツト毎に位置したビツト〜の
８つである。

第９図は、エツジ検出回路７の構成を具体的に
示した回路図である。８つの排他的論理和回路
（以下、EX−ORとする。）１２１は９×９ビツ
ト領域１２０の周辺の８ビツト〜から２値信
号を入力する。そして、この８ビツトのうち、ひ
とつでも論理値が異なれば、オア回路１２２が論
理値「１」を出力して、何らかのエツジが検出さ
れたことを示す。８つのEX−OR１２１の入力
のそれぞれは、９×９ビツト領域１２０中で着目
した８つのビツトのうち、互いに隣りに位置する
２つのビツトから取り出される。

例えば第１０図のような角らしきものが９×９
ビツト領域１２０中に現われたとする。斜線部は
論理値「１」の領域である。するとエツジ検出回
路７の入力と、及び入力とは互に論理値
が異なるから、オア回路１２２は論理値「１」を
出力する。また、単に領域１２０中に、直線状の
エツジが表われた場合でも、上述の動作により、
オア回路１２２は論理値「１」を出力する。

以上に述べたエツジ検出回路７は、レチクルの
検査時に撮像装置２の走査と共に、実時間で動作
する。尚、この９×９ビツトの領域１２０中に、
何らかのパターンエツジが現われたことをより確
実に検出するには、９×９ビツトの周囲に位置す
る32ビツトの全ての２値信号を入力して、その状
態を前述のように調べればよい。この場合、周囲
32ビツトが全て同一論理値であれば、パターンの
エツジではなく、32ビツトのうち、１つでも論理
値が異なれば、エツジを検出したことになる。

次に、第１図で示したMT９から設計データを
読み込んで、角情報を保持する記憶回路１１につ
いて第１１図により説明する。

記憶回路１１には設計データから、１画面に対
応する設計上のパターンとして、「０」、「１」の
２値画像に変換する1024×1024ビツトのフレーム
メモリ１３０と、そのフレームメモリ１３０か
ら、撮像装置２の走査の順番に応じて時系列的な
２値信号を読み出す読出回路１３１が設けられて
いる。スイツチS₁は、非検査時にａ側に、検査時
にｂ側に切換えられる。ｂ側には、第２図で示し
た２値化回路３の２値画像信号が入力する。読出
回路１３１の出力信号から、前述の切出回路４に
よつて、フレームメモリ１３０中の局所的な矩形
領域の２値情報１３３が取り出される。ただし、
その矩形領域は、フレームメモリ１３０中に生成
されたビツトパターンが設計データに基づいてい
るため、「１」、「０」の境界の直線性がよく、角
もはつきりしていて切出回路４の16×16ビツトよ
りも小さな領域から取り出すことができる。取り
出された２値情報１３３は前述の角検出回路６と
同様の検出回路１３５に入力し、４種類に角を分
類する。検出回路１３５の出力１３４は分類を表
わすコード（00，01，10，11）と、角を検出した
か否かのフラグからなる。入出力制御回路（以
下、Ｉ／Ｏ回路という）１３６は出力１３４の入
力に基づいて、コードは参照データメモリ１３７
に格納し、フラグは、フラグメモリ１３８に格納
する。

以上の格納の操作は非検査時に行なわれる。検
査時には、スイツチS₁がｂ側になり、切出回路４
の出力情報は、前述した角検出回路６とエツジ検
出回路７の入力となる。同時にＩ／Ｏ回路１３６
は、参照データメモリ１３７とフラグメモリ１３
８に格納されたコードとフラグを参照情報１３９
として、出力する。尚、読出回路１３１，Ｉ／Ｏ
回路１３６、切出回路４は、第１図で示した制御
回路５のクロツクパルスに基づいて動作する。ま
た参照データメモリ１３７は、フレームメモリ１
３０中で角が存在する水平方向（走査方向）のビ
ツト列のみの角情報を保持し、フラグメモリ１３
８は、フレームメモリ１３０の垂直方向のビツト
数、ここでは1024ビツトと同じビツト数から構成
され、フレームメモリ１３０の水平方向のビツト
列（1024列分）に角があれば、対応するフラグメ
モリ１３８のビツトに「１」が、なければ「０」
が保持される。この操作は、全てＩ／Ｏ回路１３
６によつて行なわれる。

次に、第１２図を用いて、参照データメモリ１
３７が角情報を保持する動作について述べる。

第１２図において、切出回路４によつて切出さ
れた２値情報１３３は、図中矩形領域１４０（以
下、窓１４０とする。）に相当する。この窓１４
０は、矢印のように、フレームメモリ１３０中を
走査する。参照データメモリ１３７は、窓１４０
の水平方向の１走査分に対して、512ビツトが用
意されている。（以下、この512ビツトを１ライン
分のメモリと呼ぶ。）窓１４０が、図のように角
のある部分を水平に走査すると、走査の初めのと
ころでは、角がないので、検出回路１３５のフラ
グは「０」であり、１ライン分のメモリの初めの
部分には「０」が書き込まれる。尚、窓１４０の
走査が２ビツト行なわれる毎に、１ライン分のメ
モリでは１ビツトづれた隣りのビツトに２値論理
を格納していく。従つて、１ライン分のメモリ
は、フレームメモリ１３０の水平方向の1024ビツ
トの情報を１／２に圧縮して保持することにな
る。

さらに走査が進み、窓１４０がパターン１３２
の左上の角をとらえると、１ライン分のメモリ中
の対応するビツトに角の存在を示す「１」が保持
され、そのビツトに続く２ビツトに、検出回路１
３５が出力するコードC₁C₂が保持される。そし
て、角の存在しないところは、１ライン分のメモ
リの対応するビツトに「０」が書き込まれる。こ
のように窓１４０が角の存在する部分を１走査す
ると、第１２図のように１ライン分の参照データ
が作られる。

そこで、実際のパターンとして、第１１図に示
すフレームメモリ１３０中に設計データに基づい
て２値画像化されたビツトパターン１３２が存在
した場合、参照データメモリ１３７と、フラグメ
モリ１３８には、第１３図のような情報が保持さ
れる。ビツトパターン１３２上で角は４つあり、
それぞれの角のコードは、第４図の分類に従つ
て、検出回路１３５が出力する。尚、フレームメ
モリ１３０中のビツトパターンに角が存在するの
は、２本の水平ビツト列上のみであるので、参照
データメモリ１３７には、２ライン分のメモリ
L₁，L₂のみに参照データが保持される。一方、
フラグメモリ１３８には、1024ビツトのうち、フ
レームメモリ１３０の２本の水平ビツト列に対応
した２つのビツトに「１」を、他のビツトには全
て「０」を立てた１画面分のフラグデータが作成
される。尚、以上の説明で、参照データメモリ１
３７とフラグメモリ１３８は、1024×1024ビツト
の１画面に相当する領域のみを保持するが、実際
にはレチクルの欠陥を撮像装置２の映像信号の入
力に基づいて検査する前に、レチクル上の１画面
分毎に設計データから、参照データとフラグデー
タが作成され、前述の計算機１０の記憶装置に保
持される。例えばレチクル全面を10×10、すなわ
ち100画面に分けて、検査するとすれば、その記
憶装置はフラグデータの記憶用として、1024×
100ビツトの固定されたビツト長のメモリ容量が
必要となる。一方、参照データの記憶用として、
フラグメモリ１３８中の論理「１」のビツト数だ
け512ビツトの１ライン分のメモリ容量が必要と
なる。従つて、例えばフラグメモリ１３８中の
1024×100ビツトに「１」の数が1000あれば、参
照データの記憶用として、512ビツト×1000ライ
ン分の容量が必要となる。

ところで、Ｉ／Ｏ回路１３６は、参照データメ
モリ１３７とフラグメモリ１３８に検出回路１３
５の出力１３４に基づいて、上述のようにデータ
を格納する。また、検査時には格納されたデータ
を、各々のメモリから順番に参照情報１３９とし
て出力するように制御する。参照情報１３９は、
フラグメモリ１３８のフラグが「０」ならば、時
系列の論理信号として、「０」を512ビツト分出力
し、フラグが「１」ならば、そのフラグに対応し
た参照データメモリ１３７の１ライン分のデータ
を時系列的に出力する。

次に、第１図で示した検査時に働く角切出回路
１２と比較回路８について第１４図により説明す
る。

角切出回路１２は、直列シフトレジスタ列から
構成されている。直列シフトレジスタ列のうち、
10ビツトレジスタ１６０が９段並んだところを参
照窓１５０とする。各10ビツトレジスタ１６０に
は、512ビツトのレジスタ１６１が直列に接続さ
れている。

Ｉ／Ｏ回路１３６からの参照情報１３９は、10
ビツトのレジスタ１６０から、制御回路５のクロ
ツクパルスに同期して、１ビツトずつ直列シフト
レジスタ列に転送され、シフトされる。尚、シフ
トするタイミングは、実際には、クロツクパルス
の２クロツクで１回シフトするようになつてい
る。参照窓１５０の10×９ビツトの90ビツト分の
２値情報１５１は、そのまま比較回路８に入力す
る。

ここで、Ｉ／Ｏ回路１３６と角切出回路１２及
び比較回路８の動作について説明する。

制御回路５が、第２図で示した１水平走査線の
初めの１クロツクを出力する前に、Ｉ／Ｏ回路１
３６は、フラグメモリ１３８中のその走査線に対
応したビツトのフラグが「０」か「１」かを調べ
て、それが「１」ならば、参照データメモリ１３
７中のその１ライン分の参照データ（512ビツト）
を、２クロツクパルス毎に１ビツトずつ参照情報
１３９として出力する。もしフラグが「０」なら
ば、その水平走査の期間中（1024クロツク）は、
参照情報１３９として512ビツト分の「０」を２
クロツクパルス毎に出力する。それら出力は、直
列シフトレジスタ列によつて、順次シフトされて
いく。また撮像装置２の帰線時間中は、10ビツト
分の「０」を参照情報１３９として発生し、直列
シフトレジスタ列も10回シフトされる。このよう
に、検査の開始に応答して、参照データメモリ１
３８の参照データは、順次、参照窓１５０によつ
て切出される。尚、検査の開始から、角検出回路
６、エツジ検出回路７も作動し、レチクル上のパ
ターンの角情報を出力する。

第１５図ａは、参照窓１５０に表われる。角情
報を示した一例である。矩形状の参照窓１５０の
10×９ビツトのビツト位置を（ｘ，ｙ）で表わす
と、ｙ＝４とｙ＝８のｘ方向のビツト列は、参照
データから取り込まれた論理値であり、他のｙ列
は、フラグ「０」により、論理値「０」が取り込
まれている。尚、これは図中「・」印で表わす。

前述のように、角切出回路１２の切出動作に同
期して、第２図で示した、レチクルのパターンを
撮像した一画面中の窓１０２も移動する。このと
き、窓１０２が第１５図ｂのようなパターンの角
をとらえると、角検出回路６は、フラグＦを
「１」にし、コードとしてC₁C₂＝00を出力する。

比較回路８はフラグＦの「１」を検出したと
き、参照窓１５０の２値情報１５１を（ｘ，ｙ）
＝（１，１）から（ｘ，ｙ）＝（10，９）まで１ビ
ツト毎に調べて、「１」になつているビツトを見
つけたら、それに続く２ビツトの論理値と、角検
出回路６が出力するコードとを比較する。もし、
そのコードが参照窓１５０中に１つも存在しなけ
れば、比較回路８は欠陥ありとする情報ERRを
出力する。この比較は、レチクル上に設計データ
通りのパターンの角が形成されているときに行な
われる。ところが、パターンの角が不確実に形成
されていて、角検出回路６がフラグＦを出力しな
ければ、この比較は行なわれないから、レチクル
上の該当する位置に角自体が存在しなかつたもの
とみなされる。このような場合を考慮して、第１
５図ａの参照窓１５０の中央のビツト、例えば
（ｘ，ｙ）＝（６，５）のビツトが「１」になつた
とき、すなわち、設計データ上で角があるとき、
エツジ検出回路７が何らかのエツジを検出して、
その結果が「１」であれば、比較回路８は欠陥な
しとする情報ERRを出力する。尚、この情報
ERRは、欠陥の有無のみではなく、その欠陥の
位置に関する情報も含んでいる。これは、制御回
路５のクロツクを計数すれば容易に得られる。

また、角検出回路６の４つの分類方法は、上述
の比較の方法に関連する。このことを第１６図に
より説明する。図中、斜線部は参照窓１５０の領
域に対応したレチクル上のパターンを示し、点線
は、設計データ上の角D₁を示す。レチクル上の
パターンの角は、欠陥として一部が欠落してい
る。角検出回路６によつて、レチクル上のパター
ンの角R₁，R₂，R₃を分類すると、コードは、R₁
（01），R₂（00），R₃（01）になる。一方、参照窓１
５０中にはコードとしてD₁（01）のみが存在す
る。

上述の比較回路８の動作からパターンの角R₂
が検知されたとき、参照窓１５０中には、同じコ
ードが１つも存在しないから、これは欠陥として
検出される。

このように、レチクル上のパターンの角の一部
が参照窓１５０に対応した領域内で欠落または変
形が生じた場合、R₁，R₃のような角とR₂のよう
な角とを別の分類、すなわち異なるコードにする
ことによつて、少ないコードでも欠陥が検出でき
る。

このように、比較回路８は角検知回路６がコー
ドを出力したとき、参照窓１５０中に存在するフ
ラグやコードを調べているので、撮像装置２が撮
像する１画面が、あらかじめ設計データから定め
られた設計上の領域と微小にずれたときでも、そ
のずれを何ら修正することなく検査可能となる。

また、本発明の実施例において、角検出回路６
中のマツチング回路は、１つの角パターンを検出
するのに、例えば第５図のように16×16ビツト中
の〜ビツトから２値信号を取り出している。
この図で示したように、16×16ビツト中、ビツト
パターンのエツジが通過する取り出しビツト、例
えばビツトと、ビツトとの間は、１ビツ
トの余裕がある。一般に、ITV等によつて、撮
像され、２値化されたビツトパターンは、直線が
滑らかではなく凹凸が生じやすい。そこで、この
凹凸を許容して、角検出ができなくなるのを防ぐ
ために、その余裕が設けられている。

以上の実施例の説明で不図示ではあるが、ステ
ージ１４の２次元的な位置は、光波干渉計等によ
つて常に座標値として計測されている。このステ
ージ１４の座標値は、計算機１０へ入力されてい
る。撮像装置として、例えばITV２がレチクル
１を撮像して実際の検査を開始するとき、計算機
１０は、駆動手段１３を、ステージ１４の座標値
に応じて制御する。すなわち、ステージ１４は、
ITV２がレチクル１の１画面分の領域を撮像し
て、前述のような比較動作が完了すると、隣りの
１画面分の領域を撮像するように移動する。この
とき第１図に示したストロボ装置１５の発光によ
つて、ITV２は１画面を入力する。このことに
ついて、第１７図に基づいて説明する。

第１７図において、波形Ａはストロボ装置１５
の発光タイミングを、波形Ｂは、前述したよう
な、比較検査の動作タイミングを、波形Ｃは、計
算機１０の記憶装置から１画面分の参照データと
フラグデータとを記憶回路１１へ転送する動作タ
イミングを、及びITV２の受光面に画像に応じ
て放電した電荷を充電する、いわゆる残像消去の
タイミングを表わす。

今、レチクル１上の検査すべき１画面分の領域
がITV２の直下に位置すると、すなわち計算機
１０が、ステージ１４の座標値を所定値と判断す
ると、時刻t₁において、ストロボ装置１５に発光
開始信号を出力する。そして時刻t₂においてITV
２の受光面には、検査すべきレチクル１上の領域
のパターン像に応じて荷電が生じる。時刻t₂か
ら、ITV２は走査を開始すると共に、前述のよ
うに、記憶回路１１の参照データ中のコードと、
角検知回路６が出力するコードとを比較回路８に
よつて比較し、検査を始める。そして、時刻t₃に
おいて、１画面分の検査が完了する。時刻t₃以後
に、計算機１０の記憶装置に蓄積された、次の１
画面分のデータ（参照及びフラグ）が記憶回路１
１の参照データメモリ１３７、フラグメモリ１３
８に転送される。時刻t₄で転送が完了すると、計
算機１０は、再び発光開始信号をストロボ装置１
５に出力する。時刻t₃とt₄の間、いわゆる転送期
間中に、ITV２の残像消去が行なわれる。ここ
で、レチクル１を動かすステージ１４は、時刻t₂
からt₄の間に、次の１画面をITV２が撮像するよ
うに駆動手段１３によつて移動される。

以上の動作は、レチクル１の全面に渡つてくり
返し行なわれる。

このように、ストロボ装置１５の閃光発光時に
のみ、ITV２が画像を入力しているので、実際
には、ステージ１４を歩進移動させるのではな
く、連続的に速度制御を行ない移動させておくこ
とができる。そして、干渉計によつて計測される
ステージ１４の座標値が、レチクル１の次の１画
面に対応する値のとき、計算機１０が発光開始信
号を出力するようにしてもよい。また、ステージ
１４を等速度で移動させ、その速度に応じて一定
時間毎にスドロボ装置１５の閃光発光を行なうよ
うにして、発光間隔中に、上述の比較検査、転送
及び残像消去の動作を行なうこともできる。この
ようにすれば、ステージ１４を歩進移動するより
も高速に検査できる。

また、前述の実施例で、ITV２がレチクル１
を撮像する１画面は、設計データに基づいて、あ
らかじめ１画面分として用意された設計上の領域
と一致させる必要がある。このため、レチクル１
をステージ１４に載置する際に、レチクルの回転
ずれの補正やステージ１４の座標の原点を設定す
る。このことについて第１８図により説明する。

第１８図ａは、レチクル１中のパターン描画領
域２０１を、マトリツクス状に細分した様子を示
す図である。同図中、マトリツクスの１つの正方
形は、ITV２が撮像する１画面の領域に対応す
る。レチクル１が、第１図に示したステージ１４
上に簡単な位置合わせによつて載置されると、ス
テージ１４の２次元的な移動、すなわち座標の基
準となる原点を設定する。この原点の設定は、駆
動手段１３中の不図示のカウンタを零にクリアす
ることによつて行なわれる。このカウンタはステ
ージ１４の座標値を表わすようになつていて、ス
テージ１４の移動に伴つて、計数値が増減する。

この原点は、描画領域２０１上の角部分に位置
した、例えば３×３画面分の領域２０２から決め
られる。本来ならば、左上角の１画面領域ａだけ
で原点を設定できるが、領域ａに、パターンが形
成されていないと、原点が定まらないので、一応
３×３画面の９つの領域ａ〜ｉを考慮し、この９
つの領域のうち、いずれか１つを選んで原点設定
に用いる。

今、この９つの領域のうち、１画面領域ｉに、
何らかのパターン２０６が形成されているとする
と、１画面領域ｉを原点として定める。第１８図
ｂに示した実線は領域ｉ、すなわち、ITV２で
撮像される１画面を表わす。そこで、１画面領域
ｉに対応した計設データを、前述のように計算機
１０から、読み出して、第１１図に示した記憶回
路１１中のフレームメモリ１３０に、設計上存在
すべきパターンをビツトパターンとして展開す
る。そして、読出回路１３１が出力する時系列の
２値信号を、画像再生装置、すなわち、モニタテ
レビに入力して、１画面領域ｉに対応した設計上
のパターンをテレビ画面に再生する。このテレビ
画面の領域は、第１８図ｂに破線で示す設計領域
２０５で表わす。このテレビ画面にITV２の画
像信号を同時に再生すると、レチクル１上のパタ
ーン２０６と、設計上のパターン２０７との重ね
合わせ状態が観察できる。

レチクル１上のパターン２０６は、ステージ１
４の移動に伴つて、テレビ画面中を移動するか
ら、実際に原点を定めるには、ステージ１４を動
かして、テレビ画面中の設計上のパターン２０７
と重ね合わせたところで、前述のカウンタをクリ
アすればよい。

次に、レチクル１の微小な回転誤差を補正す
る。これには、レチクル１上、なるべく周辺側に
離れた２ケ所に位置する領域２０３と２０４中の
１画面に対応した領域を用いる。

ここで、レチクル１に、第１８図ａに示した仮
想的なxy座標を考えてみると、マトリツクス状
に細分された各１画面領域は、このxy座標に従
つている。このxy座標の各軸を、ステージ１４
の２次元的な移動方向と一致させないと、ステー
ジ１４の移動に伴つて、ITVが取込む１画面が
設計上の領域とずれてしまう。

そこで、第１８図ｂで説明したのと同様にま
ず、領域２０３中の、１画面領域ｊに、ｘ軸と平
行な特定のエツジ（第１水平エツジとする。）を
有するパターンをITVによつて見つける。この
とき、設計データから、エツジのｙ座標値も求め
ておく。水平エツジが見つかると、この１画面領
域ｊを、前述のようにテレビ画面上に再生する。
そして、領域２０４中の１画面領域ｍに対応した
設計データから、１画面領域ｊで見つけた第１水
平エジと同じｙ座標値の第２水平エツジを有する
設計上のパターンを見つける。尚、この操作は計
算機１０により行なわれる。そのパターンが見つ
かれば、ステージ１４をｘ軸と平行に移動する。
そして、１画面領域ｍをITVで撮像し、テレビ
画面上に再生して、第１水平エツジと、第２水平
エツジを重ね合わせる。もし、同一ｙ座標値の第
２水平エツジがなければ、領域２０３中の１画面
領域ｋについて第１水平エツジを見つけることか
ら繰返される。尚、この重ね合わせは、ステージ
１４に設けられた不図示の微小回転機構によつ
て、レチクル１をステージ１４に対して微小回転
して行なわれる。この際、その回転中心は、レチ
クル１の領域２０３の近傍が望ましい。また、上
述したように、原点設定では、パターンが形成さ
れている１画面の領域を９つの領域ａ〜ｉから選
ぶ必要があるが、これは、非検査時に用意された
各領域の設計上の特徴情報を計算機１０によつて
調べれば、極めて簡単にできる。

また、第１１図の説明で述べたように、実際の
検査時には、フレームメモリ１３０、読出回路１
３１は動作しないが、第１９図のように接続する
ことによつて、撮像装置２の受光面に付着したゴ
ミや傷に対して比較回路８の比較動作を禁止する
ことができる。第１９図は、実際の検査時の接続
を示し、スイツチS₁はｂ側に切替えられている。
実際の比較検査の前に、撮像装置２、パターンの
ない無地の画像、すなわち、受光面のゴミや傷の
みの画像を走査する。このとき出力される２値画
像信号を、フレームメモリ１３０に入力して、ゴ
ミや傷に対応した２値画像を生成する。ゴミや傷
が存在すると、フレームメモリ１３０の対応する
ビツトには、例えば論理「１」が入力し、存在し
なければ、論理「０」が入力する。次に、撮像装
置２がパターンの原画像を走査し始めると、この
走査に同期して、読出回路１３１はフレームメモ
リ１３０から、走査している１画素に対応したビ
ツトの論理値を時系列に出力する。この時系列の
２値信号を禁止信号INHとして、比較回路８に
入力する。比較回路８は、前述のように比較検査
を行なうわけであるが、このとき、禁止信号
INHが例えば論理「１」であれば、比較動作を
禁止するか、比較動作は行なつても欠陥ありとす
る欠陥情報ERRは出力しないようにする。

フレームメモリ１３０をこのように用いること
によつて、受光面のゴミや傷によつて、あたかも
欠陥ありとして検査されることを、実時間で防止
することができる。また、ゴミや傷による禁止だ
けではなく、フレームメモリ１３０に生成される
２値画像を操作して、検査する１画面中の任意の
領域を比較禁止領域に設定することもできる。

尚、フレームメモリ１３０の受光面のゴミや傷
の２値画像は、１画面の検査毎に撮像装置２で撮
像して生成する必要はない。それはゴミや傷の受
光面上の位置が短時間に変化することがないから
である。従つて、フレームメモリ１３０のゴミや
傷の２値画像のデータを、計算機１０の記憶装置
に入れておき、必要なときに、フレームメモリ１
３０へ転送すればよい。ゴミは、時間と共に多く
なるからそのデータを時々更新してやればよい。

以上、本発明の実施例は半導体IC製造用のレ
チクルがマスクを被検査物としたが、その他にプ
リント基板を作るためのマスクにもわずかな変更
により本発明を応用できる。この際、プリント基
板のパターンがCAD（コンピユータ・エイデツ
ド・デザイン）によるパターン作成データにより
設計されているなら、そのデータを本装置の設計
情報として扱えるように、フオーマツト（形式）
変換すればよい。また、レチクルやマスクのパタ
ーンは、ITVの如き撮像装置で像走査を行なつ
て画像化されているが、レーザ光等のスポツトで
直接パターンを走査して、パターンによつて変化
する反射光又は透過光等を検出して、画像信号を
発生するようにしてもよい。また、実施例ではパ
ターンの特徴として角を検知していたが、それ以
外に三角形、方形、円形の如き形状に関する特徴
や、パターンを走査したとき走査線上に現われる
エツジの変化に関する特徴（エツジの数、エツジ
からエツジまでの画素数等）を検知して本発明に
適用することもできる。

以上、本発明の実施例を述べたが、要するに本
発明は、レチクルやマスクの如き被検査物上のパ
ターンを走査手段としての撮像装置２，２値化回
路３で走査して、パターンの画像を画素化するた
めの画像２値情報を発生し、画像生成手段として
のフレームメモリ１３０、読出回路１３１によつ
て、設計データからパターンの設計上の２値画像
を生成する設計２値情報を得て、画像２値情報に
基づいて検知されるパターンの特徴と、設計２値
情報に基づいて検知されるパターンの設計上の特
徴とを比較して、パターンが設計通り作られてい
るか否かを検査するに際して、設計２値情報に基
づいて、検知手段としての切出回路４、検出回路
１３５によつて走査手段の走査線上に現われるべ
きパターンの設計上の特徴例えば角を検知して、
その特徴に所定の２値符号としてのフラグＦとコ
ードC₁C₂を与える。そして、走査手段の走査線
上の画素例えば1024画素を所定画素数、例えば２
画素毎に分割したとき、その分割数に応じたビツ
ト数、例えば512ビツトを備えると共に、パター
ンの設計上の特徴が現われるべき画素位置に対応
したビツトから、検知手段の２値符号を記憶する
記憶手段としての参照データメモリ１３７を設け
ることである。

以上のように本発明によれば、設計２値情報は
そのまま記憶して検査に使われるのではなく、パ
ターンが設計上備えるべき特徴のみを検知して、
２値符号化して記憶手段としての参照データメモ
リ上に記憶されるから、従来よりも保持すべき情
報量は少なくなり、記憶手段の容量も小さくて済
むという利点がある。さらに、記憶手段は１走査
線上に現われるべき設計上の特徴に関する２値符
号を、走査線の画素位置に対応して圧縮記憶して
いるので、画像２値情報に基づいて検知されるパ
ターンの実際の特徴に関する情報を記憶手段に記
憶された特徴に関する情報と比較照合する際にも
記憶手段に記憶された情報は単に走査手段の走査
に連動してビツト毎に読出せばよく、極めて簡単
な構成のもとに、記憶すべき情報量が少ない検査
装置が実現できる。

また実施例で述べたように、走査線上に設計上
の特徴が１つ以上存在するか否かを示すフラグメ
モリを設けることによつて、記憶手段には特徴の
ない走査線上に関しては何ら情報が記憶されない
から、さらに情報量が低減するという効果が生じ
る。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図であ
り、第１図ａは検査時に於けるパターン検査装置
の構成を示し、第１図ｂは検査前に於けるパター
ン検査装置の構成を示すブロツク図、第２図は第
１図の一部、特に切出回路４をより詳細に示す
図、第３図は第１図の磁気テープ９に読み込まれ
る設計データの一例としての矩形パターンをxy
座標を用いて示す図、第４図はパターンエツジの
角の分類を示す図、第５図は第２図に示す切出回
路４によつて切出される窓に対応した16×16ビツ
ト図、第６図は第４図に示すＡの角を検出するア
ンド回路を示す図、第７図は第６図の如きアンド
回路で角を検出して２ビツトのコードを出力する
角検出回路を示す図、第８図はエツジ検出のため
に設定された９×９画素の矩形領域を示す図、第
９図はエツジ検出回路の構成を示す回路図、第１
０図は９×９ビツト領域を示す図、第１１図は記
憶回路の詳細を示す図、第１２図は記憶回路中の
フレームメモリを示す図、第１３図はフレームメ
モリ中に設計データに基づいて２値画像化された
ビツトパターン１３２が存在した場合、参照デー
タメモリ１３７とフラグメモリ１３８に保持され
る情報を示す図、第１４図は検査時に働らく角切
出回路１２と比較回路８とについて説明するため
の図、第１５図ａは参照窓１５０に表われる角情
報の一例を示す図、第１５図ｂは窓１０２がパタ
ーンの角をとらえた状態を示す図、第１６図は参
照窓１５０の領域に応対したレチクル上のパター
ン（斜線部）と設計データ上の角（点線）を示す
図、第１７図はストロボ装置の発光タイミング
（波形Ａ）と比較検査の動作タイミング（波形Ｂ）
と、記憶装置から１画面分の参照データとフラグ
データとを記憶回路へ転送する動作タイミング
（波形Ｃ）を示す図、第１８図ａはレチクル中の
パターン描画領域をマトリツクス状に細分した様
子を示す図、第１８図ｂは第１８図ａに示す１画
面領域ｉとこれに対応する設計データがテレビ画
面に再生された状態の図、第１９図は撮像装置
２、フレームメモリ１３０、読出回路１３１、比
較回路８等の実際の検査時の接続を示す図であ
る。〔主要部分の符号の説明〕、１……被検査物、
２……撮像装置、３……２値化回路、４……切出
手段、６……角検出回路、７……エツジ検出回
路、８……比較回路、９……磁気テープ、１０…
…計算機、１１……記憶回路、１２……角切出回
路、１３０……フレームメモリ、１３１……読出
回路、１３３……２値情報、１３５……検出回
路、１３６……Ｉ／Ｏ回路、１３７……参照デー
タメモリ、１３８……フラグメモリ。

Claims

【特許請求の範囲】

１設計データに基づいて被検査物上に形成され
たパターンを走査して、該パターンの画像を画素
化するための画像２値情報を発生する走査手段
と、前記設計データに基づいて前記パターンの設
計上の２値画像を生成するための設計２値情報を
発生する画像生成手段とを有し、前記画像２値情
報と設計２値情報に基づいて前記パターンの特徴
とそのパターンが設計上備えるべき特徴とを比較
して、前記パターンが設計通り作られているか否
かを検査する装置において、前記設計２値情報に
基づいて、前記走査手段の走査線に対する設計デ
ータの設計上の特徴を検知して、その特徴に所定
の２値符号を与える検知手段と；前記走査線上の
画素を所定画素数で分割したとき、その分割数に
応じたビツト数を備えると共に、前記パターンの
設計上の特徴が現われるべき画素位置に対応した
ビツトから、前記検知手段の２値符号を記憶する
記憶手段とを有し、前記パターンの設計上の特徴
に関する情報を圧縮して保持することを特徴とす
るパターン検査装置。