JP3008579B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3008579B2 JP3008579B2 JP3197579A JP19757991A JP3008579B2 JP 3008579 B2 JP3008579 B2 JP 3008579B2 JP 3197579 A JP3197579 A JP 3197579A JP 19757991 A JP19757991 A JP 19757991A JP 3008579 B2 JP3008579 B2 JP 3008579B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- conductivity type
- type well
- silicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＭＯＳＦＥＴの製造方法に関する。
関し、特にＭＯＳＦＥＴの製造方法に関する。
【０００２】
【従来の技術】従来のＭＯＳＦＥＴの標準的な製造方法
の例を、図３を用いて説明する。この例は、Ｐ型シリコ
ン基板１の表面にＰ型ウェル２及びＮ型ウェル３を形成
する工程と、素子分離用の選択酸化膜４とゲート酸化膜
５を形成して図３（ａ）に示す構造を得る工程と、図３
（ｂ）に示す様にＰチャネルＭＯＳＦＥＴ用のチャネル
ドープ領域１７にフォト・レジスト６をマスクとしてス
トショルド電圧を調整するためのイオン注入を行う工程
と、ＮチャネルＭＯＳＦＥＴ用のチャネルドープ領域１
６に同様のイオン注入を行う工程と、ゲート電極７を形
成する工程と、自己整合的なイオン注入と不純物活性化
のための熱処理を行ってＮ型ソース・ドレイン８及びＰ
型ソース・ドレイン９を形成し、図３（ｃ）に示す構造
を得る工程を有している。
の例を、図３を用いて説明する。この例は、Ｐ型シリコ
ン基板１の表面にＰ型ウェル２及びＮ型ウェル３を形成
する工程と、素子分離用の選択酸化膜４とゲート酸化膜
５を形成して図３（ａ）に示す構造を得る工程と、図３
（ｂ）に示す様にＰチャネルＭＯＳＦＥＴ用のチャネル
ドープ領域１７にフォト・レジスト６をマスクとしてス
トショルド電圧を調整するためのイオン注入を行う工程
と、ＮチャネルＭＯＳＦＥＴ用のチャネルドープ領域１
６に同様のイオン注入を行う工程と、ゲート電極７を形
成する工程と、自己整合的なイオン注入と不純物活性化
のための熱処理を行ってＮ型ソース・ドレイン８及びＰ
型ソース・ドレイン９を形成し、図３（ｃ）に示す構造
を得る工程を有している。
【０００３】
【発明が解決しようとする課題】従来ＭＯＳＩＣに於い
ては集積化，高速化を達成するために素子の微細化を進
めてきた。ＭＯＳＦＥＴの微細化では、ゲート長の短縮
が最も重要である。しかしゲート長を短かくするとソー
ス，ドレイン間のパンチスルーが生じ易くなる。このパ
ンチスルーの耐圧を保つためにウェルの不純物濃度を高
くしなければならないが、そうするとスレッショルド電
圧が高くなりＭＯＳＦＥＴの相互コンダクタンスが低下
するためＩＣの動作速度も低下してしまう。そこで従来
技術では、ウェルの不純物濃度は高くしておいて、ウェ
ルの導電型と反対の導電型の不純物のイオン注入を行
い、ウェルの表面のみ不純物濃度を下げて所望のスレッ
ショルド電圧を得、ゲート長の短縮と相互コンダクタン
スの低下防止を両立させてきた。
ては集積化，高速化を達成するために素子の微細化を進
めてきた。ＭＯＳＦＥＴの微細化では、ゲート長の短縮
が最も重要である。しかしゲート長を短かくするとソー
ス，ドレイン間のパンチスルーが生じ易くなる。このパ
ンチスルーの耐圧を保つためにウェルの不純物濃度を高
くしなければならないが、そうするとスレッショルド電
圧が高くなりＭＯＳＦＥＴの相互コンダクタンスが低下
するためＩＣの動作速度も低下してしまう。そこで従来
技術では、ウェルの不純物濃度は高くしておいて、ウェ
ルの導電型と反対の導電型の不純物のイオン注入を行
い、ウェルの表面のみ不純物濃度を下げて所望のスレッ
ショルド電圧を得、ゲート長の短縮と相互コンダクタン
スの低下防止を両立させてきた。
【０００４】ところで、イオン注入で不純物を導入する
方法では不純物プロファイルの深さ方向の精密なコント
ロールが難しく、また急峻な不純物プロファイルを得る
ことが困難である。このことは、従来最も一般的に採用
されてきた、ＮチャネルＭＯＳＦＥＴ及びＰチャネルＭ
ＯＳＦＥＴ共にゲート電極をＮ型の多結晶シリコン形成
した構造では大きな問題となる。ゲート電極がＮ型の多
結晶シリコンの場合、ＰチャネルのＭＯＳＦＥＴではゲ
ート電極とＮ型ウェルのフェルミ・レベルがほぼ等しく
なるので、通常設定される０．７Ｖ前後のスレッショル
ド電圧を得るためには、Ｎ型ウェル表面の不純物濃度を
下げるためのボロンのイオン注入量を大きくしなければ
ならない。そして、ゲート長が２μｍを割るレベルにな
ると、ボロンのイオン注入量が更に大きいためＮ型ウェ
ルの表面は弱いＰ型へ反転した、いわゆる埋込チャネル
構造になってしまう。埋込チャネル構造をイオン注入で
形成する場合、前述の通り、イオン注入では不純物プロ
ファイルの深さ方向の精密なコントロールが難しく、ま
た急峻な不純物プロファイルを得ることが困難であるた
め、埋込チャネル領域の深さが深くしかもばらつきが大
きくなってしまう。埋込チャネル領域の深さが深いと、
ドレインの電界の影響を受け易く、いわゆるショート・
チャネル効果が顕著になる問題があった。また埋込チャ
ネル領域の深さのばらつきはそのままＭＯＳＦＥＴのシ
ョート・チャネル効果のばらつきとして現われる問題が
あった。
方法では不純物プロファイルの深さ方向の精密なコント
ロールが難しく、また急峻な不純物プロファイルを得る
ことが困難である。このことは、従来最も一般的に採用
されてきた、ＮチャネルＭＯＳＦＥＴ及びＰチャネルＭ
ＯＳＦＥＴ共にゲート電極をＮ型の多結晶シリコン形成
した構造では大きな問題となる。ゲート電極がＮ型の多
結晶シリコンの場合、ＰチャネルのＭＯＳＦＥＴではゲ
ート電極とＮ型ウェルのフェルミ・レベルがほぼ等しく
なるので、通常設定される０．７Ｖ前後のスレッショル
ド電圧を得るためには、Ｎ型ウェル表面の不純物濃度を
下げるためのボロンのイオン注入量を大きくしなければ
ならない。そして、ゲート長が２μｍを割るレベルにな
ると、ボロンのイオン注入量が更に大きいためＮ型ウェ
ルの表面は弱いＰ型へ反転した、いわゆる埋込チャネル
構造になってしまう。埋込チャネル構造をイオン注入で
形成する場合、前述の通り、イオン注入では不純物プロ
ファイルの深さ方向の精密なコントロールが難しく、ま
た急峻な不純物プロファイルを得ることが困難であるた
め、埋込チャネル領域の深さが深くしかもばらつきが大
きくなってしまう。埋込チャネル領域の深さが深いと、
ドレインの電界の影響を受け易く、いわゆるショート・
チャネル効果が顕著になる問題があった。また埋込チャ
ネル領域の深さのばらつきはそのままＭＯＳＦＥＴのシ
ョート・チャネル効果のばらつきとして現われる問題が
あった。
【０００５】上記の問題の対策として、ゲート電極をＮ
型の多結晶シリコンから高融点金属のタングステンへ変
える方法がある。タングステンは仕事関数が４．５ｅＶ
であるからそのフェルミ・レベルはシリコンのバンド・
ギャップのほぼ中央に位置する。このため、Ｐチャネル
ＭＯＳＦＥＴのボロンのイオン注入量を小さくすること
ができ、埋込チャネル領域の深さを浅くすることができ
るので、ショートチャネル効果を全体として緩和するこ
とができる。しかし、この場合も、イオン注入による不
純物プロファイルの深さ方向のコントロールが難しいた
め、ショート・チャネル効果のばらつきが改善できない
という問題があった。
型の多結晶シリコンから高融点金属のタングステンへ変
える方法がある。タングステンは仕事関数が４．５ｅＶ
であるからそのフェルミ・レベルはシリコンのバンド・
ギャップのほぼ中央に位置する。このため、Ｐチャネル
ＭＯＳＦＥＴのボロンのイオン注入量を小さくすること
ができ、埋込チャネル領域の深さを浅くすることができ
るので、ショートチャネル効果を全体として緩和するこ
とができる。しかし、この場合も、イオン注入による不
純物プロファイルの深さ方向のコントロールが難しいた
め、ショート・チャネル効果のばらつきが改善できない
という問題があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１の導電型半導体基板に第１の導電型ウエ
ルおよび第２の導電型ウエルを形成する工程と、前記半
導体基板に素子分離酸化膜を形成する工程と、前記第２
の導電型ウエル上に分子線エピタキシャル成長法により
第１の導電型不純物を含むシリコン膜を形成する工程
と、前記シリコン膜の表面および前記第１の導電型ウエ
ル表面にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上に第２の導電型シリコンからなるゲート電極を形
成する工程とを有することを特徴とする。
造方法は、第１の導電型半導体基板に第１の導電型ウエ
ルおよび第２の導電型ウエルを形成する工程と、前記半
導体基板に素子分離酸化膜を形成する工程と、前記第２
の導電型ウエル上に分子線エピタキシャル成長法により
第１の導電型不純物を含むシリコン膜を形成する工程
と、前記シリコン膜の表面および前記第１の導電型ウエ
ル表面にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上に第２の導電型シリコンからなるゲート電極を形
成する工程とを有することを特徴とする。
【０００７】
【実施例】図１は、本発明の第１の実施例を示す工程断
面図である。
面図である。
【０００８】Ｐ型シリコン基板１にＮチャネルＭＯＳＦ
ＥＴ用のＰ型ウェル２とＰチャネルＭＯＳＦＥＴ用のＮ
型ウェル３を形成する。更に、シリコン基板１表面に素
子分離用の選択酸化膜４と５０ｎｍ程度の薄いシリコン
酸化膜１０を形成した後、Ｎ型ウェル表面のみこの薄い
シリコン酸化膜を除去してシリコン基板表面を露出させ
る。次に、分子線エピタキシャル成長によりシリコン基
板全面に１０ｎｍから３００ｎｍ程度の膜厚のボロンを
ドープしたＰ型シリコン膜１１を形成して、図１（ａ）
に示す構造を得る。この際、形成されたＰ型シリコン膜
１１は、露出したシリコン基板１上ではエピタキシャル
成長してシリコン基板と同様の単結晶になっており、他
のシリコン酸化膜上ではアモルファスあるいは多結晶の
シリコン膜になっている。
ＥＴ用のＰ型ウェル２とＰチャネルＭＯＳＦＥＴ用のＮ
型ウェル３を形成する。更に、シリコン基板１表面に素
子分離用の選択酸化膜４と５０ｎｍ程度の薄いシリコン
酸化膜１０を形成した後、Ｎ型ウェル表面のみこの薄い
シリコン酸化膜を除去してシリコン基板表面を露出させ
る。次に、分子線エピタキシャル成長によりシリコン基
板全面に１０ｎｍから３００ｎｍ程度の膜厚のボロンを
ドープしたＰ型シリコン膜１１を形成して、図１（ａ）
に示す構造を得る。この際、形成されたＰ型シリコン膜
１１は、露出したシリコン基板１上ではエピタキシャル
成長してシリコン基板と同様の単結晶になっており、他
のシリコン酸化膜上ではアモルファスあるいは多結晶の
シリコン膜になっている。
【０００９】次に、シリコン基板１全面に形成したＰ型
シリコン膜１１のうち、Ｎ型ウェル３上以外の部分を全
て除去する。更に、Ｐ型ウェル２上の薄いシリコン酸化
膜１０を一度除去した後、全面を７５０℃前後の低温で
酸化して膜厚が６ｎｍから３０ｎｍ程度のゲート酸化膜
５，５ａを形成する。このとき、Ｎ型ウェル３上のシリ
コン膜１１は表層のみが酸化されて、下層のシリコン膜
１２が残る様にシリコン膜厚とゲート酸化膜厚を設定す
る。シリコン膜１２は、シリコン膜１１に比較してボロ
ンの濃度が低下する。こうして図１（ｂ）に示す構造を
得る。
シリコン膜１１のうち、Ｎ型ウェル３上以外の部分を全
て除去する。更に、Ｐ型ウェル２上の薄いシリコン酸化
膜１０を一度除去した後、全面を７５０℃前後の低温で
酸化して膜厚が６ｎｍから３０ｎｍ程度のゲート酸化膜
５，５ａを形成する。このとき、Ｎ型ウェル３上のシリ
コン膜１１は表層のみが酸化されて、下層のシリコン膜
１２が残る様にシリコン膜厚とゲート酸化膜厚を設定す
る。シリコン膜１２は、シリコン膜１１に比較してボロ
ンの濃度が低下する。こうして図１（ｂ）に示す構造を
得る。
【００１０】次に、図示しないが、Ｐウェル部のみＮチ
ャネルＭＯＳＦＥＴ用のスレッショルド電圧調整のため
のイオン注入を行う。次にＮ型多結晶シリコンゲート電
極１３を形成し、その後このゲート電極１３下以外のゲ
ート酸化膜５，５ａを全て除去して、図１（ｃ）に示す
構造を得る。
ャネルＭＯＳＦＥＴ用のスレッショルド電圧調整のため
のイオン注入を行う。次にＮ型多結晶シリコンゲート電
極１３を形成し、その後このゲート電極１３下以外のゲ
ート酸化膜５，５ａを全て除去して、図１（ｃ）に示す
構造を得る。
【００１１】次に、酸化を行ってゲート電極１３の露出
表面並びにシリコン膜１２を全てシリコン酸化膜１４に
変えた後、自己整合的なイオン注入トラピッド・サーマ
ル・アニール（ＲＴＡ）によりＮ型ソース・ドレイン８
とＰ型ソース・ドレイン９を形成して、図１（ｄ）に示
す構造を得る。ゲート電極直下に残ったシリコン膜１２
ａは、ＰチャネルＭＯＳＦＥＴの埋込チャネル層とな
る。
表面並びにシリコン膜１２を全てシリコン酸化膜１４に
変えた後、自己整合的なイオン注入トラピッド・サーマ
ル・アニール（ＲＴＡ）によりＮ型ソース・ドレイン８
とＰ型ソース・ドレイン９を形成して、図１（ｄ）に示
す構造を得る。ゲート電極直下に残ったシリコン膜１２
ａは、ＰチャネルＭＯＳＦＥＴの埋込チャネル層とな
る。
【００１２】本実施例では、ＮチャネルＭＯＳＦＥＴ，
ＰチャネルＭＯＳＦＥＴ共Ｎ型多結晶シリコンをゲート
電極として用いているので、ＰチャネルＭＯＳＦＥＴが
埋込チャネル構造になっている。しかし、埋込チャネル
の形成を、成長温度が６５０℃程度の分子線エピタキシ
ャル成長で行っているので、従来のイオン注入による形
成方法と比較して、埋込チャネル領域の深さが浅く不純
物プロファイルが急峻であり、しかも深さの制御性が向
上している。また、ゲート酸化は７５０℃の前後の低温
であり、ソース・ドレイン拡散領域の活性化はＲＴＡで
行っているので、埋込チャネル領域の不純物プロファイ
ルの変動が小さく、最終的にイオン注入に較べて極く浅
い埋込みチャネル層が得られる。
ＰチャネルＭＯＳＦＥＴ共Ｎ型多結晶シリコンをゲート
電極として用いているので、ＰチャネルＭＯＳＦＥＴが
埋込チャネル構造になっている。しかし、埋込チャネル
の形成を、成長温度が６５０℃程度の分子線エピタキシ
ャル成長で行っているので、従来のイオン注入による形
成方法と比較して、埋込チャネル領域の深さが浅く不純
物プロファイルが急峻であり、しかも深さの制御性が向
上している。また、ゲート酸化は７５０℃の前後の低温
であり、ソース・ドレイン拡散領域の活性化はＲＴＡで
行っているので、埋込チャネル領域の不純物プロファイ
ルの変動が小さく、最終的にイオン注入に較べて極く浅
い埋込みチャネル層が得られる。
【００１３】このため、従来に較べてショート・チャネ
ル効果が大幅に抑制されてゲート長の短縮とスレッショ
ルド電圧の低電圧化が可能になり、ＭＯＳＦＥＴの集積
化と高速化が達成できる。
ル効果が大幅に抑制されてゲート長の短縮とスレッショ
ルド電圧の低電圧化が可能になり、ＭＯＳＦＥＴの集積
化と高速化が達成できる。
【００１４】図２は、本発明の第２の実施例を示す工程
断面図である。
断面図である。
【００１５】Ｐ型シリコン基板１にＰ型ウェル２とＮ型
ウェル３及び選択酸化膜４を形成した後、両ウェル領域
のシリコン基板１表面を露出させ、分子線エピタキシャ
ル成長によりシリコン基板全面に膜厚が１０ｎｍ〜３０
０ｎｍ程度のボロンをドープしたＰ型シリコン膜１１を
形成して、図２（ａ）に示す構造を得る。
ウェル３及び選択酸化膜４を形成した後、両ウェル領域
のシリコン基板１表面を露出させ、分子線エピタキシャ
ル成長によりシリコン基板全面に膜厚が１０ｎｍ〜３０
０ｎｍ程度のボロンをドープしたＰ型シリコン膜１１を
形成して、図２（ａ）に示す構造を得る。
【００１６】次に、７５０℃前後の低温で酸化を行い、
Ｐ型シリコン膜１１の表層のみ酸化して膜厚が６ｎｍか
ら３０ｎｍ程度のゲート酸化膜５ａを形成する。このと
き、ゲート酸化膜５ａの下には、下層のシリコン膜１２
が残る様にシリコン膜厚とゲート酸化膜を設定する。こ
うして図２（ｂ）に示す構造を得る。
Ｐ型シリコン膜１１の表層のみ酸化して膜厚が６ｎｍか
ら３０ｎｍ程度のゲート酸化膜５ａを形成する。このと
き、ゲート酸化膜５ａの下には、下層のシリコン膜１２
が残る様にシリコン膜厚とゲート酸化膜を設定する。こ
うして図２（ｂ）に示す構造を得る。
【００１７】次に、図示しないが、Ｐ型ウェル２のみＮ
チャネルＭＯＳＦＥＴ用のスレッショルド電圧調整のた
め、砒素のイオン注入を行う。次にタングステンゲート
電極１５を形成し、その後このゲート電極１５下以外の
ゲート酸化膜５ａを全て除去して、図２（ｃ）に示す構
造を得る。後は酸化を行って、ゲート電極１５下以外の
シリコン膜１２を全てシリコン酸化膜１４に変えた後、
自己整合的なイオン注入とＲＴＡを行い、図２（ｄ）に
示す構造を得る。
チャネルＭＯＳＦＥＴ用のスレッショルド電圧調整のた
め、砒素のイオン注入を行う。次にタングステンゲート
電極１５を形成し、その後このゲート電極１５下以外の
ゲート酸化膜５ａを全て除去して、図２（ｃ）に示す構
造を得る。後は酸化を行って、ゲート電極１５下以外の
シリコン膜１２を全てシリコン酸化膜１４に変えた後、
自己整合的なイオン注入とＲＴＡを行い、図２（ｄ）に
示す構造を得る。
【００１８】本実施例は、ゲート電極としてタングステ
ンを用いているので、元々Ｎ型多結晶シリコンの場合よ
りも埋込みチャネルは浅くできる。加えて、本発明の分
子線エピタキシャル成長による埋込みチャネル形成を適
用することにより、更に埋込みチャネルの深さが浅くな
ってショート・チャネル効果が抑えられ、一層ゲート長
の短縮とスレッショルド電圧の低電圧化が可能になり、
ＭＯＳＦＥＴの集積化と高速化が可能になる。
ンを用いているので、元々Ｎ型多結晶シリコンの場合よ
りも埋込みチャネルは浅くできる。加えて、本発明の分
子線エピタキシャル成長による埋込みチャネル形成を適
用することにより、更に埋込みチャネルの深さが浅くな
ってショート・チャネル効果が抑えられ、一層ゲート長
の短縮とスレッショルド電圧の低電圧化が可能になり、
ＭＯＳＦＥＴの集積化と高速化が可能になる。
【００１９】
【発明の効果】以上説明したように本発明は、埋込みチ
ャネル構造のＭＯＳＦＥＴの埋込みチャネル領域を分子
線エピタキシャル成長で形成するので、従来のイオン注
入による形成方法に比較して、埋込みチャネル領域の深
さが浅く、その不純物プロファイルが急峻であり、しか
も深さの制御性が良いので、ショート・チャネル効果を
抑制でき、そのばらつきも小さくできる。このため、ゲ
ート長をより短かくでき、またスレッショルド電圧を低
電圧化することができ、ＭＯＳＦＥＴの集積化と高速化
が可能になるという効果を有する。
ャネル構造のＭＯＳＦＥＴの埋込みチャネル領域を分子
線エピタキシャル成長で形成するので、従来のイオン注
入による形成方法に比較して、埋込みチャネル領域の深
さが浅く、その不純物プロファイルが急峻であり、しか
も深さの制御性が良いので、ショート・チャネル効果を
抑制でき、そのばらつきも小さくできる。このため、ゲ
ート長をより短かくでき、またスレッショルド電圧を低
電圧化することができ、ＭＯＳＦＥＴの集積化と高速化
が可能になるという効果を有する。
【図１】本発明の第１の実施例を説明するための工程順
の断面図である。
の断面図である。
【図２】本発明の第２の実施例を説明するための工程順
の断面図である。
の断面図である。
【図３】従来の半導体装置の製造方法を説明するための
工程順の断面図である。
工程順の断面図である。
１ Ｐ型シリコン基板 ２ Ｐ型ウェル ３ Ｎ型ウェル ４ 選択酸化膜 ５，５ａ ゲート酸化膜 ６ フォト・レジスト ７ ゲート電極 ８ Ｎ型ソース・ドレイン ９ Ｐ型ソース・ドレイン １０，１４ シリコン酸化膜 １１ Ｐ型シリコン膜 １２，１２ａ シリコン膜 １３ Ｎ型多結晶シリコンゲート電極 １５ タングステンゲート電極 １６ チャネルドープ領域（ＮチャネルＭＯＳＦＥＴ
用） １７ チャネルドープ領域（ＰチャネルＭＯＳＦＥＴ
用）
用） １７ チャネルドープ領域（ＰチャネルＭＯＳＦＥＴ
用）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8238 H01L 21/203 H01L 21/8234 H01L 27/088 H01L 27/092 H01L 29/78
Claims (3)
- 【請求項１】第１の導電型半導体基板に第１の導電型ウ
エルおよび第２の導電型ウエルを形成する工程と、前記
半導体基板に素子分離酸化膜を形成する工程と、前記第
２の導電型ウエル上に分子線エピタキシャル成長法によ
り第１の導電型不純物を含むシリコン膜を形成する工程
と、前記シリコン膜の表面および前記第１の導電型ウエ
ル表面にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上に第２の導電型シリコンからなるゲート電極を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項２】第１の導電型半導体基板に第１の導電型ウ
エルおよび第２の導電型ウエルを形成する工程と、前記
半導体基板に素子分離酸化膜を形成する工程と、前記第
１の導電型ウエル上に絶縁膜を形成する工程と、前記半
導体基板上に第１の導電型不純物を含むシリコン膜を形
成する工程と、前記第１の導電型ウエル上の前記絶縁膜
および前記第１の導電型不純物を含むシリコン膜を除去
する工程と、前記第１の導電型ウエル表面および前記第
１の導電型不純物を含むシリコン膜上にゲート絶縁膜を
形成する工程と、前記ゲート絶縁膜上にゲート電極を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項３】前記ゲート電極を形成する工程の後に、表
面に露出した前記第１の導電型不純物を含むシリコン膜
を酸化する工程を有することを特徴とする請求項１また
は請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197579A JP3008579B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3197579A JP3008579B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541492A JPH0541492A (ja) | 1993-02-19 |
| JP3008579B2 true JP3008579B2 (ja) | 2000-02-14 |
Family
ID=16376845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3197579A Expired - Lifetime JP3008579B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008579B2 (ja) |
-
1991
- 1991-08-07 JP JP3197579A patent/JP3008579B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541492A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| JP3077630B2 (ja) | 半導体装置およびその製造方法 | |
| US6207519B1 (en) | Method of making semiconductor device having double spacer | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| JP3394408B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6055665A (ja) | 半導体装置の製造方法 | |
| KR0154306B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JP2852901B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3008579B2 (ja) | 半導体装置の製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPH05206454A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| JP3014138B2 (ja) | 半導体装置 | |
| JP3394562B2 (ja) | Ｍｏｓｆｅｔ製造方法 | |
| JPH07335875A (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| KR100401500B1 (ko) | 반도체장치의 제조방법 | |
| KR100406591B1 (ko) | 반도체소자의제조방법 | |
| JP2506947B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08274324A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR970005147B1 (ko) | 반도체 장치의 얕은 접합 형성 방법 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH0738101A (ja) | 半導体装置の製造方法 | |
| JPS63150965A (ja) | 半導体装置の製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |