JPH02231627A - Picture display device - Google Patents

Abstract

PURPOSE:To simplify the constitution and to reduce the scale of a control circuit by converting the read address of a picture memory by means of a look-up table and an adder to read when data are transferred to a display frame memory from a picture memory. CONSTITUTION:The X and Y direction write addresses 3 and 4 of a frame memory 16 are set by a data transfer control circuit 2 and converted into the relative read addresses by the X and Y coordinate look-up tables 5 and 6 respectively. Then the absolute read addresses of a Y coordinate memory 14 are obtained via the X and Y coordinate adders 10 and 11, and a magnified picture is produced in the memory 16. A video signal 19 thus obtained is shown on a CRT display device, etc. Thus the constitution is simplified for the circuit 2 together with reduction of its scale.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置に関し、特に画像の倍率と位置と
を変更して表示する画像表示装置に関する． 〔従来の技術〕 従来から原画像情報の倍率及び位置を変えて表示する画
像表示装置は知られているが、これらは倍率変換の制御
を専らハードワイヤードロジツクにより行っていた． 〔発明が解決しようとする課題〕 上述した従来の画像表示装置は、倍率変換の制御をハー
ドワイヤードロジックで行っているので、任意の倍率に
対応しようとすると制御回路が複雑かつ大規模化すると
いう欠点がある．〔課題を解決するための手段〕 本発明の画像表示装置は、原画像データを格納する画像
メモリと、被表示データを格納するフレームメモリと、
前記画像メモリからフレームメモリへのデータ転送を制
御するデータ転送制御回路と、前記データ転送制御回路
から与えられるフレームメモリ上の書込みアドレスを表
示倍率情報を元に前記画像メモリ上の相対読出しアドレ
スに変換するルックアップテーブルと、前記相対読出し
アドレスに表示開始位置情報を加算し前記画像メモリ上
の絶対読出しアドレスを作成する加算回路とを備えて構
成される． 〔実施例〕 次に、本発明について図面を参照して説明する． 第１図は本発明の一実施例の構成を示すブロック図であ
る． データ転送制御回路２は、原画像データを格納する画像
メモリ１４から表示画像データを格納するフレームメモ
リ１４へのデータ転送を制御する回路で、フレームメモ
リ１６に対しＸ方向書込みアドレス３とＹ方向書込みア
ドレス４とを指定する．これらの書込みアドレス３・４
は、それぞれＸ座標ルックアップテーブル５及びＹ座標
ルックアップテーブル６にも与えられている．Ｘ座標ル
ックアップテーブル５及びＹ座標ルックアップテーブル
６は、予め書込まれているルックアップテーブルデータ
に基づき、フレームメモ刃１６の書込みアドレス３・４
及び倍率情報から、画像メモリ１４のＸ方向読出しアド
レス１２及びＹ方向読出しアドレス１３に変換する．こ
れらの読出しアドレス１２・１３の指定によって画像メ
モリ１４から読出された画像データ１５は、フレームメ
モリ１６のＸ方向書込みアドレス３とＹ方向書込みアド
レス４とに対応した記憶領域に書込まれる．フレームメ
モリ１６に書込まれたデータは、表示データ１７として
ビデオ信号出力回路ｌ８に入力され、ビデオ信号出力回
路ｌ８でビデオ信号１つに変換されて出力される． 以上の構成において、いま、画像メモリ１４に格納され
た原画像データが第４図（ａ）に示すように１２Ｘ１２
の画素で構成された場合について説明する．各画素に付
された数字は、原画像データの画素番号である．この原
画像に対し、表示倍率情報として拡大率Ａ．，ＡＹが、
ＡＸ＝１．５．Ａｙ　”１．５，表示位置情報として表
示開始位置の座標がＸｏ，Ｙｏであるとすると、Ｘｏ　
＝３，Ｙｏ　＝１が指定された場合、図中斜線で囲まれ
た８×８の画素の原画像データが例えば第４図（ｂ）に
示すように適宜内挿補間され、１．５倍に拡大されてフ
レームメモリ１６に格納される必要がある． このため、ルックアップテーブル５・６には倍率情報Ａ
Ｘ−ＡＹ及びフレームメモリ１６の書込みアドレスＦ　
Ｗ　Ａ　ｘ−Ｆ　Ｗ　Ａ　Ｙを入力すると相対読出しア
ドレス■ＲＲＡｘ−ＩＲＲＡＹを、下記（１）．（２）
式と等価な変換により出力するデータを書込んでおく． Ｉ　ＲＲＡｘ　＝　ｉ　ｎ　ｔ　（　ＦＷＡｘ　／Ａｘ
　）　−（１）Ｉ　ＲＲＡＹ　＝　ｉ　ｎ　ｔ　（　Ｆ
ＷＡＹ　／ＡＹ　）　−（２）但し、ｉｎｔ｛Ｘ｝はＸ
を四捨五入した整数を表わす． 第２図及び第３図にＡｘ　−Ａｙ　＝１、５の場合のＸ
座標およびＹ座標のルックアップテーブル書込み内容を
示す． これにより、データ転送制御回路２が、フレームメモリ
１６の書込みアドレス３．４を指定すると、第２図及び
第３図のＸ座標ルックアップテーブル５及びＹ座標ルッ
クアップテーブル６により相対読出しアドレスに変換さ
れ、次いでＸ座標加算器１０及びＹ座標加算器１１にて
、次の（３），（４）式によりＹ座標メモリ１４の絶対
読出しアドレスＩ　ＲＡＡｘ　，Ｉ　ＲＡＡｙを求めら
れる． Ｉ　ＲＡＡｘ　＝　Ｉ　ＲＲＡｘ　＋Ｘｏ　・”　（　
３　）Ｉ　ＲＡＡＹ　＝　Ｉ　ＲＲＡＹ　＋ＹＯ　−　
（４　）以上により、第４図（ｂ）の拡大画像が、フレ
ームメモリ１６に生成される． 以上のようにして得られたビデオ信号１９を、ＣＲＴ表
示器などで表示すればよい． 〔発明の効果〕 以上説明したように本発明は、原画像データを格納した
画像メモリから表示用のフレームメモリへのデータ転送
時に、画像メモリの読出しアドレスをルックアップテー
ブル及び加算器により変換して読出すようにしたので、
制御回路が単純で小規模なもので済み、しかも任意の倍
率及び位置での表示について容易に対応することができ
るという効果がある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image display device, and more particularly to an image display device that displays an image by changing its magnification and position. [Prior Art] Image display devices that display original image information by changing its magnification and position have been known, but in these devices, the magnification conversion was controlled exclusively by hardwired logic. [Problems to be Solved by the Invention] The conventional image display device described above uses hard-wired logic to control magnification conversion, so the control circuit becomes complicated and large-scale if it attempts to correspond to an arbitrary magnification. There are drawbacks. [Means for Solving the Problems] An image display device of the present invention includes an image memory that stores original image data, a frame memory that stores displayed data,
a data transfer control circuit that controls data transfer from the image memory to the frame memory; and converting a write address on the frame memory given from the data transfer control circuit into a relative read address on the image memory based on display magnification information. and an addition circuit that adds display start position information to the relative read address to create an absolute read address on the image memory. [Example] Next, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. The data transfer control circuit 2 is a circuit that controls data transfer from the image memory 14 that stores original image data to the frame memory 14 that stores display image data, and writes an X-direction write address 3 and a Y-direction write address to the frame memory 16. Specify address 4. These write addresses 3 and 4
are also given to the X coordinate lookup table 5 and the Y coordinate lookup table 6, respectively. The X-coordinate lookup table 5 and the Y-coordinate lookup table 6 are based on lookup table data written in advance, and the write addresses 3 and 4 of the frame memo blade 16 are
and magnification information, it is converted into an X-direction read address 12 and a Y-direction read address 13 of the image memory 14. The image data 15 read from the image memory 14 by the designation of these read addresses 12 and 13 is written into the storage area of the frame memory 16 corresponding to the X-direction write address 3 and the Y-direction write address 4. The data written in the frame memory 16 is input as display data 17 to a video signal output circuit l8, where it is converted into one video signal and output. In the above configuration, the original image data stored in the image memory 14 is now 12×12 as shown in FIG. 4(a).
We will explain the case where the image is composed of pixels. The number attached to each pixel is the pixel number of the original image data. For this original image, the display magnification information is the magnification rate A. ,AY is
AX=1.5. Ay "1.5, Assuming that the coordinates of the display start position are Xo, Yo as display position information, Xo
= 3, Yo = 1, the original image data of 8 x 8 pixels surrounded by diagonal lines in the figure is interpolated appropriately as shown in Fig. 4(b), and is multiplied by 1.5 times. It is necessary to enlarge the image into a size and store it in the frame memory 16. Therefore, lookup tables 5 and 6 contain magnification information A.
X-AY and frame memory 16 write address F
When W A x - F W A Y is input, the relative read address ■RRAx - IRRAY is read as shown in (1) below. (2)
Write the data to be output by conversion equivalent to the expression. I RRAx = int ( FWAx /Ax
) −(1) I RRAY = i n t (F
WAY /AY ) - (2) However, int{X} is
represents an integer rounded off. In Figures 2 and 3, X in the case of Ax −Ay = 1, 5
This shows the content written to the lookup table for coordinates and Y coordinates. As a result, when the data transfer control circuit 2 specifies the write address 3.4 of the frame memory 16, it is converted into a relative read address using the X coordinate lookup table 5 and Y coordinate lookup table 6 shown in FIGS. 2 and 3. Then, in the X coordinate adder 10 and the Y coordinate adder 11, the absolute read addresses I RAAx and I RAAy of the Y coordinate memory 14 are determined by the following equations (3) and (4). I RAAx = I RRAx +Xo ・” (
3) I RAAY = I RRAY +YO −
(4) Through the above steps, the enlarged image shown in FIG. 4(b) is generated in the frame memory 16. The video signal 19 obtained as described above may be displayed on a CRT display or the like. [Effects of the Invention] As explained above, the present invention converts the read address of the image memory using a lookup table and an adder when transferring data from the image memory storing original image data to the display frame memory. Since I read it out,
This has the advantage that the control circuit can be simple and small-scale, and it can easily handle display at any magnification and position.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の構成を示すブロック図、第
２図はＸ座標ルックアップテーブルの内容を示す説明図
、第３図はＹ座標ルックアップテーブルの内容を示す説
明図、第４図（ａ）および（ｂ）は原画像と表示データ
との変換例を示す説明図である。 １・・・倍率情報、２・・・データ転送制御回路、５・
・・Ｘ座標ルックアップテーブル、６・・・Ｙ座標ルッ
クアップテーブル、９・・・読出開始位置情報、１０・
・・Ｘ座標加算器、１１・・・Ｙ座標加算器、１４・・
・画像メモリ、１６・・・フレームメモリ、１８・・・
ビデオ信号出力回路、１９・・・ビデオ信号。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is an explanatory diagram showing the contents of an X coordinate lookup table, FIG. 3 is an explanatory diagram showing the contents of a Y coordinate lookup table, and FIG. FIGS. 4(a) and 4(b) are explanatory diagrams showing an example of conversion between an original image and display data. 1... Magnification information, 2... Data transfer control circuit, 5.
...X coordinate lookup table, 6...Y coordinate lookup table, 9...reading start position information, 10.
...X coordinate adder, 11...Y coordinate adder, 14...
・Image memory, 16... Frame memory, 18...
Video signal output circuit, 19... video signal.

Claims (1)

【特許請求の範囲】[Claims] 原画像データを格納する画像メモリと、被表示データを
格納するフレームメモリと、前記画像メモリからフレー
ムメモリへのデータ転送を制御するデータ転送制御回路
と、前記データ転送制御回路から与えられるフレームメ
モリ上の書込みアドレスを表示倍率情報を元に前記画像
メモリ上の相対読出しアドレスに変換するルックアップ
テーブルと、前記相対読出しアドレスに表示開始位置情
報を加算し前記画像メモリ上の絶対読出しアドレスを作
成する加算回路とを備えて成ることを特徴とする画像表
示装置。an image memory that stores original image data, a frame memory that stores displayed data, a data transfer control circuit that controls data transfer from the image memory to the frame memory, and a frame memory provided from the data transfer control circuit. a look-up table for converting a write address into a relative read address on the image memory based on display magnification information; and an addition for adding display start position information to the relative read address to create an absolute read address on the image memory. An image display device comprising a circuit.