JPH0223062A - スイッチング電源制御回路 - Google Patents
スイッチング電源制御回路Info
- Publication number
- JPH0223062A JPH0223062A JP17061588A JP17061588A JPH0223062A JP H0223062 A JPH0223062 A JP H0223062A JP 17061588 A JP17061588 A JP 17061588A JP 17061588 A JP17061588 A JP 17061588A JP H0223062 A JPH0223062 A JP H0223062A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- power supply
- control circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 238000009499 grossing Methods 0.000 claims abstract description 9
- 238000003079 width control Methods 0.000 claims abstract description 8
- 230000006378 damage Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100081489 Drosophila melanogaster Obp83a gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチング電源制御回路に関し、特にパワー
Ｍ ＯＳ Ｆ Ｅ Ｔによりスイッチング電源トランス
の一次側をオン・オフ制御し所定の電源電圧を得るスイ
ッチング電源制御回路に関する。
Ｍ ＯＳ Ｆ Ｅ Ｔによりスイッチング電源トランス
の一次側をオン・オフ制御し所定の電源電圧を得るスイ
ッチング電源制御回路に関する。
従来、この種のスイッチング電源制御回路は、第３図に
示すように、演算増幅器Ａ１と定電圧ダ、イオードＤ１
とを備え、整流平滑回路７の出力電源電圧ＶＣＣの変動
に応じたレベルのパルス幅制御信号ＶＰｃを出力する電
圧変動検出回路１と、コンパレータＡ２を備え三角波と
パルス幅制御信号ＶＰＣとを入力しこのパルス幅制御信
号ＶＰＣのレベルに対応したパルス幅のパルス列信号Ｖ
ｐ７を出力するパルス幅変調回路２と、１次電源の基準
電位端子（接地端子）と電源電圧Ｖ ｃＩ端子との間に
直列接続された２つのトランジスタＱ！、Ｑ２を備えパ
ルス列信号Ｖｐ７により出力端と基準電位端子及び電源
電圧■。、端子との間を交互にオン・オフしスイッチン
グ制御信号Ｖｓｃを出力するスイッチング制御回路３と
、スイッチング制御信号■ｓｃをゲート電極に入力して
オン・オフするパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ｐと
２次側に整流平滑回路７を接続したスイッチング電源ト
ランスＴｌとを１次電源の基準電位端子及び電源電圧Ｖ
ＣＩ端子間に直列接続したスイッチング回路６とを有す
る構成となっていた。
示すように、演算増幅器Ａ１と定電圧ダ、イオードＤ１
とを備え、整流平滑回路７の出力電源電圧ＶＣＣの変動
に応じたレベルのパルス幅制御信号ＶＰｃを出力する電
圧変動検出回路１と、コンパレータＡ２を備え三角波と
パルス幅制御信号ＶＰＣとを入力しこのパルス幅制御信
号ＶＰＣのレベルに対応したパルス幅のパルス列信号Ｖ
ｐ７を出力するパルス幅変調回路２と、１次電源の基準
電位端子（接地端子）と電源電圧Ｖ ｃＩ端子との間に
直列接続された２つのトランジスタＱ！、Ｑ２を備えパ
ルス列信号Ｖｐ７により出力端と基準電位端子及び電源
電圧■。、端子との間を交互にオン・オフしスイッチン
グ制御信号Ｖｓｃを出力するスイッチング制御回路３と
、スイッチング制御信号■ｓｃをゲート電極に入力して
オン・オフするパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ｐと
２次側に整流平滑回路７を接続したスイッチング電源ト
ランスＴｌとを１次電源の基準電位端子及び電源電圧Ｖ
ＣＩ端子間に直列接続したスイッチング回路６とを有す
る構成となっていた。
〔発明が解決しようとする課題〕
上述した従来のスイッチング電源制御回路は、整流平滑
回路７の出力電源電圧■ｃｃの変動を電圧変動検出回路
１、パルス幅変調回路２及びスイッチング制御回路３を
介してスイッチング回路６へ伝達制御する組成となって
いるので、これらの複数の回路を介しているほか、出力
電源電圧ＶＣＣ端と接地電位端子間には静電容量が存在
し、また回路配線等の影響で制御の応答速度が低下し、
瞬時の重負荷に対してパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｑ
、−が破壊するという欠点がある。
回路７の出力電源電圧■ｃｃの変動を電圧変動検出回路
１、パルス幅変調回路２及びスイッチング制御回路３を
介してスイッチング回路６へ伝達制御する組成となって
いるので、これらの複数の回路を介しているほか、出力
電源電圧ＶＣＣ端と接地電位端子間には静電容量が存在
し、また回路配線等の影響で制御の応答速度が低下し、
瞬時の重負荷に対してパワーＭ ＯＳ Ｆ Ｅ Ｔ Ｑ
、−が破壊するという欠点がある。
本発明の目的は、制御の応答速度を早めパワーＭ ＯＳ
Ｉ” Ｅ Ｔの破壊を防止することができるスイッチ
ング電源制御回路を提供することにある。
Ｉ” Ｅ Ｔの破壊を防止することができるスイッチ
ング電源制御回路を提供することにある。
本発明のスイッチング電源制御回路は、整流平滑回路の
出力電源電圧の変動に応じたレベルのパルス幅制御電圧
を出力する電圧変動検出回路と、前記パルス幅制御電圧
のレベルに対応したパルス幅のパルス列信号を出力する
パルス幅変調回路と、１次電源の第１及び第２の電源端
子間に直列接続された２つのトランジスタを備え前記パ
ルス列信号により出力端と前記第１及び第２の電源端子
との間を交互にオン・オフしたスイッチング制御信号を
出力するスイッチング制御回路と、前記スイッチング制
御信号をゲート電極に入力してオン・オフするパワーＭ
ＯＳ Ｆ Ｅ Ｔと２次側に前記整流平滑回路を接続
しスイッチング電源トランスとを前記１次電源の第１及
び第２の電源端子間に直列接続したスイッチング回路と
を有するスイッチング電源制御回路において、前記スイ
ッチング制御回路の出力端と＋ｉｉｒ記パワーＭＯＳＦ
ＥＴのゲート電極との間に過電流検出制御信号のレベル
に応じてオン抵抗が制御されるトランジスタを（ｉＭえ
たインピーダンス制御回路を設け、前記スイッチング回
路と前記１次電源の第１の電源端子との間にこのスイッ
チング回路と直列に接続された過電流検出用の抵抗を備
えこの抵抗の端子間電圧に応じて所定のレベルの前記過
電流検出制御信号を出力する過電流検出制御回路を設け
て構成される。
出力電源電圧の変動に応じたレベルのパルス幅制御電圧
を出力する電圧変動検出回路と、前記パルス幅制御電圧
のレベルに対応したパルス幅のパルス列信号を出力する
パルス幅変調回路と、１次電源の第１及び第２の電源端
子間に直列接続された２つのトランジスタを備え前記パ
ルス列信号により出力端と前記第１及び第２の電源端子
との間を交互にオン・オフしたスイッチング制御信号を
出力するスイッチング制御回路と、前記スイッチング制
御信号をゲート電極に入力してオン・オフするパワーＭ
ＯＳ Ｆ Ｅ Ｔと２次側に前記整流平滑回路を接続
しスイッチング電源トランスとを前記１次電源の第１及
び第２の電源端子間に直列接続したスイッチング回路と
を有するスイッチング電源制御回路において、前記スイ
ッチング制御回路の出力端と＋ｉｉｒ記パワーＭＯＳＦ
ＥＴのゲート電極との間に過電流検出制御信号のレベル
に応じてオン抵抗が制御されるトランジスタを（ｉＭえ
たインピーダンス制御回路を設け、前記スイッチング回
路と前記１次電源の第１の電源端子との間にこのスイッ
チング回路と直列に接続された過電流検出用の抵抗を備
えこの抵抗の端子間電圧に応じて所定のレベルの前記過
電流検出制御信号を出力する過電流検出制御回路を設け
て構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例が第３図に示された従来のスイッチング電源
制御回路と相違する点は、スイッチング制御回１ｉ’！
３の出力端とスイッチング回路６のパワーＭ ＯＳ
Ｆ Ｅ’ｌ’ Ｑ ｐのグー１〜電極との間に、過電流
検出制御信号Ｖ。Ｃのレベルに応じてオン抵抗が制御さ
れる接合型Ｆ ＥＴ Ｑ 、を備えたインピーダンス制
御回路５を設け、スイッチング回路６と１次電源の基準
電位端子（接地端子）との間に、このスイッチング回路
６と直列に接続された過電流検出用の抵抗Ｒ７と、定電
圧ダイオードＤ２と演算増幅器Δ１とを備え、この抵抗
Ｒ７の端子間電圧に応じて所定のレベルの過電流検出制
御信号ＶＯｃを出力する過電流検出制御回路４を設けた
点にある。
制御回路と相違する点は、スイッチング制御回１ｉ’！
３の出力端とスイッチング回路６のパワーＭ ＯＳ
Ｆ Ｅ’ｌ’ Ｑ ｐのグー１〜電極との間に、過電流
検出制御信号Ｖ。Ｃのレベルに応じてオン抵抗が制御さ
れる接合型Ｆ ＥＴ Ｑ 、を備えたインピーダンス制
御回路５を設け、スイッチング回路６と１次電源の基準
電位端子（接地端子）との間に、このスイッチング回路
６と直列に接続された過電流検出用の抵抗Ｒ７と、定電
圧ダイオードＤ２と演算増幅器Δ１とを備え、この抵抗
Ｒ７の端子間電圧に応じて所定のレベルの過電流検出制
御信号ＶＯｃを出力する過電流検出制御回路４を設けた
点にある。
過電流検出制御信号ＶＤＣは、スイッチング回路６に過
電流が流れるとインピーダンス制御回路５の接合型Ｆ
Ｅ Ｔ Ｑ 、＋のオン抵抗を増大させ、スイッチング
制御回路３の出力端とパワーＭＯ３ＦＥ ’Ｔ Ｑ ｐ
のゲートとの間のインピーダンスを高くするようにレベ
ル変化する。即ち、抵抗Ｒ７の端子間電圧が定電圧ダイ
オードＤ２で定まる所定のレベルを越えると演算増幅器
Ａ３の出力端から出力される過電流検出制御信号ＶＤＣ
のレベルは低下し、接合型Ｆ Ｅ Ｔ Ｑ Ｊのオン抵
抗は増大する。
電流が流れるとインピーダンス制御回路５の接合型Ｆ
Ｅ Ｔ Ｑ 、＋のオン抵抗を増大させ、スイッチング
制御回路３の出力端とパワーＭＯ３ＦＥ ’Ｔ Ｑ ｐ
のゲートとの間のインピーダンスを高くするようにレベ
ル変化する。即ち、抵抗Ｒ７の端子間電圧が定電圧ダイ
オードＤ２で定まる所定のレベルを越えると演算増幅器
Ａ３の出力端から出力される過電流検出制御信号ＶＤＣ
のレベルは低下し、接合型Ｆ Ｅ Ｔ Ｑ Ｊのオン抵
抗は増大する。
ところで、パワーＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ｐの入力
容量は一般的に数千ｐＦ程度あるため、パワーＭＯＳＦ
ＥＴＱＰの高速スイッチングを行なう為には、ゲート電
極と基準電位端子及び電源電圧Ｖ Ｃ１端子との間のイ
ンピーダンスを下げることが重要な要素となる。
容量は一般的に数千ｐＦ程度あるため、パワーＭＯＳＦ
ＥＴＱＰの高速スイッチングを行なう為には、ゲート電
極と基準電位端子及び電源電圧Ｖ Ｃ１端子との間のイ
ンピーダンスを下げることが重要な要素となる。
ところが、過度にインピーダンスを下げると、パワーＭ
ＯＳ Ｆ Ｅ Ｔ Ｑ ｐがターンオフした際過電力
破壊に至ることがある。なぜならば、急速にターンオフ
すると、トレイン・ソース間電圧が急上昇する一方、ス
イッチング電源トランスＴｌが誘導性負荷である為に電
流の下降が急激に始まらずこのパワーＭ ＯＳ Ｆ Ｅ
Ｔ Ｑ ｐに短時間に過大な電力が印加される為であ
り、上記過電力破壊保護に対する制御回路の設計がスイ
ッチング電源における重要な要素となっている。
ＯＳ Ｆ Ｅ Ｔ Ｑ ｐがターンオフした際過電力
破壊に至ることがある。なぜならば、急速にターンオフ
すると、トレイン・ソース間電圧が急上昇する一方、ス
イッチング電源トランスＴｌが誘導性負荷である為に電
流の下降が急激に始まらずこのパワーＭ ＯＳ Ｆ Ｅ
Ｔ Ｑ ｐに短時間に過大な電力が印加される為であ
り、上記過電力破壊保護に対する制御回路の設計がスイ
ッチング電源における重要な要素となっている。
以上の事実より、パワーＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ｐ
の有効な制御回路は、次の様に考えることが出来る。
の有効な制御回路は、次の様に考えることが出来る。
即ち、ターンオフ、ターンオン時には極力、インピーダ
ンス制御回路５を含むゲートドライブ回路のインピーダ
ンスを下げ、しかしターンオフ時にパワーＭ ＯＳ Ｆ
Ｅ Ｔ Ｑ ｐがターンオフ破壊に至らぬ程度にして
効率、破壊耐量とも最適値で動作させる事が理想的であ
る。
ンス制御回路５を含むゲートドライブ回路のインピーダ
ンスを下げ、しかしターンオフ時にパワーＭ ＯＳ Ｆ
Ｅ Ｔ Ｑ ｐがターンオフ破壊に至らぬ程度にして
効率、破壊耐量とも最適値で動作させる事が理想的であ
る。
因みに本発明では、ゲートドライブ回路のインピーダン
スの制御を接合型Ｆ Ｅ Ｔ Ｑ Ｊの順・逆側方向の
インピーダンス特性（オン抵抗）を利用して実行し、こ
の接合型Ｆ Ｅ Ｔ Ｑ 、、＋の制御をパワーＭ Ｏ
Ｓ Ｆ Ｅ Ｔ Ｑ ｐのソース電流に基づいて動作す
る過電流検出制御回路４により行っている。
スの制御を接合型Ｆ Ｅ Ｔ Ｑ Ｊの順・逆側方向の
インピーダンス特性（オン抵抗）を利用して実行し、こ
の接合型Ｆ Ｅ Ｔ Ｑ 、、＋の制御をパワーＭ Ｏ
Ｓ Ｆ Ｅ Ｔ Ｑ ｐのソース電流に基づいて動作す
る過電流検出制御回路４により行っている。
従って、パワーＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ｐに過電流
が流れると過電流検出制御回路４によりただちに接合型
Ｆ Ｅ Ｔ Ｑ 、＋のオン抵抗を増大させるので、制
御経路が短縮され保護応答時間を短縮することができる
。
が流れると過電流検出制御回路４によりただちに接合型
Ｆ Ｅ Ｔ Ｑ 、＋のオン抵抗を増大させるので、制
御経路が短縮され保護応答時間を短縮することができる
。
第２図は本発明の第２の実施例を示す回路図である。
ターンオン、ターンオフ時のインピーダンスは低くする
ことが望ましく、一般にはターンオフ時の方を低くする
場合が多い。
ことが望ましく、一般にはターンオフ時の方を低くする
場合が多い。
二の実施例においては、インピーダンス制御回路ＳＡを
接合型Ｆ Ｅ Ｔ Ｑ Ｊと直列にダイオードＤ、と抵
抗Ｒ８との並列回路を接続した構成とし、ターンオフ時
には接合型Ｆ Ｅ Ｔ Ｑ 、、＋のオン抵抗、ターン
オン時には接合型Ｆ Ｅ Ｔ Ｑ Ｊのオン抵抗と抵抗
Ｒ８との和の抵抗でゲートドライブ回路のインピーダン
スを制御している。
接合型Ｆ Ｅ Ｔ Ｑ Ｊと直列にダイオードＤ、と抵
抗Ｒ８との並列回路を接続した構成とし、ターンオフ時
には接合型Ｆ Ｅ Ｔ Ｑ 、、＋のオン抵抗、ターン
オン時には接合型Ｆ Ｅ Ｔ Ｑ Ｊのオン抵抗と抵抗
Ｒ８との和の抵抗でゲートドライブ回路のインピーダン
スを制御している。
以上説明したように本発明は、スイッチング制御回路の
出力端とパワーＭＯＳ Ｆ ＥＴのグー１−’＋Ｓ極と
の間にオン抵抗制御されるトランジスタを備えたインピ
ーダンス制御回路を設け、パワーＭＯＳＦＥＴのソース
電流を検出する抵抗を設けてこの抵抗の端子間電圧によ
りトランジスタのオン抵抗を制御する構成とすることに
より、パワーＭＯＳＦＥＴのゲートドライブ回路のイン
ピーダンスの制御経路が短縮されるので保護応答時間を
短縮することができ、パワーＭ ＯＳ Ｉ” Ｅ Ｔの
破壊を防止することかできる効果がある。
出力端とパワーＭＯＳ Ｆ ＥＴのグー１−’＋Ｓ極と
の間にオン抵抗制御されるトランジスタを備えたインピ
ーダンス制御回路を設け、パワーＭＯＳＦＥＴのソース
電流を検出する抵抗を設けてこの抵抗の端子間電圧によ
りトランジスタのオン抵抗を制御する構成とすることに
より、パワーＭＯＳＦＥＴのゲートドライブ回路のイン
ピーダンスの制御経路が短縮されるので保護応答時間を
短縮することができ、パワーＭ ＯＳ Ｉ” Ｅ Ｔの
破壊を防止することかできる効果がある。
また、大電流動作時には、ドレイン電流、電圧波形等の
急激な変化が緩和され鈍るので、電磁波雑音を低減する
ことかできる効果もある。
急激な変化が緩和され鈍るので、電磁波雑音を低減する
ことかできる効果もある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は従来のスイッチング電源制
−御回路の一例を示す回路図である。 １・・・電圧変動検出回路、２・・・パルス幅変調回路
、３・・・スイッチング制御回路、４・・・過電流検出
制御回路、５，５Ａ・・・インピーダンス制御回路、６
・・・スイッチング回路、７・・・整流平滑回路、Ａ１
・・・演算増幅器、Ａ２・・・コンパレータ、Ａ３・・
・演算増幅器、ＤＩ、Ｄ２・・・定電圧ダイオード、Ｄ
３・・・ダイオード、Ｑｌ、Ｑ２・・・トランジスタ、
Ｑ、・・・接合型ＦＥＴ、Ｑｐ・・・パワーＭＯＳＦＥ
Ｔ、Ｒ１〜Ｒ８・・・抵抗、Ｔ１・・・スイッチング電
源トランス
施例を示す回路図、第３図は従来のスイッチング電源制
−御回路の一例を示す回路図である。 １・・・電圧変動検出回路、２・・・パルス幅変調回路
、３・・・スイッチング制御回路、４・・・過電流検出
制御回路、５，５Ａ・・・インピーダンス制御回路、６
・・・スイッチング回路、７・・・整流平滑回路、Ａ１
・・・演算増幅器、Ａ２・・・コンパレータ、Ａ３・・
・演算増幅器、ＤＩ、Ｄ２・・・定電圧ダイオード、Ｄ
３・・・ダイオード、Ｑｌ、Ｑ２・・・トランジスタ、
Ｑ、・・・接合型ＦＥＴ、Ｑｐ・・・パワーＭＯＳＦＥ
Ｔ、Ｒ１〜Ｒ８・・・抵抗、Ｔ１・・・スイッチング電
源トランス
Claims (1)
- 整流平滑回路の出力電源電圧の変動に応じたレベルのパ
ルス幅制御電圧を出力する電圧変動検出回路と、前記パ
ルス幅制御電圧のレベルに対応したパルス幅のパルス列
信号を出力するパルス幅変調回路と、１次電源の第１及
び第２の電源端子間に直列接続された２つのトランジス
タを備え前記パルス列信号により出力端と前記第１及び
第２の電源端子との間を交互にオン・オフしスイッチン
グ制御信号を出力するスイッチング制御回路と、前記ス
イッチング制御信号をゲート電極に入力してオン・オフ
するパワーＭＯＳＦＥＴと２次側に前記整流平滑回路を
接続したスイッチング電源トランスとを前記１次電源の
第１及び第２の電源端子間に直列接続したスイッチング
回路とを有するスイッチング電源制御回路において、前
記スイッチング制御回路の出力端と前記パワーＭＯＳＦ
ＥＴのゲート電極との間に過電流検出制御信号のレベル
に応じてオン抵抗が制御されるトランジスタを備えたイ
ンピーダンス制御回路を設け、前記スイッチング回路と
前記１次電源の第１の電源端子との間にこのスイッチン
グ回路と直列に接続された過電流検出用の抵抗を備えこ
の抵抗の端子間電圧に応じて所定のレベルの前記過電流
検出制御信号を出力する過電流検出制御回路を設けたこ
とを特徴とするスイッチング電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17061588A JPH0223062A (ja) | 1988-07-08 | 1988-07-08 | スイッチング電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17061588A JPH0223062A (ja) | 1988-07-08 | 1988-07-08 | スイッチング電源制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223062A true JPH0223062A (ja) | 1990-01-25 |
Family
ID=15908148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17061588A Pending JPH0223062A (ja) | 1988-07-08 | 1988-07-08 | スイッチング電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223062A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59221347A (ja) * | 1983-05-31 | 1984-12-12 | Mitsui Petrochem Ind Ltd | 熱可塑性エラストマーの射出融着方法 |
| US8839535B2 (en) | 2006-03-30 | 2014-09-23 | Esco Corporation | Wear assembly |
| US9222353B2 (en) | 2008-01-08 | 2015-12-29 | Esco Corporation | Tip for an earth working roll |
-
1988
- 1988-07-08 JP JP17061588A patent/JPH0223062A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59221347A (ja) * | 1983-05-31 | 1984-12-12 | Mitsui Petrochem Ind Ltd | 熱可塑性エラストマーの射出融着方法 |
| JPH0410505B2 (ja) * | 1983-05-31 | 1992-02-25 | ||
| US8839535B2 (en) | 2006-03-30 | 2014-09-23 | Esco Corporation | Wear assembly |
| US9650764B2 (en) | 2006-03-30 | 2017-05-16 | Esco Corporation | Wear assembly for use on earth working equipment |
| US9816254B2 (en) | 2006-03-30 | 2017-11-14 | Esco Corporation | Wear assembly for use on earth working equipment |
| US10829912B2 (en) | 2006-03-30 | 2020-11-10 | Esco Group Llc | Wear assembly for use on earth working equipment |
| US9222353B2 (en) | 2008-01-08 | 2015-12-29 | Esco Corporation | Tip for an earth working roll |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| KR970003185B1 (ko) | 파워트랜지스터용 과전류 보호회로 | |
| CN105577153B (zh) | 半导体装置 | |
| JP3752943B2 (ja) | 半導体素子の駆動装置及びその制御方法 | |
| US5724218A (en) | Power transistor with short-circuit protection | |
| EP0585926A2 (en) | Insulated gate semiconductor device | |
| US4952827A (en) | Circuit arrangement for controlling the load current in a power MOSFET | |
| JP2000083371A (ja) | 電力変換器におけるゲート駆動回路 | |
| JP3505539B2 (ja) | 立上り区間消去回路 | |
| US11196413B2 (en) | Driving circuit for switching element, and switching circuit | |
| JP7132099B2 (ja) | 電力変換装置 | |
| JPH0653795A (ja) | 半導体装置 | |
| JPH02278915A (ja) | 電力用ｍｏｓｆｅｔの保護回路 | |
| JPH0223062A (ja) | スイッチング電源制御回路 | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JP2004119842A (ja) | 電力用半導体素子の駆動回路 | |
| JPH06105448A (ja) | 保護機能を備えたスイッチ装置 | |
| JP2021151039A (ja) | ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置 | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JPS61261919A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| JPH0720365B2 (ja) | 静電誘導形自己消弧素子の駆動回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JPS6211916A (ja) | 電力用ｍｏｓ電界効果トランジスタの過電流保護回路 |