JPH0222822A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0222822A JPH0222822A JP63173145A JP17314588A JPH0222822A JP H0222822 A JPH0222822 A JP H0222822A JP 63173145 A JP63173145 A JP 63173145A JP 17314588 A JP17314588 A JP 17314588A JP H0222822 A JPH0222822 A JP H0222822A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- abrasive grains
- sphere
- abrasive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005247 gettering Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000006061 abrasive grain Substances 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract description 2
- 239000010419 fine particle Substances 0.000 abstract 2
- 238000010008 shearing Methods 0.000 abstract 2
- 230000007704 transition Effects 0.000 abstract 1
- 239000002245 particle Substances 0.000 description 18
- 238000011109 contamination Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 238000005488 sandblasting Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 231100000241 scar Toxicity 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/024—Defect control-gettering and annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、半導体基板の製造過程における機械的歪に
よるゲッタリングを改良してパーティクル発生の少ない
半導体基板を得る製造方法に関する。
よるゲッタリングを改良してパーティクル発生の少ない
半導体基板を得る製造方法に関する。
従来の技術
半導体素子の製造工程において、半導体基板は種々の熱
処理を受ける。この熱処理に際し半導体基板が外部から
汚染されていると半導体基板の特性は著しく劣化する。
処理を受ける。この熱処理に際し半導体基板が外部から
汚染されていると半導体基板の特性は著しく劣化する。
そこで、半導体基板への汚染を極力防止することが必要
である。
である。
上記汚染防止の手段としてゲッタリングが用いられてい
るが、このゲッタリングは重金属が結晶欠陥へ集る性質
を利用して、汚染物質を基板の活性領域以外の部分へ集
めるものであり、基板裏面にサンドブラストなどによる
機械的加工歪や、レーザー光照射による歪の導入などの
エクストリンシックゲッタリング（ＥＧ）と、基板に存
在する欠陥自体にゲッタリング能力をもたせ、熱処理に
より表面に無欠陥層を形成するイントリンシックゲッタ
リング（ＩＧ）の二つがある。
るが、このゲッタリングは重金属が結晶欠陥へ集る性質
を利用して、汚染物質を基板の活性領域以外の部分へ集
めるものであり、基板裏面にサンドブラストなどによる
機械的加工歪や、レーザー光照射による歪の導入などの
エクストリンシックゲッタリング（ＥＧ）と、基板に存
在する欠陥自体にゲッタリング能力をもたせ、熱処理に
より表面に無欠陥層を形成するイントリンシックゲッタ
リング（ＩＧ）の二つがある。
従来より、前者のＥＧ法のなかで機械的歪付けを行う方
法は、汚染を恐れ基板と同材質で第６図に示すようなと
がった角のある不定形の砥粒が用いられている。この不
定形砥粒が半導体基板（２）の裏面に衝突するモデルを
第７図に示す。第７図の（Ａ）（Ｂ）（Ｃ）は衝突時の
接触面圧分布であり（ａ＞（ｂ）（ｃ）は前記接触面圧
分布の各々に対応する剪断応力分布である。この接触面
圧分布にて、砥粒が衝突した周辺側が一般に接触面圧が
高（、また前記周辺の基板表層部に剪断応力が最大に分
布し、そのために表面破砕が発生する。
法は、汚染を恐れ基板と同材質で第６図に示すようなと
がった角のある不定形の砥粒が用いられている。この不
定形砥粒が半導体基板（２）の裏面に衝突するモデルを
第７図に示す。第７図の（Ａ）（Ｂ）（Ｃ）は衝突時の
接触面圧分布であり（ａ＞（ｂ）（ｃ）は前記接触面圧
分布の各々に対応する剪断応力分布である。この接触面
圧分布にて、砥粒が衝突した周辺側が一般に接触面圧が
高（、また前記周辺の基板表層部に剪断応力が最大に分
布し、そのために表面破砕が発生する。
従ってひずみを強く入れるように加工するとパーティク
ルが増加し、基板の活性領域にパーティクルが吸着され
ると共に、デバイス中の熱処理でショット跡及びその周
辺からパーティクルの発生が多くデバイス歩留を悪化す
る。
ルが増加し、基板の活性領域にパーティクルが吸着され
ると共に、デバイス中の熱処理でショット跡及びその周
辺からパーティクルの発生が多くデバイス歩留を悪化す
る。
そのため、従来のゲッタリングとしてのサンドブラスト
は、パーティクル発生を極力抑制するため歪強度を低下
させていた。
は、パーティクル発生を極力抑制するため歪強度を低下
させていた。
発明が解決しようとする課題
上記のごとく、従来のサンドブラストによるゲッタリン
グは、パーティクル発生を抑制するため歪強度を低下し
ているため優れたゲッタリング効果が得られなかった。
グは、パーティクル発生を抑制するため歪強度を低下し
ているため優れたゲッタリング効果が得られなかった。
この発明は、かかる現状にかんがみ、サンドブラストに
より歪付けは強く、しかもパーティクル発生が少ない半
導体基板を製造する方法を提案するものである。
より歪付けは強く、しかもパーティクル発生が少ない半
導体基板を製造する方法を提案するものである。
課題を解決するための手段
上記目的を達成するため、この発明は半導体基板の製造
過程におけるゲッタリングにおいて、半導体基板裏面に
球体または球体近似の球状砥粒を打付け、衝突中心の基
板内部に最大点のある応力を発生させることにより、基
板内部に破壊を発生させてゲッタリング層を形成するの
である。
過程におけるゲッタリングにおいて、半導体基板裏面に
球体または球体近似の球状砥粒を打付け、衝突中心の基
板内部に最大点のある応力を発生させることにより、基
板内部に破壊を発生させてゲッタリング層を形成するの
である。
作 用
球体または球体近似の球状砥粒（１）を半導体基板（２
）の裏面（３）に打付けると、第１図に示すようにヘル
ツ圧（５）により衝撃中心が最大で周辺に向って小ざく
なる血圧応力分布（４）で、かつ剪断応力最大点が基板
内部に生じ、その結果内部に破壊を発生させることがで
きる。そのため、ショット跡から発生するパーティクル
が著しく低減する。
）の裏面（３）に打付けると、第１図に示すようにヘル
ツ圧（５）により衝撃中心が最大で周辺に向って小ざく
なる血圧応力分布（４）で、かつ剪断応力最大点が基板
内部に生じ、その結果内部に破壊を発生させることがで
きる。そのため、ショット跡から発生するパーティクル
が著しく低減する。
実施例
引上げ法により製造された（Ｑｉ ） ＝１４ｘ１０１
７ａｔｍ／ＣＣ以下の結晶方位＜ １００＞面としたシ
リコン単結晶インゴットから多数のシリコン基板を作り
、各シリコン基板の裏面にサンドブラスト法により歪層
を形成した。すなわち、この発明の実施による球状砥粒
（大きざ二数ｌｌｍ−数十、ａｍ）と、比較のため従来
のとがった角の有る不定形砥粒（大きさ：数〃ｍ〜数十
μｍ）を用い、打付は速度、時間及び砥液濃度（砥粒含
有量１〜２０％）を変えて打付け、歪強度の異なる複数
のシリコン基板を作製した。
７ａｔｍ／ＣＣ以下の結晶方位＜ １００＞面としたシ
リコン単結晶インゴットから多数のシリコン基板を作り
、各シリコン基板の裏面にサンドブラスト法により歪層
を形成した。すなわち、この発明の実施による球状砥粒
（大きざ二数ｌｌｍ−数十、ａｍ）と、比較のため従来
のとがった角の有る不定形砥粒（大きさ：数〃ｍ〜数十
μｍ）を用い、打付は速度、時間及び砥液濃度（砥粒含
有量１〜２０％）を変えて打付け、歪強度の異なる複数
のシリコン基板を作製した。
上記サンドブラスト法の実施の一例として、粒径が平均
２３μｍの球状砥粒Ａ＆２０３を基板に打付けた場合の
基板裏面の顕微鏡写真に基いたショット跡の模式図を第
４図へに、また同じく粒径が平均２３燗の角の有る不定
形砥粒Ｓｉｏ２を打付けた場合のショット跡の模式図を
第５図へに示す。第４図Ａの球状砥粒によるショット跡
の傷模様は第５図Ａの不定形砥粒による表面傷模様とは
明らかに相違している。
２３μｍの球状砥粒Ａ＆２０３を基板に打付けた場合の
基板裏面の顕微鏡写真に基いたショット跡の模式図を第
４図へに、また同じく粒径が平均２３燗の角の有る不定
形砥粒Ｓｉｏ２を打付けた場合のショット跡の模式図を
第５図へに示す。第４図Ａの球状砥粒によるショット跡
の傷模様は第５図Ａの不定形砥粒による表面傷模様とは
明らかに相違している。
そして、上記の各種シリコン基板を１０００℃で２０時
間処理したのちフッ酸に浸漬してパーティクル汚染を調
べるための試料を作り汚染状態を観察した。また各試料
を重金属により汚染させて拡散炉に入れ１０００℃×２
時間の熱処理を行い７５０人の酸化膜をつけたのら、３
ｍｍ角のアルミニウム電極を取着しＭＯＳキャパシタを
作製し、ｃ−を法によりライフタイムを測定した。
間処理したのちフッ酸に浸漬してパーティクル汚染を調
べるための試料を作り汚染状態を観察した。また各試料
を重金属により汚染させて拡散炉に入れ１０００℃×２
時間の熱処理を行い７５０人の酸化膜をつけたのら、３
ｍｍ角のアルミニウム電極を取着しＭＯＳキャパシタを
作製し、ｃ−を法によりライフタイムを測定した。
この際の汚染状態の一例として、上記球状砥粒Ｍ２Ｏ３
を基板裏面に打付けたのち、１０００’ＣＸ２時間の熱
処理を行い酸化膜を除去した際の基板裏面の顕微鏡写真
に基いた汚染状態の模式図を第４図Ｂに、また同じく上
記不定形砥粒５ＬＯ２を打付けた場合の汚染状態の模式
図を第５図Ｂに示す。この結果より不定形砥粒を使った
場合には汚染が大きいことがわかる。
を基板裏面に打付けたのち、１０００’ＣＸ２時間の熱
処理を行い酸化膜を除去した際の基板裏面の顕微鏡写真
に基いた汚染状態の模式図を第４図Ｂに、また同じく上
記不定形砥粒５ＬＯ２を打付けた場合の汚染状態の模式
図を第５図Ｂに示す。この結果より不定形砥粒を使った
場合には汚染が大きいことがわかる。
上記の結果を、表面検査装置によりカウントした素子面
汚染のパーティクル数（０，２５μｍ以上）を縦軸とし
、ＭＯＳキャパシタのライフタイム値を横軸としたグラ
フとして第２図に示す。
汚染のパーティクル数（０，２５μｍ以上）を縦軸とし
、ＭＯＳキャパシタのライフタイム値を横軸としたグラ
フとして第２図に示す。
第２図より、従来のとがった角の有る不定形砥粒で歪付
けした基板では、ライフタイム値が１０″″４以上でゲ
ッタリング効果が十分なものは、汚染パーティクル数が
１０２個以上でライフタイム値に比例して増加しており
、また汚染パーティクル数が１０２個以下の基板はライ
フタイム値が１０−４以下であった。これに対し、この
発明により球状砥粒で歪付けした基板では、ライフタイ
ム値が１０−４以上のものでも汚染パーティクル数は１
０２個以下であった。
けした基板では、ライフタイム値が１０″″４以上でゲ
ッタリング効果が十分なものは、汚染パーティクル数が
１０２個以上でライフタイム値に比例して増加しており
、また汚染パーティクル数が１０２個以下の基板はライ
フタイム値が１０−４以下であった。これに対し、この
発明により球状砥粒で歪付けした基板では、ライフタイ
ム値が１０−４以上のものでも汚染パーティクル数は１
０２個以下であった。
つまり、とがった角の有る不定形砥粒で歪付けした基板
は、ゲッタリング効果の増加と共に付着粒子数が増加す
るが、球状砥粒で歪付けした基板はゲッタリング効果が
増加してもパーティクル汚染を抑えることができ、素子
の酸化膜耐圧を劣化させないことがわかる。
は、ゲッタリング効果の増加と共に付着粒子数が増加す
るが、球状砥粒で歪付けした基板はゲッタリング効果が
増加してもパーティクル汚染を抑えることができ、素子
の酸化膜耐圧を劣化させないことがわかる。
また、上記により作製した基板の機械的歪の評価を行う
ため１１５０’ＣＸ２時間の熱処理をしたのち、選択エ
ツチングを行い裏面の転位集合体を顕微鏡により観察し
た。その結果を第３図〜第５図に示す。
ため１１５０’ＣＸ２時間の熱処理をしたのち、選択エ
ツチングを行い裏面の転位集合体を顕微鏡により観察し
た。その結果を第３図〜第５図に示す。
第３図は横軸を転位集合体の大きざ、縦軸を頻度とした
グラフであり、とがった角の有る不定形砥粒で歪付けし
た基板では、転位集合体の大きざに幅があり、大きざが
揃っていないが、球状砥粒で歪付けした基板では、転位
集合体の大きさの幅が小さく、大きさが揃っていること
がわかる。
グラフであり、とがった角の有る不定形砥粒で歪付けし
た基板では、転位集合体の大きざに幅があり、大きざが
揃っていないが、球状砥粒で歪付けした基板では、転位
集合体の大きさの幅が小さく、大きさが揃っていること
がわかる。
つまり、球状砥粒は形状に方向性が少ないため、砥粒に
加えられた力を、そのまま基板に伝えることができ転位
集合体の大きざを容易に制御できる。
加えられた力を、そのまま基板に伝えることができ転位
集合体の大きざを容易に制御できる。
さらに球状砥粒は分級が容易であり、そのため転位集合
体の大きざの制御性はざらに向上できる。
体の大きざの制御性はざらに向上できる。
なお、転位集合体の大きさ及び深さの制御に関しては、
使用する球状砥粒の材質、粒径を選択することにより制
御できる。
使用する球状砥粒の材質、粒径を選択することにより制
御できる。
上記転位集合体を顕微鏡により観察した一例として、上
記球状砥粒Ｍ２Ｏ３を使った場合の模式図を第４図Ｃに
、また不定形砥粒５ＬＯ２を使った場合の模式図を第５
図Ｃに示す。この結果よりこの発明の実施による第４図
Ｃの場合はショット跡（大きな黒部弁）の周囲には無数
の転位（小さな黒点）が見られ歪強度が大きいことがわ
かる。これに対し、不定形砥粒を使った第５図Ｃの場合
は無数の小さなショット跡があるが、その周囲には多く
の転位は見られない。
記球状砥粒Ｍ２Ｏ３を使った場合の模式図を第４図Ｃに
、また不定形砥粒５ＬＯ２を使った場合の模式図を第５
図Ｃに示す。この結果よりこの発明の実施による第４図
Ｃの場合はショット跡（大きな黒部弁）の周囲には無数
の転位（小さな黒点）が見られ歪強度が大きいことがわ
かる。これに対し、不定形砥粒を使った第５図Ｃの場合
は無数の小さなショット跡があるが、その周囲には多く
の転位は見られない。
発明の効果
この発明は上記したように、ゲッタリング効果を低下さ
せることなく表面に汚染の少ない基板を作ることができ
、また基板表面に形成する転位集合体の大きさを均一に
制御できるため、所要強度の均一歪層を容易に形成する
ことができ、素子歩留が向上する。
せることなく表面に汚染の少ない基板を作ることができ
、また基板表面に形成する転位集合体の大きさを均一に
制御できるため、所要強度の均一歪層を容易に形成する
ことができ、素子歩留が向上する。
第１図はこの発明で用いる球状砥粒を半導体基板に打付
けた際に発生する応力の応力分布を示す説明図（Ａ図）
と基板内部に発生する応力最大点を示す説明図（ａ図）
、第２図はシリコン素子のライフタイム値と汚染パーテ
ィクル数との関係を示すグラフ、第３図はシリコン基板
の裏面に形成する転位集合体の大きざのばらつきを示す
グラフ、第４図はこの発明の実施により球状砥粒を基板
裏面に打付けた場合の裏面状態の模式図で、Ａ図はサン
ドブラスト後の状態、Ｂ図はざらに熱処理を施して酸化
膜を除去したあとの汚染状態、０図はサンドブラスト後
に熱処理とエツチングを行ったたあとの転位状態を示す
、第５図は従来法により不定形砥粒を基板裏面に打付け
た場合の裏面状態の模式図で、Ａ図はサンドブラスト後
の状態、Ｂ図はさらに熱処理を施して酸化膜を除去した
あとの汚染状態、０図はサンドブラスト後に熱処理とエ
ツチングを行ったあとの転位状態を示す、第６図はとが
った角を有する不定形砥粒の模式図、第７図（Ａ＞（Ｂ
）（Ｃ）は第６図の不定形砥粒が半導体基板に衝突した
時の面圧応力分布のモデル、第７図（ａ）（ｂ）（ｃ）
は前記接触面圧分布各々に対応する剪断応力分布のモデ
ルである。 １・・・球状砥粒 ２・・・半導体基板３・・・
裏面 ４・・・応力分布５・・・ヘルツ圧
けた際に発生する応力の応力分布を示す説明図（Ａ図）
と基板内部に発生する応力最大点を示す説明図（ａ図）
、第２図はシリコン素子のライフタイム値と汚染パーテ
ィクル数との関係を示すグラフ、第３図はシリコン基板
の裏面に形成する転位集合体の大きざのばらつきを示す
グラフ、第４図はこの発明の実施により球状砥粒を基板
裏面に打付けた場合の裏面状態の模式図で、Ａ図はサン
ドブラスト後の状態、Ｂ図はざらに熱処理を施して酸化
膜を除去したあとの汚染状態、０図はサンドブラスト後
に熱処理とエツチングを行ったたあとの転位状態を示す
、第５図は従来法により不定形砥粒を基板裏面に打付け
た場合の裏面状態の模式図で、Ａ図はサンドブラスト後
の状態、Ｂ図はさらに熱処理を施して酸化膜を除去した
あとの汚染状態、０図はサンドブラスト後に熱処理とエ
ツチングを行ったあとの転位状態を示す、第６図はとが
った角を有する不定形砥粒の模式図、第７図（Ａ＞（Ｂ
）（Ｃ）は第６図の不定形砥粒が半導体基板に衝突した
時の面圧応力分布のモデル、第７図（ａ）（ｂ）（ｃ）
は前記接触面圧分布各々に対応する剪断応力分布のモデ
ルである。 １・・・球状砥粒 ２・・・半導体基板３・・・
裏面 ４・・・応力分布５・・・ヘルツ圧
Claims (1)
- １ 半導体基板裏面に球体または球体近似の球状砥粒を
打付け、衝突中心の基板内部に最大点のある応力を発生
させることにより、基板内部に破壊を発生させてゲッタ
リング層を形成することを特徴とする半導体基板の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173145A JPH0222822A (ja) | 1988-07-11 | 1988-07-11 | 半導体基板の製造方法 |
| DE3922563A DE3922563A1 (de) | 1988-07-11 | 1989-07-08 | Verfahren zur herstellung eines halbleiter-wafers |
| US07/377,276 US5051375A (en) | 1988-07-11 | 1989-07-10 | Method of producing semiconductor wafer through gettering using spherical abrasives |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173145A JPH0222822A (ja) | 1988-07-11 | 1988-07-11 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0222822A true JPH0222822A (ja) | 1990-01-25 |
| JPH0529307B2 JPH0529307B2 (ja) | 1993-04-30 |
Family
ID=15954945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173145A Granted JPH0222822A (ja) | 1988-07-11 | 1988-07-11 | 半導体基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5051375A (ja) |
| JP (1) | JPH0222822A (ja) |
| DE (1) | DE3922563A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235876A (ja) * | 2012-05-02 | 2013-11-21 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5401319A (en) * | 1992-08-27 | 1995-03-28 | Applied Materials, Inc. | Lid and door for a vacuum chamber and pretreatment therefor |
| JP2719113B2 (ja) * | 1994-05-24 | 1998-02-25 | 信越半導体株式会社 | 単結晶シリコンウェーハの歪付け方法 |
| US5426061A (en) * | 1994-09-06 | 1995-06-20 | Midwest Research Institute | Impurity gettering in semiconductors |
| JP3264367B2 (ja) * | 1998-10-14 | 2002-03-11 | 信越半導体株式会社 | サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法 |
| US6406923B1 (en) * | 2000-07-31 | 2002-06-18 | Kobe Precision Inc. | Process for reclaiming wafer substrates |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338593A (en) * | 1976-09-13 | 1978-04-08 | Katsuji Shimizu | Feed for culturing fishes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038786A (en) * | 1974-09-27 | 1977-08-02 | Lockheed Aircraft Corporation | Sandblasting with pellets of material capable of sublimation |
| US4525239A (en) * | 1984-04-23 | 1985-06-25 | Hewlett-Packard Company | Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits |
| DE3738344A1 (de) * | 1986-11-14 | 1988-05-26 | Mitsubishi Electric Corp | Anlage zum einfuehren von gitterstoerstellen und verfahren dazu |
| DE3844649C2 (ja) * | 1987-06-23 | 1992-04-23 | Taiyo Sanso Co. Ltd., Osaka, Jp |
-
1988
- 1988-07-11 JP JP63173145A patent/JPH0222822A/ja active Granted
-
1989
- 1989-07-08 DE DE3922563A patent/DE3922563A1/de active Granted
- 1989-07-10 US US07/377,276 patent/US5051375A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338593A (en) * | 1976-09-13 | 1978-04-08 | Katsuji Shimizu | Feed for culturing fishes |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235876A (ja) * | 2012-05-02 | 2013-11-21 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3922563C2 (ja) | 1991-11-07 |
| US5051375A (en) | 1991-09-24 |
| JPH0529307B2 (ja) | 1993-04-30 |
| DE3922563A1 (de) | 1990-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1324167C (zh) | 钽酸锂基片及其制备方法 | |
| TW200524833A (en) | Methods of finishing quartz glass surfaces and components made by the methods | |
| Miyazaki et al. | Microstructure observation of “crystal-originated particles” on silicon wafers | |
| DE10131249A1 (de) | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material | |
| WO2002011166A2 (en) | Quartz glass jig for processing apparatus using plasma | |
| JP2001274368A (ja) | 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ | |
| TWI412635B (zh) | Mixed with silicon wafers | |
| JP2006210899A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| JPS5824503B2 (ja) | 開口食刻方法 | |
| JPH0222822A (ja) | 半導体基板の製造方法 | |
| US20100130021A1 (en) | Method for processing a silicon-on-insulator structure | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| TW556269B (en) | Method of processing quartz member for plasma processing device, quartz member for plasma processing device, and plasma processing device having quartz member for plasma processing device mounted thereon | |
| CN115763236A (zh) | 一种衬底减薄碳化硅芯片制备方法及碳化硅背面结构 | |
| CN114388688A (zh) | 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法 | |
| CN106981451A (zh) | 一种去除tm-soi顶层硅缺陷的方法 | |
| RU2345443C2 (ru) | Способ предэпитаксиальной обработки полированных подложек из карбида кремния | |
| RU2172537C1 (ru) | Способ обработки кремниевых подложек | |
| JPH0383343A (ja) | 半導体基板のゲッタリング用前処理方法 | |
| JPS59106121A (ja) | 半導体基板の表面処理方法 | |
| JPS6276713A (ja) | シリコンウエハおよびその製造方法 | |
| JPH05335317A (ja) | 半導体基板の処理方法 | |
| CN116581220A (zh) | 表面粗糙化方法 | |
| RU2193257C2 (ru) | Способ обработки структур "кремний на диэлектрике" | |
| JPH08115918A (ja) | 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ |