JPH02220572A - Solid-state image pickup device - Google Patents
Solid-state image pickup deviceInfo
- Publication number
- JPH02220572A JPH02220572A JP1040219A JP4021989A JPH02220572A JP H02220572 A JPH02220572 A JP H02220572A JP 1040219 A JP1040219 A JP 1040219A JP 4021989 A JP4021989 A JP 4021989A JP H02220572 A JPH02220572 A JP H02220572A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- horizontal
- period
- vertical
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims description 16
- 238000003384 imaging method Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、VTR一体形カメラなどに用いられる固体撮
像装置に係り、特に、電子ズーム機能を備えた固体撮像
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a solid-state imaging device used in a VTR-integrated camera, and more particularly to a solid-state imaging device equipped with an electronic zoom function.
撮像部に固体撮像素子(以下、センサという)を用いた
固体撮像装置は、VTRと一体化されたいわゆるVTR
一体形カメラとして用いられて、近年急速普及している
。A solid-state imaging device that uses a solid-state imaging device (hereinafter referred to as a sensor) in its imaging section is a so-called VTR that is integrated with a VTR.
It is used as an integrated camera and has become rapidly popular in recent years.
かかる固体撮像装置は、センサの受光部のフォトダイオ
ード(画素)に蓄積された信号電荷を、走査回路によっ
て順次読み出して信号処理し、映像信号として出力する
ものであり、センサは、たとえば1986年テレビジョ
ン学会全国大会予稿集、pp、59−60に記載される
ように、大略フォトダイオードが二次元状に配列された
受光部とこれらフォトダイオードから所定の順序で信号
電荷を読み出すための走査回路とで構成されている。以
下、第8図〜第10図を用いてセンサの信号電荷読出し
方法について説明する。 。Such a solid-state imaging device uses a scanning circuit to sequentially read out signal charges accumulated in photodiodes (pixels) in the light-receiving part of the sensor, processes the signals, and outputs them as video signals. As described in Proceedings of the John Society National Conference, pp. 59-60, there is a light receiving section in which photodiodes are roughly arranged in a two-dimensional manner, a scanning circuit for reading out signal charges from these photodiodes in a predetermined order, It is made up of. Hereinafter, a method for reading signal charges of the sensor will be explained using FIGS. 8 to 10. .
第8図は上記予稿集に示されるセンサの構成を簡素化し
て示したものであって、1は水平走査回路、2は垂直走
査回路、31,3..33は垂直ゲート線、4..4.
.4.は水平ゲート線、50、。FIG. 8 shows a simplified configuration of the sensor shown in the above-mentioned manuscript collection, in which 1 is a horizontal scanning circuit, 2 is a vertical scanning circuit, 31, 3. .. 33 is a vertical gate line; 4. .. 4.
.. 4. is the horizontal gate line, 50.
5 ta、5x2t 52mt 5*it 5ss*
5ait 5aze5oは垂直スイッチMOSトランジ
スタ、6□、。5 ta, 5x2t 52mt 5*it 5ss*
5ait 5aze5o is a vertical switch MOS transistor, 6□.
6□e 6xa* 6z1g 6゜、6.、.63□、
6o。6□e 6xa* 6z1g 6°, 6. ,. 63□,
6o.
6oは水平スイッチMoSトランジスタ、7□6゜70
,7□p 7mb+ 7□、7)bは行選択スイッチM
OSトランジスタ、8□、8□8..84は出力端子、
P Dtx −P D−−−P Dls 、P Dt
x−P Dxa −PDo、 PD31. PD、、、
PD3.はフォトダイオードである。6o is horizontal switch MoS transistor, 7□6゜70
,7□p 7mb+ 7□,7) b is row selection switch M
OS transistor, 8□, 8□8. .. 84 is an output terminal,
P Dtx -P D---P Dls , P Dt
x-P Dxa-PDo, PD31. P.D.
PD3. is a photodiode.
同図においで、受光部には、水平方向にN個、垂直方向
にM個とM行N列のマトリクス状にフォトダイオードP
Dが配列されているが、ここでは、このマトリクスの左
上隅の水平、垂直方向の3個ずつのフォトダイオードP
Dが配列されている部分を図示しており、水平方向のフ
ォトダイオードPD、、= PDxa 、P D、、の
配列を第1行、フォトダイオードPD、i、FD、、、
PD23の配列を第2行、フォトダイオードPD、□、
PD32. PD33の配列を第3行とし、また、垂
直方向のフォトダイオードPD□、、PD、□、PD、
1の配列を第1列、フォトダイオードPD、□P D
2z 、P D 3zの配列を第2列、フォトダイオー
ドPD3..PD、、。In the same figure, the light receiving section has N photodiodes P in the horizontal direction and M photodiodes P in the vertical direction, arranged in a matrix of M rows and N columns.
Here, three photodiodes P are arranged horizontally and vertically in the upper left corner of this matrix.
The figure shows the part where photodiodes PD, , = PDxa , PD, , are arranged in the horizontal direction, and the photodiodes PD, i, FD, , are arranged in the first row.
Arrangement of PD23 in second row, photodiode PD, □,
PD32. The PD33 is arranged in the third row, and the vertical photodiodes PD□, , PD, □, PD,
1 array in the first column, photodiode PD, □PD
2z, PD3z are arranged in the second column, photodiodes PD3. .. P.D.
PD33の配列を第3列とする。これらフォトダイオー
ドPDには夫々色フィルタが設けられており、被写体か
らの光がこの色フィルタで分光された色光が受光されて
その受光量に応じた量の信号電荷が蓄積されるが、奇数
行ではW(白)フィルタとG(緑)フィルタとがフォト
ダイオード毎に交互に配置され、偶数行ではCy(シア
ン)フィルタとYa(イエロ)フィルタとがフォトダイ
オード毎に交互に配置される。また、これら色フィルタ
の配列をマトリクスの列についてみると、奇数列ではW
フィルタとCyフィルタとがフォトダイオ−ド毎に交互
に配列され、偶数列ではGフィルタとYeフィルタとが
フォトダイオード毎に交互に配列される。The arrangement of PD33 is assumed to be the third column. Each of these photodiodes PD is provided with a color filter, and the color light from the subject is separated by the color filter and is received, and an amount of signal charge corresponding to the amount of received light is accumulated. In the example, W (white) filters and G (green) filters are alternately arranged for each photodiode, and in even-numbered rows, Cy (cyan) filters and Ya (yellow) filters are alternately arranged for each photodiode. Also, when looking at the array of these color filters in terms of matrix columns, in odd-numbered columns, W
Filters and Cy filters are alternately arranged for each photodiode, and in even-numbered columns, G filters and Ye filters are alternately arranged for each photodiode.
垂直走査回路2は、1水平走査周期(以下。The vertical scanning circuit 2 operates for one horizontal scanning period (hereinafter referred to as "horizontal scanning period").
1H同周期いう)で2相の垂直クロックφV□。1H same period) and two-phase vertical clock φV□.
φV、が常時供給されており、垂直ブランキング期間に
垂直スタートパルスφvSが供給されると、第9図(a
)に示すように、垂直クロックパルスφvi、φv3に
同期して2つの垂直ゲート線3□。φV, is constantly supplied, and when a vertical start pulse φvS is supplied during the vertical blanking period, as shown in FIG.
), two vertical gate lines 3□ are synchronized with vertical clock pulses φvi, φv3.
3、に同時にほぼ1H期間ずつ垂直選択パルスψv1.
ψ■1を出力する0次の垂直クロックパルスφv1.φ
v2では、これらに同期して次の2つの垂直ゲート線3
..3.(図示せず)に同時に同様の垂直選択パルスψ
V3t φV4(図示せず)を出力し、・・・・・・
i番目(但し、iはM/2以下の正整数)の垂直クロッ
クパルスφv1.φv2に同期して2つの垂直ゲート線
32i−1,32i (いずれも図示せず)に同時に同
様の垂直選択パルスψV2i−1,# V2iを出力す
る。At the same time, vertical selection pulses ψv1 .
0th order vertical clock pulse φv1. which outputs ψ■1. φ
In v2, the next two vertical gate lines 3 are synchronized with these.
.. .. 3. (not shown) and a similar vertical selection pulse ψ
V3t φV4 (not shown) is output, and...
i-th (where i is a positive integer equal to or less than M/2) vertical clock pulse φv1. Similar vertical selection pulses ψV2i-1 and #V2i are simultaneously outputted to two vertical gate lines 32i-1 and 32i (none of which are shown) in synchronization with φv2.
このように、垂直走査回路2は、垂直スタートパルスφ
vSが供給される毎に、垂直クロックパルスφVie
φV2に同期して垂直ゲート線3の2本ずつに垂直選択
パルスφVを出力するが、垂直スタートパルスφvSが
供給されて最初に重置選択パルスφVが垂直ゲート線3
□、33に供給されるものとすると、次に垂直スタート
パルスφvSが供給されたときには、垂直ゲート線3m
933に最初に垂直選択パルスψVが供給される。すな
わち、1フイールド毎に同時に垂直選択パルスψ■が供
給される2つの垂直ゲート線3の組わ合せが変えられる
。In this way, the vertical scanning circuit 2 uses the vertical start pulse φ
Every time vS is supplied, vertical clock pulse φVie
A vertical selection pulse φV is output to two vertical gate lines 3 in synchronization with φV2, but when a vertical start pulse φvS is supplied, a superposition selection pulse φV is first output to two vertical gate lines 3.
□, 33, the next time the vertical start pulse φvS is supplied, the vertical gate line 3m
933 is first supplied with a vertical selection pulse ψV. That is, the combination of two vertical gate lines 3 to which vertical selection pulses ψ■ are simultaneously supplied is changed for each field.
水平走査回路1には、水平同期周波数よりも充分高い周
波数の2相の水平クロックパルスφH1゜φH1が常時
供給されており、1H同周期水平スタートパルスφH8
が供給されると、第911 (a)の1H期間であるT
H期間を拡大した同図(b)に示すように、水平ゲート
線4□、4..4.・・・・・・の順に水平クロックパ
ルスφH0φH3に同期して水平選択パルスφH4,φ
H2,φH1,・・・・・・が出力される。ここで、垂
直走査回路2に供給される垂直クロックパルスφV工、
φV、は水平ブランキング期間に同期しており、水平ス
タートパルスφH8は水平ブランキング期間毎に水平走
査回路lに供給される。水平走査回路1は、水平ブラン
キング期間を除いて、垂直走査回路2が出力する垂直選
択パルスψ■のパルス期間水平ゲート線4□、4□、4
.・・・・・・+4Nに順次水平選択パルスψH1,ψ
H3,ψH1,・・・・・・、φH,を出力する。The horizontal scanning circuit 1 is constantly supplied with a two-phase horizontal clock pulse φH1゜φH1 with a frequency sufficiently higher than the horizontal synchronization frequency, and a horizontal start pulse φH8 with the same period of 1H.
is supplied, T which is the 1H period of 911(a)
As shown in the same figure (b), which is an enlarged view of the H period, the horizontal gate lines 4□, 4. .. 4. Horizontal selection pulses φH4, φ are generated in synchronization with horizontal clock pulses φH0φH3 in the order of...
H2, φH1, . . . are output. Here, the vertical clock pulse φV supplied to the vertical scanning circuit 2,
φV is synchronized with the horizontal blanking period, and the horizontal start pulse φH8 is supplied to the horizontal scanning circuit l every horizontal blanking period. The horizontal scanning circuit 1 uses the horizontal gate lines 4□, 4□, 4 during the pulse period of the vertical selection pulse ψ■ output by the vertical scanning circuit 2, except for the horizontal blanking period.
..・・・・・・Horizontal selection pulse ψH1, ψ sequentially to +4N
Outputs H3, ψH1, . . . , φH.
垂直走査回路2が垂直ゲート線3□、3.に垂直選択パ
ルスψv1.φv2を出力すると、第1行の垂直スイッ
チMO3)ランジスタ5□1,5□、。Vertical scanning circuit 2 connects vertical gate lines 3□, 3. Vertical selection pulse ψv1. When φv2 is output, the first row of vertical switches MO3) transistors 5□1, 5□,.
5L3.・・・・・・、第2行の垂直スイッチMOSト
ランジスタ5□12 F1!!y 5131・・・・・
・が全てオンし、これと同時に、行選択スイッチMOS
トランジスタ7□am 7mb+ 7□、7□bもオン
する。ここで、W。5L3. ......, 2nd row vertical switch MOS transistor 5□12 F1! ! y 5131...
・ are all turned on, and at the same time, the row selection switch MOS
Transistors 7□am 7mb+ 7□ and 7□b are also turned on. Here, W.
G、Cy、Yeフィルタが設けられているフォトダイオ
ードPDに蓄積される信号電荷を夫々W。W is the signal charge accumulated in the photodiode PD provided with G, Cy, and Ye filters, respectively.
G、Cy、Ye信号電荷と呼ぶことにする。そこで、上
記の垂直選択パルスφVtS φV2が垂直走査回路2
から出力された状態で、まず、水平走査回路1から水平
ゲート線4.に水平選択パルスφH□が出力されると、
第1行の水平スイッチMOSトランジスタ6゜e 5a
te f33tt・・・・・・が全てオンする。これに
より、フォトダイオードPD、。These will be called G, Cy, and Ye signal charges. Therefore, the vertical selection pulse φVtS φV2 is applied to the vertical scanning circuit 2.
First, the signal is output from the horizontal scanning circuit 1 to the horizontal gate line 4. When horizontal selection pulse φH□ is output to
1st row horizontal switch MOS transistor 6°e 5a
te f33tt... are all turned on. As a result, the photodiode PD,.
のW信号電荷は垂直スイッチMOSトランジスタ5□□
、水平スイッチMO5)−ランジスタロ1□を介して読
み出され1行選択スイッチ7□4を介して出力端子81
から出力される、これと同時に、フォトダイオードPD
、□のCy信号電初も垂直スイッチMOSトランジスタ
52L、水平スイッチMOSトランジスタ6.1を介し
て読み出され、行選択スイッチMOSトランジスタ71
11を介して出力端子83から出力される。W signal charge of vertical switch MOS transistor 5□□
, horizontal switch MO5) - is read out via the register 1□ and output terminal 81 via the 1-row selection switch 7□4.
At the same time, the photodiode PD
, □ are also read out via the vertical switch MOS transistor 52L and the horizontal switch MOS transistor 6.1, and are read out via the row selection switch MOS transistor 71.
11 and is output from the output terminal 83.
次に、水平走査回路1から水平ゲート線43に水平選択
パルスφH,が出力され、第2列の水平スイッチMOS
トランジスタ5tit 6741968Mm・・・・・
・が全でオンする。これにより、フォトダイオードPD
、のG信号電荷が垂直スイッチMOSトランジスタ5゜
、水平スイッチMOSトランジスタ6□0行選択スイッ
チMOSトランジスタ71を介して出力端子8□から出
力され、これと同時に、フォトダイオードPDoのYe
信号電荷が垂直スイッチMoSトランジスタ5゜、水平
スィッチMOSトランジスタ6□9行選択スイッチMO
Sトランジスタ71を介して出力端子8.から出力され
る。Next, a horizontal selection pulse φH is output from the horizontal scanning circuit 1 to the horizontal gate line 43, and the horizontal switch MOS of the second column
Transistor 5tit 6741968Mm...
・is turned on at all times. As a result, the photodiode PD
, are outputted from the output terminal 8□ via the vertical switch MOS transistor 5° and the horizontal switch MOS transistor 6□0 row selection switch MOS transistor 71, and at the same time, the Ye of the photodiode PDo
The signal charge is vertical switch MoS transistor 5°, horizontal switch MOS transistor 6□9 row selection switch MO
Output terminal 8. via S transistor 71. is output from.
以下同様にして、2行のフォトダイオード1つずつから
同時に信号電荷が読み出され、出力端子8、.8□8□
8.から夫々W信号、G信号、Cy倍信号Ye倍信号出
力されることになる。Similarly, signal charges are simultaneously read out from each of the photodiodes in the two rows, and the output terminals 8, . 8□8□
8. A W signal, a G signal, a Cy multiplied signal, and a Ye multiplied signal are outputted from the above, respectively.
なお、第9図(a)、(b)において、TVは1フィー
ルド期間である。In addition, in FIGS. 9(a) and 9(b), TV is one field period.
以上のように、1H毎にW、G、Cy、Ya倍信号同時
に得られ、これらから輝度信号や色差信号が形成されて
カラー映像信号が生成される。As described above, W, G, Cy, and Ya multiplied signals are obtained simultaneously every 1H, and a luminance signal and a color difference signal are formed from these signals to generate a color video signal.
そこで、センサの同時に走査される2行から読み出され
る信号からモニタ受像機の1水平走査線の映像信号が形
成される。すなわち、センサの2行がモニタ受像機の水
平走査線に対応し、センサの走査順序とモニタ受像機の
走査順序とが対応している。これにより、センサの受光
部に第10図に示すように、被写体像aが結像されると
、これと同じ画像すがモニタ受像機に映出される。Therefore, a video signal for one horizontal scanning line of the monitor receiver is formed from signals read out from two simultaneously scanned rows of the sensor. That is, the two rows of sensors correspond to the horizontal scanning lines of the monitor receiver, and the scanning order of the sensors corresponds to the scanning order of the monitor receiver. As a result, when the subject image a is formed on the light receiving section of the sensor as shown in FIG. 10, the same image is displayed on the monitor receiver.
かかるセンサにおいて、受光部の一部の領域のみを走査
領域とすると、この走査領域の画像がモニタ受像機で拡
大して映出される。これが電子ズームであるが、ズーム
倍率を2倍としたときのセンサでの従来の一般的な信号
読出し方法を第11図および第12図を用いて説明する
。In such a sensor, if only a part of the light receiving section is used as a scanning area, an image of this scanning area is enlarged and displayed on a monitor receiver. This is electronic zoom, and a conventional general signal reading method in a sensor when the zoom magnification is doubled will be explained with reference to FIGS. 11 and 12.
第11図(a)は第8図における垂直走査回路2の入力
パルスを示すものであって、φvSは第8図と同様に垂
直スタートパルスである。FIG. 11(a) shows input pulses to the vertical scanning circuit 2 in FIG. 8, and φvS is a vertical start pulse as in FIG. 8.
φVC,,!VC,,φVC3は夫々第8図における垂
直クロックパルスφv1の3能様を示している。第11
図(b)は同図(a)のTH期間での第8図の水平走査
回路1の入力パルスを示すものであって、φH8は第8
図と同様に水平スタートパルスであり、φHC1,φH
C,,φHC,は夫々第8図における水平クロックパル
スφH□の3能様を示している。φVC,,! VC, .phi.VC3 indicate three functions of the vertical clock pulse .phi.v1 in FIG. 8, respectively. 11th
Figure (b) shows the input pulse of the horizontal scanning circuit 1 of Figure 8 during the TH period of Figure (a), where φH8 is the 8th pulse.
Similar to the figure, it is a horizontal start pulse, φHC1, φH
C, , φHC, respectively indicate the three functions of the horizontal clock pulse φH□ in FIG.
なお、第11図(a)、(b)には図示しないが、第8
図に示す垂直クロックパルスφv2、水平クロックパル
スφH3は、第9図(a)、(b)のように、垂直クロ
ックパルスφv4.水平クロックパルスφH1に対して
逆相の関係にある。Although not shown in FIGS. 11(a) and 11(b), the eighth
Vertical clock pulse φv2 and horizontal clock pulse φH3 shown in the figure are vertical clock pulse φv4. It has a reverse phase relationship with respect to the horizontal clock pulse φH1.
第8図において、垂直走査回路2の垂直グロックパルス
φV□として垂直ブランキング期間(以下、VBL期間
という)経過後第11図(、)の1H同周期垂直クロッ
クパルスφvC1が供給され、水平走査回路1の水平ク
ロックパルスφH1として、水平ブランキング期間(以
下、HBL期間という)経過後第11図(b)の水平ク
ロックパルスφHC,が供給されたとすると、センサで
は通常の走査が行なわれ、第12図において、aをセン
サの受光部での被写体像とすると、これと同じ画像すが
モニタ受像機に映出される。In FIG. 8, after the vertical blanking period (hereinafter referred to as VBL period) has elapsed, the 1H same-period vertical clock pulse φvC1 shown in FIG. Assuming that the horizontal clock pulse φHC of FIG. 11(b) is supplied as the horizontal clock pulse φH1 of FIG. In the figure, if a is an object image at the light receiving section of the sensor, the same image is displayed on the monitor receiver.
これに対し、垂直走査回路2の垂直クロックパルスφv
1として、上記垂直クロックパルスφVC1よりも周期
が2倍の第11図(a)における垂直クロックパルスφ
vCsが供給され、水平走査回路1の水平クロックパル
スφH工として、上記水平クロックパルスφHC□より
も周期が2倍の第11図(b)における水平クロックパ
ルスφHC,が供給されると、各フォトダイオードの信
号電荷読出し時間が通常の2倍となり、かつVBL期間
、HBL期間垂直、水平クロックパルスが供給されない
から、センサでは最初から半数の行でかつこれら各行は
1H期間で半分のフォトダイオードからしか信号読出し
が行なわれない、したがって、第12図において、セン
サでの被写体aの破線で囲まれる左上1/4の部分が縦
横2倍となった画像Cとしてモニタ受像機に映出される
。On the other hand, the vertical clock pulse φv of the vertical scanning circuit 2
1, the vertical clock pulse φ in FIG. 11(a) has twice the period as the vertical clock pulse φVC1.
vCs is supplied, and the horizontal clock pulse φHC in FIG. Since the diode signal charge readout time is twice the normal time and vertical and horizontal clock pulses are not supplied during the VBL and HBL periods, the sensor uses half the rows from the beginning, and each row only receives half the photodiodes in the 1H period. No signal reading is performed, and therefore, in FIG. 12, the upper left 1/4 portion of the subject a surrounded by the broken line as seen by the sensor is displayed on the monitor receiver as an image C which is doubled in height and width.
また、センサでのフォトダイオードの配列がM行N行で
あって、垂直走査回路2の垂直クロックパルスφv1と
して、第11図(a)に示すように、VBL期間内にM
/4個のパルスが含まれ、(M/4+1)番目から通常
の周期THの2倍の周期となる垂直クロックパルスφv
C1が供給され、水平走査回路1の水平クロックパルス
φH□として、第11図(b)に示すように、HBL期
関内にN/4個のパルスが含まれ、(N/4+1)番目
から通常の周期の2倍の周期となる水平クロックパルス
φHC□が供給されると、センサの受光部では、第(N
/4+1)行から第(N/4+N/2)行までが第(N
/4+1)番目のフォトダイオードから第(N/4+N
/2)番目のフォトダイオードまで夫々1H期間かかっ
て信号読出しが行なわれるから、第12図において、被
写体像aの中央部、縦横の長さがこの被写体像aの17
2倍である一点鎖線で囲んだ領域が、縦横2倍の長さに
拡大された画像dとして、モニタ受像機に映像される、
以上のようにして、被写体像aの一部領域の画像が2倍
に拡大されてモニタ受像機に映出させることができ、電
子ズーム効果が得られるものであるが、垂直クロックパ
ルスφV□、φv2のVBL期間におけるパルス数や水
平クロックパルスφH4,φH1のHBL期間における
パルス数を適宜設定することにより、被写体像aの任意
の領域での電子ズームが可能となるし、また、垂直クロ
ックパルスφ■8.φV、のHBL期間後の周期や水平
クロックパルスφH□、φH2のHBL期間後の周期を
適宜設定することにより、ズーム倍率を任意に設定する
ことができる。Further, the arrangement of photodiodes in the sensor is M rows and N rows, and as the vertical clock pulse φv1 of the vertical scanning circuit 2, as shown in FIG.
Vertical clock pulse φv that includes /4 pulses and has a period twice the normal period TH from the (M/4+1)th
C1 is supplied, and as the horizontal clock pulse φH□ of the horizontal scanning circuit 1, as shown in FIG. 11(b), N/4 pulses are included in the HBL period, and the normal When a horizontal clock pulse φHC□ with a period twice that of
/4+1) row to the (N/4+N/2)th row is the (Nth
/4+1)th photodiode to (N/4+N)th photodiode
/2) Since it takes 1H period to read out the signal for each photodiode, in FIG.
The area surrounded by the dot-dashed line, which is twice the length, is displayed on the monitor receiver as image d, which is enlarged to twice the length and width.As described above, the image of a partial area of the subject image a is The image can be enlarged twice and displayed on a monitor receiver, producing an electronic zoom effect, but the number of pulses in the VBL period of vertical clock pulses φV□ and φv2 and the HBL of horizontal clock pulses φH4 and φH1 By appropriately setting the number of pulses in the period, it is possible to electronically zoom in any area of the subject image a, and vertical clock pulses φ■8. By appropriately setting the period after the HBL period of φV and the period after the HBL period of horizontal clock pulses φH□ and φH2, the zoom magnification can be arbitrarily set.
ところで、上記従来技術において、センサの被写体像の
任意の領域をズームアツプする場合、水平クロックパル
スφH1,φH2は、HBL期間以後の通常時の2倍の
周期のパルスに対して、HBL期間では非常に高速のパ
ルスとなる。このために、HBL期間が終ると水平クロ
ックパルスの周波数が急変する。By the way, in the above-mentioned conventional technology, when zooming up an arbitrary region of the subject image of the sensor, the horizontal clock pulses φH1 and φH2 have a very high period during the HBL period, compared to pulses with twice the normal period after the HBL period. It becomes a high-speed pulse. For this reason, the frequency of the horizontal clock pulse changes suddenly when the HBL period ends.
これを具体的な数値を挙げて説明すると、LH期間は約
63.5μsec、HBL期間は約10μSeQであっ
て、センサには各行に570個のフォトダイオードが配
列されている。いま、センサの画面中央部を2倍にズー
ムアツプしようとすると、HBL期間内に570/4:
F143個の水平クロックパルスを発生させなければな
らず、このときの水平クロックパルスの周波数は143
/10paea=約14.3MHzとなる。また、HB
L期間後の各行の信号読出し期間は約50μSeaであ
るから、この信号読出し期間での水平クロックパルスの
周波数は(570/2)÷50μ5ec=約5.7MH
zとなる。To explain this using specific numerical values, the LH period is approximately 63.5 μsec, the HBL period is approximately 10 μSeQ, and 570 photodiodes are arranged in each row of the sensor. Now, when I try to zoom up the center part of the sensor screen to 2x, it becomes 570/4 within the HBL period:
F143 horizontal clock pulses must be generated, and the frequency of the horizontal clock pulse at this time is 143
/10paea=approximately 14.3MHz. Also, H.B.
Since the signal readout period for each row after the L period is approximately 50μSea, the frequency of the horizontal clock pulse during this signal readout period is (570/2) ÷ 50μ5ec = approximately 5.7MH
It becomes z.
このように、1H期間では、水平クロックパルスの周波
数が14.3M服→5.7M七、14.3M&と変化す
る。そして、このように水平グロックパルスの周波数が
急変すると、これによってシェーディングなどの画質劣
化が惹き起されることになる。In this way, during the 1H period, the frequency of the horizontal clock pulse changes from 14.3M to 5.7M and 14.3M&. If the frequency of the horizontal glock pulse changes suddenly in this way, this will cause image quality deterioration such as shading.
なお、垂直クロックパルスφv1.φV、についても、
第11図(a)の説明から明らかなように。Note that the vertical clock pulse φv1. Regarding φV,
As is clear from the description of FIG. 11(a).
VBL期間と信号読出し期間との境いで周波数が変化す
るが、VBL期間は21Hと充分長く、このために電子
ズーム時にVBL期間内に設定する垂直クロックパルス
を信号読出し期間よりも充分先行して位置づけることが
できるし、また、信号読出し期間での垂直クロックパル
スの周波数は充分低いから、これによってシェーディン
グなどの画質劣化は生じない。The frequency changes at the boundary between the VBL period and the signal readout period, but the VBL period is sufficiently long at 21H, so the vertical clock pulse set within the VBL period during electronic zoom is positioned sufficiently in advance of the signal readout period. Moreover, since the frequency of the vertical clock pulse during the signal readout period is sufficiently low, image quality deterioration such as shading does not occur.
本発明の目的は、かかる問題点を解消し、電子ズームに
際してのクロックパルスによる画質劣化を防止すること
ができるようにした固体撮像装置を提供することにある
。SUMMARY OF THE INVENTION An object of the present invention is to provide a solid-state imaging device that solves these problems and prevents deterioration of image quality due to clock pulses during electronic zooming.
上記目的を達成するために1本発明は、センサの駆動回
路は、1H周期の水平同期パルスが水平基準位相パルス
として供給され、この水平基準位相パルスをもとに水平
スタートパルスと水平クロックパルスとから水平走査パ
スルを生成し、センサに供給して通常動作を行なわせる
が、該水平同期パルスから周期が2Hでかつ該水平同期
パルスより1/2H位相がずれた分周パルスを生成する
手段を設け、電子ズーム動作時、該分周パルスを前記水
平基準位相パルスとして駆動回路に供給する。To achieve the above object, the present invention provides a sensor drive circuit that is supplied with a horizontal synchronizing pulse of 1H period as a horizontal reference phase pulse, and based on this horizontal reference phase pulse, generates a horizontal start pulse and a horizontal clock pulse. A horizontal scanning pulse is generated from the horizontal scanning pulse and supplied to the sensor to perform normal operation, and means for generating a frequency-divided pulse having a period of 2H and a phase shift of 1/2H from the horizontal synchronizing pulse is provided. and supplies the frequency-divided pulse to the drive circuit as the horizontal reference phase pulse during electronic zoom operation.
また、電子ズーム動作時には、固体撮像素子から出力さ
れる映像信号と、この映像信号を遅延回路でLH遅延し
た信号とをスイッチによって交互に選択する。Further, during an electronic zoom operation, a switch alternately selects a video signal output from the solid-state image sensor and a signal obtained by LH-delaying this video signal in a delay circuit.
駆動回路において1分周パルスをもとに生成される水平
スタートパルスは水平ブランキング期間にあって2H周
期であり、このために、固体撮像素子の受光部での各行
は夫々2H期間で信号読出しが行なわれ、固体撮像素子
から出力される映像信号の1水平走査期間は2Hとなる
。The horizontal start pulse generated in the drive circuit based on the 1-frequency pulse is in the horizontal blanking period and has a 2H period, so each row in the light receiving section of the solid-state image sensor reads out a signal in a 2H period. is performed, and one horizontal scanning period of the video signal output from the solid-state image sensor is 2H.
該受光部の中央部縦横の幅が受光部の縦横の幅の172
倍である領域から読み出された信号は。The vertical and horizontal width of the central part of the light receiving section is 172 mm of the vertical and horizontal width of the light receiving section.
The signal read out from the area is double.
固体撮像素子の出力映像信号の水平走査期間で中央部1
H期間の範囲の信号であり、したがって。1 in the center during the horizontal scanning period of the output video signal of the solid-state image sensor.
H period range signal, therefore.
この映像信号とこれを1H遅延した信号とを1H毎に切
替え選択することにより、この映像信号の水平走査期間
の1H期間の範囲の信号、すなわち。By switching and selecting this video signal and a signal delayed by 1H for each 1H, a signal within the range of 1H period of the horizontal scanning period of this video signal, that is, is selected.
固体撮像素子の受光部の上記中央部から読み出された信
号のみからなる映像信号が得られることになる。A video signal consisting only of the signal read from the central portion of the light receiving section of the solid-state image sensor is obtained.
この場合、固体撮像素子の受光部での画素マトリクスの
各行は2H期間で走査されればよいから。In this case, each row of the pixel matrix in the light receiving section of the solid-state image sensor only needs to be scanned in 2H periods.
水平ブランキング期間に高速パルスの水平クロックパル
スを設けて各行の所定数の画素を飛ばしていくことは必
要なく、したがって、水平ブランキング期間と信号読出
し期間との境目で水平クロックの周波数が急変すること
はない。It is not necessary to provide a high-speed horizontal clock pulse during the horizontal blanking period to skip a predetermined number of pixels in each row, and therefore the frequency of the horizontal clock changes suddenly at the boundary between the horizontal blanking period and the signal readout period. Never.
なお、電子ズーム時での垂直クロックパルスとしては、
上記従来技術のものを用いることができる。The vertical clock pulse during electronic zoom is as follows:
The above-mentioned conventional techniques can be used.
以下2本発明の実施例を図面によって説明する。 Two embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明による固体撮像装置の一実施例を示すブ
ロック図であって、9はレンズ、10はセンサ、11は
受光部、12は垂直走査回路、13は水平走査回路、1
4は駆動回路、15は制御回路、16は同期パルス発生
器、17は1H遅延回路、18はスイッチである。FIG. 1 is a block diagram showing an embodiment of a solid-state imaging device according to the present invention, in which 9 is a lens, 10 is a sensor, 11 is a light receiving section, 12 is a vertical scanning circuit, 13 is a horizontal scanning circuit, 1
4 is a drive circuit, 15 is a control circuit, 16 is a synchronous pulse generator, 17 is a 1H delay circuit, and 18 is a switch.
同図において、同期パルス発生器16は水平、垂直の同
期パルスを発生し、制御回路15はこれら同期パルスか
ら水平、垂直の基準位相パルスを生成する。駆動回路1
4はこれら基準位相パルスをもとに水平走査パルス、垂
直走査パルスを生成し、水平走査パルスをセンサ10の
水平走査回路13に、垂直走査パルスを同じく垂直走査
回路12に夫々供給する。センサ10は第8図に説明し
た構成をなし、レンズ9を介して被写体像が受光部11
に結像される。この受光部11は垂直走査回路12と水
平走査回路13によって走査され、これによって得られ
るW、G、Cy、Ye倍信号ら映像信号Sが生成される
、
通常動作時には、駆動回路14から垂直走査回路12に
供給される垂直走査パルスは第9図(a)に示した垂直
スタートパルスφvSと垂直クロックパルスφVz、φ
■、とからなり、同じく水平走査回路13に供給される
水平走査パルスは第9図(b)に示した水平スタートパ
ルスφH8と水平クロックパルスφHよ、φH2とから
なっている。In the figure, a synchronization pulse generator 16 generates horizontal and vertical synchronization pulses, and a control circuit 15 generates horizontal and vertical reference phase pulses from these synchronization pulses. Drive circuit 1
4 generates a horizontal scanning pulse and a vertical scanning pulse based on these reference phase pulses, and supplies the horizontal scanning pulse to the horizontal scanning circuit 13 of the sensor 10 and the vertical scanning pulse to the vertical scanning circuit 12, respectively. The sensor 10 has the configuration explained in FIG.
is imaged. This light receiving section 11 is scanned by a vertical scanning circuit 12 and a horizontal scanning circuit 13, and a video signal S is generated from the W, G, Cy, and Ye multiplied signals obtained thereby. The vertical scanning pulses supplied to the circuit 12 are the vertical start pulse φvS and the vertical clock pulses φVz, φ shown in FIG. 9(a).
Similarly, the horizontal scanning pulse supplied to the horizontal scanning circuit 13 consists of a horizontal start pulse φH8 and horizontal clock pulses φH and φH2 shown in FIG. 9(b).
これにより、受光部11全体が走査されてこれに対する
映像信号Sがセンサ10から出力される。As a result, the entire light receiving section 11 is scanned, and a video signal S corresponding thereto is outputted from the sensor 10.
この映像信号Sはスイッチ18のA側に供給され、また
、1H遅延回路17で遅延されて遅延映像信号SDとし
てスイッチ18のB側に供給される。スイッチ18は制
御回路15で形成される切替信号SWによって制御され
るが、通常動作時には常時A側に閉じており、したがっ
て、センサ10の出力映像信号Sは直接スイッチ18を
通過する。This video signal S is supplied to the A side of the switch 18, is delayed by the 1H delay circuit 17, and is supplied to the B side of the switch 18 as a delayed video signal SD. The switch 18 is controlled by a switching signal SW generated by the control circuit 15, but is always closed to the A side during normal operation, so the output video signal S of the sensor 10 directly passes through the switch 18.
この映像信号Sにより、第12図において、センサ10
での被写体像aと同じ画像すがモニタ受像機に映出され
る。This video signal S causes the sensor 10 to
The same image as the subject image a at is displayed on the monitor receiver.
次に、この実施例の電子ズーム動作を第2図によって説
明する。但し、ここでは、受光部の中央部を2倍ズーム
するものとし、第2図はこの場合の第1図の各部の信号
を示しているが、垂直走査については、第11図(a)
で垂直クロックパルスとしてパルスφvC3を用いた場
合の説明と同様であるので、第2図では省略している。Next, the electronic zoom operation of this embodiment will be explained with reference to FIG. However, here, it is assumed that the central part of the light receiving section is zoomed by 2 times, and Fig. 2 shows the signals of each part of Fig. 1 in this case, but regarding vertical scanning, Fig. 11 (a)
Since this is the same as the explanation when pulse φvC3 is used as the vertical clock pulse, it is omitted in FIG.
第1図および第2図において、同期パルス発生器16は
1H同周期水平同期パルスφHDを発生し、制御回路1
5はこの水平同期パルスφHDの2倍の周期でかつ水平
同期パルスφHDより1/2Hだけ遅れた水平基準位相
パルスφHD′を形成する。ここで、水平同期パルスφ
I−I D、水平基準位相パルスφHD”はともに低レ
ベルのパルスとする。駆動回路14では、この水平基準
位相パルスφHD’を基準としてパルスが形成され、こ
れが水平スタートパルスφH8としてセンサ10の水平
走査回路13に供給される。したがって、この水平スタ
ートパルスφH8は、通常動作時の2倍の周期(= 2
H)であって、かつ通常動作時よりも1/2H位相が
遅れている。In FIGS. 1 and 2, the synchronization pulse generator 16 generates a 1H periodic horizontal synchronization pulse φHD, and the control circuit 1
5 forms a horizontal reference phase pulse φHD' which has twice the period of this horizontal synchronizing pulse φHD and is delayed by 1/2H from the horizontal synchronizing pulse φHD. Here, horizontal synchronization pulse φ
I-I D and horizontal reference phase pulse φHD' are both low-level pulses. In the drive circuit 14, a pulse is formed based on this horizontal reference phase pulse φHD', and this is used as a horizontal start pulse φH8 to control the sensor 10 horizontally. This horizontal start pulse φH8 is supplied to the scanning circuit 13. Therefore, this horizontal start pulse φH8 has a period twice that of normal operation (= 2
H), and the 1/2H phase is delayed from that during normal operation.
一方、このときに水平走査回路13に供給される水平ク
ロックパルスφH工は、第11図(b)に示したパルス
φHC,のように、周期を通常動作時の2倍(= 2
H)とし、かつHBL期間の終了とともに水平走査回路
13に供給される。On the other hand, the horizontal clock pulse φH supplied to the horizontal scanning circuit 13 at this time has a period twice that of normal operation (= 2
H) and is supplied to the horizontal scanning circuit 13 at the end of the HBL period.
そこで、駆動回路14から垂直走査回路12に供給され
る垂直走査パルスによって受光部11の垂直走査が行な
われる領域は、第3図において、右下りのハツチングを
して示す中央部の領域であり、その縦幅は受光部11の
縦幅の1/2倍となる。これに、駆動回路14から水平
走査回路13に第2図の水平スタートパルスφH8と第
11図(b)に示した水平クロックパルスφHC,を供
給すると、第3図のハツチングして示す領域の各行で信
号読出し期間が通常動作の2倍、すなわち2Hとなる。Therefore, the area where the light receiving section 11 is vertically scanned by the vertical scanning pulses supplied from the drive circuit 14 to the vertical scanning circuit 12 is the central area shown by hatching downward to the right in FIG. Its vertical width is 1/2 of the vertical width of the light receiving section 11. When the drive circuit 14 supplies the horizontal start pulse φH8 shown in FIG. 2 and the horizontal clock pulse φHC shown in FIG. 11(b) to the horizontal scanning circuit 13, each row of the hatched area in FIG. In this case, the signal readout period becomes twice that of the normal operation, that is, 2H.
したがって、センサ10から出力される映像信号Sは1
水平走査期間が通常動作の2倍、すなわち2Hとなり、
しかも、水平スタートパルスφH8が水平同期パルスφ
HDよりも1/2Hだけ位相がずれているから、この映
像信号Sも水平同期パルスよりも1/2Hだけ位相がず
れている。このために、第3図のハツチングして示す領
域での各行の中央部(破線内の横幅が受光部11の横幅
の1/2倍の範囲)から読み出される映像信号Sの部分
は、第2図でハツチングして示すように、1つおきの水
平同期パルスφHD間の範囲に一致することになる。Therefore, the video signal S output from the sensor 10 is 1
The horizontal scanning period is twice that of normal operation, that is, 2H,
Moreover, the horizontal start pulse φH8 is the horizontal synchronization pulse φ
Since the phase is shifted by 1/2H from that of HD, this video signal S is also shifted by 1/2H from the phase of the horizontal synchronizing pulse. For this reason, the portion of the video signal S read out from the center of each row in the hatched area in FIG. As shown by hatching in the figure, this corresponds to the range between every other horizontal synchronizing pulses φHD.
センサ10から出力される映像信号Sは、直接スイッチ
18のA側に供給されるとともに、1H遅延回路17で
遅延され、遅延映像信号SDとしてスイッチ18のB側
に供給される。遅延映像信号Sc、においては、第3図
のハツチングして示す領域での各行の上記中央部から読
み出される部分は、第2図でハツチングして示すように
、映像信号Sの同じ中央部から読み出される部分の間に
位置し、これも1つおきの水平同期パルスφHD間の範
囲に一致する。The video signal S output from the sensor 10 is directly supplied to the A side of the switch 18, delayed by the 1H delay circuit 17, and supplied to the B side of the switch 18 as a delayed video signal SD. In the delayed video signal Sc, the portion read out from the central portion of each row in the hatched area in FIG. 3 is read out from the same central portion of the video signal S, as shown in the hatched area in FIG. This also corresponds to the range between every other horizontal synchronizing pulses φHD.
制御回路15から出力される切替信号SWは同期パルス
発生回路16からの水平同期パルスφHDに同期し、+
1.O,−1の3値をとる。この切替信号SWの+1の
期間は映像信号Sのハツチング部に一致してスイッチ1
8をA側に閉じ、−1の期間は遅延映像信号SOのハツ
チング部分に一致してスイッチ18をB側に閉じる。切
替信号SWがOのときには、スイッチ18はA、Bいず
れの側の選択しない、このようにスイッチ18が制御さ
れることにより、映像信号Sのハツチング部分と遅延映
像信号SOのハツチング部分とが交互に配列された映像
信号S、が得られる。The switching signal SW output from the control circuit 15 is synchronized with the horizontal synchronization pulse φHD from the synchronization pulse generation circuit 16, and
1. It takes three values: O, -1. The +1 period of this switching signal SW coincides with the hatched part of the video signal S, and the switch 1
8 is closed to the A side, and the switch 18 is closed to the B side during the period of -1, coinciding with the hatched portion of the delayed video signal SO. When the switching signal SW is O, the switch 18 does not select either side A or B. By controlling the switch 18 in this way, the hatched part of the video signal S and the hatched part of the delayed video signal SO are alternately switched. A video signal S, which is arranged in the following manner, is obtained.
この映像信号S、により、第12図に示す受光部11で
の被写体像aに対し、その中央部が2倍にズームアツプ
されて画像dとしてモニタ受像機に映出されることにな
る。With this video signal S, the central part of the subject image a on the light receiving section 11 shown in FIG. 12 is zoomed in twice and displayed on the monitor receiver as an image d.
以上のように、水平クロックパルスとして高速パルスを
用いる必要がないから、その周波数が急速することがな
く、シたがって、ズーム画面にシェーディングなどの画
質劣化は生じない。As described above, since there is no need to use high-speed pulses as horizontal clock pulses, the frequency thereof does not increase rapidly, and therefore, image quality deterioration such as shading does not occur on the zoom screen.
なお、上記実施例では、センサ10としては2行同時読
出しのセンサとは限らないが、2行同時読出しのセンサ
の場合には、第8図で説明したように、同時に得られる
W、G、Cy、Yθ倍信号ら映像信号Sを生成するよう
にしてもよいし、同時に信号読出し、が行なわれる2行
から夫々独立に映像信号を得、これらのうちの一方を映
像信号Sとし、他方をlH遅延線17で遅延して遅延映
像信号SDとしてもよい。In the above embodiment, the sensor 10 is not necessarily a sensor that reads two lines simultaneously, but in the case of a sensor that reads two lines simultaneously, W, G, and The video signal S may be generated from the Cy and Yθ multiplied signals, or the video signals may be obtained independently from the two lines where signal reading is performed at the same time, one of these may be used as the video signal S, and the other may be It may also be delayed by the lH delay line 17 and used as a delayed video signal SD.
第4図は第1図における制御回路15の水平基準位相パ
ルスφHD’の生成手段の一具体例を示すブロック図で
あって、19は遅延回路20は2分周回路、21はイン
バータ、22はNANDゲ−ト、23はスイッチである
。FIG. 4 is a block diagram showing a specific example of the means for generating the horizontal reference phase pulse φHD' of the control circuit 15 in FIG. The NAND gate 23 is a switch.
同図において、通常動作時ではスイッチ23はN側に閉
じており、同期パルス発生回路16(第1図)はスイッ
チ23を通って駆動回路14に供給される。In the figure, during normal operation, the switch 23 is closed to the N side, and the synchronizing pulse generating circuit 16 (FIG. 1) is supplied to the drive circuit 14 through the switch 23.
次に、2倍ズームの場合の動作を、各部の信号を示す第
5図を用いて説明する。Next, the operation in the case of 2x zoom will be explained using FIG. 5 showing signals of each part.
この場合には、スイッチ23はZ側に閉じている。水平
同期パルスφHDは遅延回路19で1/2H遅延される
。この遅延回路19の出力パルスaはインバータ21で
反転され、パルスCとしてNANDゲート22に供給さ
れるとともに、2分周回路20に供給される。ここで、
遅延回路19の出力パルスaを“L”(低レベル)のパ
ルスとすると、2分周回路20はこのパルスaの立上り
エツジ毎に“H′″ (高レベル)、′L”とレベルが
反転するパルスbを出力する。このパルスbの周期は2
Hである。In this case, the switch 23 is closed to the Z side. The horizontal synchronizing pulse φHD is delayed by 1/2H in the delay circuit 19. The output pulse a of this delay circuit 19 is inverted by an inverter 21 and supplied as a pulse C to a NAND gate 22 and also to a divide-by-2 circuit 20. here,
When the output pulse a of the delay circuit 19 is an "L" (low level) pulse, the two-frequency divider circuit 20 inverts the level from "H'" (high level) to 'L' at every rising edge of this pulse a. The period of this pulse b is 2.
It is H.
NANDゲート22はこのパルスbと“HIIのインバ
ータ21の出力パルスCとが供給され、パルスbの“H
II期間のパルスCをJ(L”のパルスφHD ”とし
て出力する。このパルスφHD ”は周期が2Hで水平
同期パルスφT(Dよりも1/2H位相がずれている。The NAND gate 22 is supplied with this pulse b and the output pulse C of the "HII" inverter 21, and the "H" of the pulse b is supplied.
The pulse C in period II is output as a J(L) pulse φHD''. This pulse φHD'' has a period of 2H and is out of phase with the horizontal synchronizing pulse φT(D) by 1/2H.
このパルスφHD”がスイッチ23を通り、水平基準位
相パルスφHD’ として駆動回路14に供給される。This pulse φHD'' passes through the switch 23 and is supplied to the drive circuit 14 as a horizontal reference phase pulse φHD'.
第6図は第1図における制御回路15の水平基準位相パ
ルスφHD’の生成手段の他の具体例を示すブロック図
であって、第4図に対応する部分には同一符号をつけて
いる。FIG. 6 is a block diagram showing another specific example of the horizontal reference phase pulse φHD' generating means of the control circuit 15 in FIG. 1, and parts corresponding to those in FIG. 4 are given the same reference numerals.
この具体例は、第4図において、遅延回路19をNAN
Dゲート22とスイッチ23との間に設けたものであり
、通常動作は第4図に示した具体例と同様である6そこ
で、2倍ズーム時の動作を、各部の信号を示す第7図を
用いて説明する。In this specific example, in FIG. 4, the delay circuit 19 is
It is provided between the D gate 22 and the switch 23, and its normal operation is the same as the specific example shown in FIG. Explain using.
2倍ズーム時ではスイッチ23はZ側に閉じている。′
L”の水平同期パルスφHDは、インバータ21で反転
され、II H11のパルスeとしてNANDゲート2
2に供給されるとともに、2分周回路20に供給され、
第4図と同様に、水平同期パルスφHDの立上りエツジ
毎に11 HIt “J L 11とレベル反転す
る2HR期のパルスdが生成される。During double zoom, the switch 23 is closed to the Z side. ′
The horizontal synchronizing pulse φHD of “L” is inverted by the inverter 21 and is sent to the NAND gate 2 as the pulse e of II H11.
2 and is also supplied to the divide-by-2 circuit 20,
Similarly to FIG. 4, a 2HR period pulse d whose level is inverted from 11 HIt "J L 11" is generated at every rising edge of the horizontal synchronizing pulse φHD.
NAND回路22では、パルスdのli HII期間の
パルスeが通過し、2H周期で“L′#のパルスfが出
力される。このパルスfは遅延回路19で1/2H遅延
され、第4図の場合と同様のパルスφHD ”が得られ
る。こ、のパルスφHD ”はスイッチ23を通り、水
平基準位相パルスφHD’ として駆動回′IP114
に供給される。In the NAND circuit 22, the pulse e of the li HII period of the pulse d passes, and the pulse f of "L'#" is outputted in a 2H period.This pulse f is delayed by 1/2H in the delay circuit 19, and as shown in FIG. A pulse φHD'' similar to that in the case of is obtained. This pulse φHD'' passes through the switch 23 and is applied to the drive circuit 'IP114 as the horizontal reference phase pulse φHD'.
is supplied to
ところで、第4図に示した具体例では、第5図から明ら
かなように、センサ1oがら出力される映像信号Sのハ
ツチングして示す映出される部分とパルスa、Qの立上
り、立下りタイミング(11〜ta)が合うことになり
、ズーム時での映像信号へのクロック飛び込みを配慮す
る必要があるが、第6図に示した具体例では、第7図か
ら明らかなように、このようなりロック飛び込みについ
て特に留意する必要がない。By the way, in the specific example shown in FIG. 4, as is clear from FIG. 5, the hatched portion of the video signal S output from the sensor 1o and the rising and falling timings of the pulses a and Q (11 to ta) will match, and it is necessary to take into account the clock jump into the video signal during zooming, but in the specific example shown in Fig. 6, as is clear from Fig. 7, There is no need to be particularly careful about jumping into the lock.
以上説明したように1本発明によれば、電子ズームを行
なうとき、水平クロックパルスの周波数が大幅に急変す
ることがなく、ズーム再生画像でのシェーディングなど
による画質劣化を防止することができる。As described above, according to one aspect of the present invention, when electronic zooming is performed, the frequency of the horizontal clock pulse does not change drastically, and image quality deterioration due to shading or the like in a zoomed reproduced image can be prevented.
第1図は本発明による固体撮像装置の一実施例を示すブ
ロック図、第2図は第1図における各部の信号のタイミ
ング関係を示す図、第3図は第1図における受光部での
電子ズーム時の走査領域を示す図、第4図は第1図にお
ける制御回路の水平基準位相パルス生成手段の一具体例
を示すブロック図、第5図は第4図における各部の信号
のタイミング関係を示す図、第6図は第1図における制
御回路の水平基準位相パルス生成手段の他の具体例を示
すブロック図、第7図は第6図における各部の信号のタ
イミング関係を示す図、第8図は2行間時読出し方式の
固体撮像素子を示す構成図、第9図は第8図における走
査パルス、選択パルスを示す図、第10図は固体撮像素
子の通常動作時での被写体像と映像画像とを示す図、第
11図は第8図に示した固体撮像素子における電子ズー
ム時の走査パルスを示す図、第12図は固体撮像素子で
の被写体像とズーム画像とを示す図である。
10・・・固体撮像素子、11・・・受光部、12・・
・垂直走査回路、13・・・水平走査回路、14・・・
駆動回路、15・・・制御回路、16・・・同期パルス
発生回路、17・・・I H遅延回路、18・・・スイ
ッチ。
栴
図
纂
図
(bン
纂
第
図FIG. 1 is a block diagram showing an embodiment of a solid-state imaging device according to the present invention, FIG. 2 is a diagram showing the timing relationship of signals of each part in FIG. 1, and FIG. FIG. 4 is a block diagram showing a specific example of the horizontal reference phase pulse generation means of the control circuit in FIG. 1, and FIG. 5 shows the timing relationship of the signals of each part in FIG. 4. 6 is a block diagram showing another specific example of the horizontal reference phase pulse generation means of the control circuit in FIG. 1, FIG. 7 is a diagram showing the timing relationship of signals of each part in FIG. The figure is a block diagram showing a solid-state image pickup device with a two-line time readout method, FIG. 9 is a diagram showing the scanning pulse and selection pulse in FIG. 8, and FIG. 10 is a subject image and video during normal operation of the solid-state image pickup device. 11 is a diagram showing a scanning pulse during electronic zoom in the solid-state image sensor shown in FIG. 8, and FIG. 12 is a diagram showing a subject image and a zoom image in the solid-state image sensor. . 10... Solid-state image sensor, 11... Light receiving section, 12...
- Vertical scanning circuit, 13...Horizontal scanning circuit, 14...
Drive circuit, 15... Control circuit, 16... Synchronous pulse generation circuit, 17... IH delay circuit, 18... Switch. A compilation of maps
Claims (1)
号を出力する通常動作と該受光部の中央部のみを走査し
て映像信号を出力する電子ズーム動作とを選択可能とし
た固体撮像装置であって、 1H(但し、1Hは、1水平走査期間長)周期の水平同
期パルスと1フィールド周期の垂直同期パルスとを発生
する同期パルス発生回路と、該水平同期パルスが供給さ
れ、該通常動作時に該水平同期パルスを、該電子ズーム
動作時には周期が2Hで該水平同期パルスよりも1/2
H位相がずれた分周パルスを夫々水平基準位相パルスと
して出力する制御回路と、 該水平基準位相パルスに同期した水平スタートパルスと
水平クロックパルスとからなる水平走査パルスと、該垂
直同期パルスに同期した垂直スタートパルスと垂直クロ
ックパルスとからなる垂直走査パルスとを生成し、該固
体撮像素子に供給する駆動回路と、 該一体撮像素子の出力映像信号を1H遅延する遅延回路
と、 該通常動作時該固体撮像素子の出力映像信号のみを選択
し、該電子ズーム動作時該固体撮像素子の出力映像信号
と該遅延回路の出力映像信号とを1H毎に交互に選択す
るスイッチとを備えたことを特徴とする固体撮像装置。 2、請求項1において、前記水平スタートパルスは水平
ブランキング期間内にあって、前記電子ズーム動作時で
の前記水平クロックパルスは該水平ブランキング期間外
にあって前記通常動作時の2倍の周期であることを特徴
とする固体撮像装置。 3、請求項1または2において、前記垂直スタートパル
スは垂直ブランキング期間内にあり、前記電子ズーム動
作時での前記垂直クロックは、該垂直ブランキング期間
内の所定数のパルスと該垂直ブランキング期間外での残
りの数の2H周期のパルスとからなることを特徴とする
固体撮像装置。 4、請求項1、2または3において、前記固体撮像素子
は、前記受光部に画素がマトリクス状に配列され、1水
平走査毎に該マトリクスの2行で同時に信号読出しが行
なわれることを特徴とする固体撮像装置。 5、請求項4において、前記固体撮像素子では同時に信
号読出しが行なわれる前記2行からの信号で映像信号が
生成、出力され、前記電子ズーム動作時、前記スイッチ
の一方の入力を該映像信号とし、他方の入力を該映像信
号の前記遅延回路による遅延映像信号とすることを特徴
とする固体撮像装置。 6、請求項4において、前記固体撮像素子では同時に信
号読出しが行なわれる前記2行からの信号夫々から独立
に映像信号が生成されて出力され、該映像信号の一方を
直接前記スイッチの一方の入力とし、該映像信号の他方
を前記遅延回路で遅延して前記スイッチの他方の入力と
することを特徴とする固体撮像装置。[Claims] 1. It is possible to select between a normal operation in which the entire light-receiving part of the solid-state image sensor is scanned and a video signal is output, and an electronic zoom operation in which only the central part of the light-receiving part is scanned and a video signal is output. A solid-state imaging device comprising: a synchronization pulse generation circuit that generates a horizontal synchronization pulse with a period of 1H (however, 1H is the length of one horizontal scanning period) and a vertical synchronization pulse with a period of one field; During the normal operation, the horizontal synchronization pulse is supplied, and during the electronic zoom operation, the period is 2H and 1/2 of the horizontal synchronization pulse.
A control circuit that outputs divided pulses with shifted H phases as horizontal reference phase pulses, a horizontal scanning pulse consisting of a horizontal start pulse and a horizontal clock pulse that are synchronized with the horizontal reference phase pulse, and a horizontal scanning pulse that is synchronized with the vertical synchronization pulse. a drive circuit that generates a vertical scanning pulse consisting of a vertical start pulse and a vertical clock pulse and supplies it to the solid-state image sensor; a delay circuit that delays the output video signal of the integrated image sensor by 1H; and a switch that selects only the output video signal of the solid-state image sensor and alternately selects the output video signal of the solid-state image sensor and the output video signal of the delay circuit every 1H during the electronic zoom operation. Characteristic solid-state imaging device. 2. In claim 1, the horizontal start pulse is within a horizontal blanking period, and the horizontal clock pulse during the electronic zoom operation is outside the horizontal blanking period and has a frequency twice that of the normal operation. A solid-state imaging device characterized by being periodic. 3. In claim 1 or 2, the vertical start pulse is within a vertical blanking period, and the vertical clock during the electronic zoom operation is a predetermined number of pulses within the vertical blanking period and the vertical blanking period. A solid-state imaging device comprising a remaining number of 2H period pulses outside the period. 4. In claim 1, 2 or 3, the solid-state image sensor is characterized in that pixels are arranged in a matrix in the light receiving section, and signals are simultaneously read out in two rows of the matrix for every horizontal scan. solid-state imaging device. 5. In claim 4, a video signal is generated and outputted from the signals from the two lines whose signals are simultaneously read out in the solid-state image sensor, and when the electronic zoom operation is performed, one input of the switch is used as the video signal. , wherein the other input is a video signal delayed by the delay circuit of the video signal. 6. In claim 4, a video signal is generated and outputted independently from each of the signals from the two rows whose signals are simultaneously read out in the solid-state image sensor, and one of the video signals is directly input to one of the switches. A solid-state imaging device characterized in that the other of the video signals is delayed by the delay circuit and is input to the other of the switches.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1040219A JPH02220572A (en) | 1989-02-22 | 1989-02-22 | Solid-state image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1040219A JPH02220572A (en) | 1989-02-22 | 1989-02-22 | Solid-state image pickup device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02220572A true JPH02220572A (en) | 1990-09-03 |
Family
ID=12574659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1040219A Pending JPH02220572A (en) | 1989-02-22 | 1989-02-22 | Solid-state image pickup device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02220572A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207595A (en) * | 1990-11-30 | 1992-07-29 | Aiphone Co Ltd | Zoom television door phone |
-
1989
- 1989-02-22 JP JP1040219A patent/JPH02220572A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207595A (en) * | 1990-11-30 | 1992-07-29 | Aiphone Co Ltd | Zoom television door phone |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6496224B2 (en) | Imaging device including thinned read out mode and all pixel read out mode | |
KR100347494B1 (en) | Solid-state imaging device | |
US20020033894A1 (en) | Solid state imaging apparatus | |
JPH09135390A (en) | Image pickup device | |
JPH02220572A (en) | Solid-state image pickup device | |
JP2966740B2 (en) | Solid-state imaging device and driving method thereof | |
JPH06104292A (en) | Shift resistor | |
JP3485745B2 (en) | Solid-state imaging device | |
JP2642807B2 (en) | Solid-state imaging device | |
JP2642810B2 (en) | Solid-state imaging device | |
JP3244444B2 (en) | Solid-state imaging device | |
KR100213946B1 (en) | Solid-state image pickup apparatus | |
JP2000286408A (en) | Solid-state image pickup device and signal readout method | |
JP2004328314A (en) | Method of driving solid-state imaging device, driving device therefor, solid-state imaging apparatus, and imaging apparatus module | |
JP2614263B2 (en) | Solid-state imaging device camera | |
JP3392607B2 (en) | Driving method of solid-state imaging device | |
JPH10200819A (en) | Solid-state image pickup device, and its driving method and camera | |
JP3485746B2 (en) | Solid-state imaging device | |
JP3515191B2 (en) | Driving method of solid-state imaging device | |
JP3812284B2 (en) | Drive signal generator for imaging device | |
JP3698604B2 (en) | Imaging device and imaging apparatus | |
JPH01212180A (en) | Solid-state image pickup device | |
JPH09191432A (en) | Image pickup device | |
JPH114456A (en) | Static image input device | |
JPH09284789A (en) | Synchronization system for image signal processing system |