JPH02218109A - 珪素層を絶縁層に形成する方法 - Google Patents

珪素層を絶縁層に形成する方法

Info

Publication number
JPH02218109A
JPH02218109A JP30674389A JP30674389A JPH02218109A JP H02218109 A JPH02218109 A JP H02218109A JP 30674389 A JP30674389 A JP 30674389A JP 30674389 A JP30674389 A JP 30674389A JP H02218109 A JPH02218109 A JP H02218109A
Authority
JP
Japan
Prior art keywords
silicon
substrate
layer
forming
heteroepitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30674389A
Other languages
English (en)
Inventor
Dariush Fathy
ダリウス ファシー
Carlton M Osburn
カールトン エム オズバーン
Jimmy J Wortman
ジミー ジェイ ウォートマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICROELECTRON CENTER OF NORTH CAROLINA
Original Assignee
MICROELECTRON CENTER OF NORTH CAROLINA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROELECTRON CENTER OF NORTH CAROLINA filed Critical MICROELECTRON CENTER OF NORTH CAROLINA
Publication of JPH02218109A publication Critical patent/JPH02218109A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体および集積回路装置に形成する半導体ウ
ェハーの製造、特に薄い珪素層におよびその上に半導体
および集積回路装置を形成するために薄い珪素層を絶縁
層に形成する方法に関する。
極めて大型の集積化適用のために高品質の絶縁基板上の
半導体(SOI)構造の製造が、特にトランジスターお
よび他の半導体構造の寸法の小型化に伴って、半導体製
造において重要となる。 sor技術は構造における、
この小型化のために装置間に良好な絶縁を設けるように
する。この絶縁は、回路の大きさが小さくなるのにつれ
て、漏電、構造間の寄生容量並びに放射線のイオン化に
対する感受性に関連する問題が必要となる。
多くの研究は絶縁体製造技術における珪素の改良に向け
られている。特に困難な問題は、薄く、かつ均一の単結
晶珪素層を絶縁層に設けることである。基板を薄くする
プロセスおよび基板を除去するプロセス中では、著しい
注意を払う必要があり、このために腐食を珪素層で停止
するようにしている。腐食を早期に停止する場合には、
基板の部分が残留し、珪素層における集積回路装置の形
成を妨げることになる。他方において、腐食を長く進行
する場合には、薄い珪素層が部分的に腐食され、装置の
製造に使用できなくなる。
従来において、基板の腐食を制御する種々の技術が提案
されている。例えば米国特許第3.997,381号明
細書には薄いエピタキシャル珪素層を珪素基板に形成し
、次いでこのエピタキシャル層に酸化珪素層を形成する
ことが記載されている。この積層装置(layered
 device)を第2酸化基板に結合する。このため
に、エピタキシャル層を2個の基板間にはさむようにし
ている。これらの基板は腐食により除去してエピタキシ
ャル層を露出させている。腐食液に浸された電極対間の
起電力は、腐食中、酸化剤の添加に際して調べて適当な
腐食終点を定めている。この腐食終点を制御する他の試
みが米国特許第4.601.779号明細書に記載され
ている。この米国特許明細書には、埋込み腐食停止層(
buried etch−stop 1ayer)をエ
ピタキシャル層に、酸素または窒素イオンを注入するこ
とによって形成することが記載されている。酸化物層を
エピタキシャル部分に生長させ、この酸化物層によって
支持ウェハーの酸化物層との結合を形成している。結合
した後、珪素基板を腐食停止層まで腐食してエピタキシ
ャル層を露出させる。次いで、腐食停止層を除去して均
一厚さの薄い珪素層を形成している。
上述する両米国特許明細書には、珪素基板を適当に腐食
して下側の珪素エピタキシャル層を露出することの困難
さ、および珪素基板の腐食を珪素エピタキシャル層で停
止する困難さについて記載されている。
本発明の目的は珪素を絶縁体構造に形成する方法を提供
することである。
本発明の他の目的は珪素およびエピタキシャル珪素の臨
界的な腐食問題を解消する珪素を絶縁体構造に形成する
方法を提供することである。
本発明においては、ヘテロエピタキシャル珪素層を珪素
以外の第1基板に形成することを含んでいる。5業技術
者においてよく知られているように、エピタキシャル生
長プロセスは薄い単結晶材料層を単結晶基板に堆積する
手段である。Tit膜が基板と同じ材料である場合(例
えば、珪素基板における珪素堆積の場合)、プロセスを
ホモエピタキシーと称している。他方において、堆積層
を化学的に異なる基板に堆積する場合(例えば、非珪素
基板における珪素堆積の場合)、プロセスをヘテロエピ
タキシーと称して非珪素基板に形成する。
この非珪素基板としては、例えばアルカリ土類弗化物、
例えばCaFt+ BaFzおよびSrF zを示すこ
とができる。次いで、第1絶縁層をヘテロエピタキシャ
ル珪素層に、例えば酸化によって形成する。
第2絶縁層を珪素にすることができるまたは珪素にする
ことができない第2基板に形成し、第1および第2絶縁
層を共に結合してユニファイ構造(unified 5
tructure)を形成する。次いで、第1基板をユ
ニファイ構造から除去して結合絶縁層上のヘテロエピタ
キシャル珪素層を露出する。
本発明の方法において、薄いヘテロエピタキシャル珪素
層を、第1基板の腐食によって露出する。
第1基板は珪素以外の材料であるから、薄いヘテロエピ
タキシャル珪素層における腐食停止を容易に制御するこ
とができる。従来技術と対照的に、本発明の方法は複雑
な腐食速度の測定および付加腐食停止層を必要としない
で第1基板の腐食を正確に制御することができる。
次に、本発明を添付図面に基づいて説明する。
添付図面は本発明の好適例について示している。
しかしながら、本発明は多くの異なる形態で実施でき、
こ\に示す例に制限されるものでなく、本発明は本明細
書および特許請求の範囲の記載を逸脱しないかぎり、種
々変更を加えることができる。
同様に、特性はすべての素子について同様である。更に
、−m明確にするために、層の厚さを拡大して示してい
る。
第1A〜第1D図は、本発明によって薄い珪素層または
被膜を絶縁層に形成して珪素を絶縁体構造に形成する方
法を示している。第1A図において、珪素以外の基板1
0は、その上に電気的装置設計を満たすように選定する
厚さ、例えば1μm厚さの薄い結晶性(crystal
line)珪素ヘテロエピタキシャル層20を生長また
は形成する。非珪素基板10は珪素の格子構造と実質的
に同じ格子構造を有する(例えば、結晶性珪素の格子間
隔の±2%内の格子間隔を有する)。この格子構造を有
する基板としては、例えばCaFz+ BaFzおよび
SrF、からなる群から選択するアルカリ土類弗化物を
示すことができる。珪素ヘテロエピタキシャル層20は
既知の技術を用いて形成する。ヘテロエピタキシャル珪
素層を形成する技術は、例えばrJournal of
 AppliedPhysics J Vol、 59
t No、 9+ ページ3104 (1986年5月
):題目r CaFz/Sl (100)構造における
Siの分子−ビーム エピタキシー」、およびrJou
rnalof Vacuum 5cience Tec
hnologyJVol、 19+ No、 3+ベー
ジ415 (1981年9月/り0月):題目rl’1
BE−生長弗化物皮膜」に記載されている。特別のヘテ
ロエピタキシャル珪素堆積プロセスはこ−に記載されて
いるが、また他のヘテロエピタキシャル珪素形成技術も
本発明において用いることができる。
第1B図に示すように、好ましくは0.01〜1μm厚
さの絶縁層30、例えば二酸化珪素または酸化珪素層を
薄い珪素ヘテロエピタキシャル層20に生長または形成
する。あるいは、またすべての珪素表面に一般に形成す
る自然の酸化物層を絶Mfsoとして用いることができ
、および分離絶縁層を生長する必要がないことは5業技
術者により理解することができる。
第1C図に示すように、珪素とすることのできる第2基
板40は、例えばその上に形成した二酸化珪素または酸
化珪素の絶縁層50 (好ましくは0.1〜10μm厚
さ)を有する。あるいは、また分離絶縁層を生長する必
要なく、自然の酸化物層を第2基板40に形成すること
ができる。次いで、絶縁Fi30をBで示すように絶縁
層50に結合する。一般に、この事は絶縁層30および
50を互いに向い合わせて熱的に結合してユニファイ構
造を形成する。例えば、結合技術は、文献「^ppli
ed Physics Letters」Vol、 4
8. No、 1.1986年1月6日発行:題目rs
or技術によるウェハー結合」、およびrJourna
l ofthe Electrochemical 5
ociety J Vol、 133+ No。
8.1986年8月8日・発行:題目「珪素誘電絶縁分
離による電解補助結合プロセス(Field−Assi
stedBonding process) Jに記載
されている。
次いで、第1C図に示すユニファイ構造の非珪素基板1
0を酸を用いて、または任意の他の通常の高選択腐食プ
ロセス、例えば湿式化学(wet chemistry
)、プラズマまたは反応性イオン エツチングを用いて
実質的に完全に腐食除去する。例えば、SrP、を非珪
素基板10として用いる場合には、HCAが適当な腐食
液である。BaF tまたはCaPzを非珪素基板10
として用いる場合には、NH,Cf溶液が適当な腐食液
である。第1D図は絶縁体構造に形成したユニファイ珪
素を示している。ヘテロエピタキシャル珪素層20と基
板10との間の不同性のために、珪素層は有効な腐食停
止であり、従来技術に関連する問題を回避することがで
きる。それ故、薄く、かつ均一な珪素表面層を絶縁層に
維持しながら、ヘテロエピタキシャル珪素層の形成およ
び次のプロセシングにおいてかかる層を支持するのに一
時的に必要とする厚い非珪素基板を除去することができ
る。
非珪素基vi、ioは珪素のベース基板に形成して既知
の珪素ウェハー プロセシングによる適合性を得ること
ができる。この場合、珪素ベース基板および非珪素基板
10を腐食除去して第1D図に示す構造にする。
本発明の非珪素基板は多数の半導体装置に利用できる。
珪素を絶縁構造に形成する効果的な手段を与える。
上述するように、本発明を好適な具体例について記載し
たが、本発明は本明細書および特許請求の範囲の記載を
逸脱しないかぎり、種々変更を加えることができる。
【図面の簡単な説明】
第1八〜第1D図は本発明の方法の1例の珪素を絶縁体
構造に形成する段階を示す説明用線図である。 10・・・基板(非珪素基板) 20・・・薄い珪素ヘテロエピタキシャル層30、50
・・・絶縁層 40・・・第2基板 E

Claims (1)

  1. 【特許請求の範囲】 1、(a)ヘテロエピタキシャル珪素層を第1基板に形
    成し; (b)第1絶縁層を前記ヘテロエピタキシャル珪素層に
    形成し; (c)第2絶縁層を第2基板に形成し; (d)前記第1および第2絶縁層を共に結合し;および (e)前記第1基板を除去する 各段階からなることを特徴とする珪素層を絶縁層に形成
    する方法。 2、前記第1基板を珪素以外の材料とする請求項1記載
    の方法。 3、前記第1基板をアルカリ土類弗化物とする請求項1
    記載の方法。 4、前記アルカリ土類弗化物を結晶性アルカリ土類弗化
    物とする請求項3記載の方法。 5、前記アルカリ土類弗化物をCaF_2、BaF_2
    およびSrF_2からなる群から選択する請求項4記載
    の方法。 6、前記第1基板を、結晶性珪素の結晶構造に適合する
    結晶構造を有する珪素以外の結晶性材料とする請求項1
    記載の方法。 7、段階(b)は、二酸化珪素層をヘテロエピタキシャ
    ル珪素層に生長する段階を含む請求項1記載の方法。 8、段階(c)は、二酸化珪素層を前記第2基板に生長
    する段階を含む請求項1記載の方法。 9、段階(b)は、自然の二酸化珪素層をヘテロエピタ
    キシャル珪素層に形成する段階を含む請求項1記載の方
    法。 10、段階(b)は、自然の二酸化珪素層を前記第2基
    板に形成する段階を含む請求項1記載の方法。 11、前記第2基板を結晶性珪素とする請求項1記載の
    方法。 12、前記結合段階(d)は前記第1および第2絶縁層
    を熱的に結合する段階を含む請求項1記載の方法。 13、前記除去段階(e)は、前記第1基板を珪素を腐
    食しない腐食液で腐食し、これにより前記第1基板を腐
    食しおよび前記ヘテロエピタキシャル珪素層で停止する
    段階を含む請求項1記載の方法。 14、前記第1基板を珪素のベース基板に形成する請求
    項1記載の方法。 15、(a)ヘテロエピタキシャル珪素層を結晶性アル
    カリ土類弗化物の第1基板に形成し; (b)第1酸化物層を前記ヘテロエピタキシャル珪素層
    に形成し; (c)第2酸化物層を珪素基板に形成し; (d)前記第1および第2酸化物層を熱的に結合し;お
    よび (e)前記第1基板を腐食して前記エピタキシャル珪素
    層を露出する 各段階からなることを特徴とする珪素層を絶縁層に形成
    する方法。 16、前記第1基板をCaF_2、BaF_2およびS
    rF_2からなる群から選択する請求項15記載の方法
    。 17、(a)結晶性珪素層を珪素以外の第1基板に形成
    し; (b)第1絶縁層を前記第1基板に形成し;(c)第2
    絶縁層を第2基板に形成し; (d)前記第1および第2絶縁層を共に結合し;および (e)前記第1基板を除去する 各段階からなることを特徴とする珪素層を絶縁層に形成
    する方法。 18、前記第1基板が、結晶性珪素を形成できる結晶構
    造を有する請求項17記載の方法。 19、前記第1基板が珪素の結晶構造に適合する結晶構
    造を有する請求項17記載の方法。
JP30674389A 1988-11-29 1989-11-28 珪素層を絶縁層に形成する方法 Pending JPH02218109A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27761788A 1988-11-29 1988-11-29
US277617 1988-11-29

Publications (1)

Publication Number Publication Date
JPH02218109A true JPH02218109A (ja) 1990-08-30

Family

ID=23061650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30674389A Pending JPH02218109A (ja) 1988-11-29 1989-11-28 珪素層を絶縁層に形成する方法

Country Status (3)

Country Link
EP (1) EP0371849A1 (ja)
JP (1) JPH02218109A (ja)
CA (1) CA2003138A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69214548T2 (de) * 1991-08-01 1997-03-13 Canon Kk Aufzeichnungskopfherstellungsverfahren
JPH0974102A (ja) * 1995-09-04 1997-03-18 Mitsubishi Electric Corp 高周波回路装置およびその製造方法
TW463291B (en) * 1999-01-26 2001-11-11 Trust & Amp Obey Co Ltd Method for producing a thin film

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US4226649A (en) * 1979-09-11 1980-10-07 The United States Of America As Represented By The Secretary Of The Navy Method for epitaxial growth of GaAs films and devices configuration independent of GaAs substrate utilizing molecular beam epitaxy and substrate removal techniques

Also Published As

Publication number Publication date
EP0371849A1 (en) 1990-06-06
CA2003138A1 (en) 1990-05-29

Similar Documents

Publication Publication Date Title
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
JP3395661B2 (ja) Soiウエーハの製造方法
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
US5344524A (en) SOI substrate fabrication
JP3237888B2 (ja) 半導体基体及びその作製方法
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JP2685819B2 (ja) 誘電体分離半導体基板とその製造方法
KR100442105B1 (ko) 소이형 기판 형성 방법
EP0905767A1 (en) Method of fabricating an SOI wafer and SOI wafer fabricated thereby
JPS61296709A (ja) 半導体装置の製造方法
US5918139A (en) Method of manufacturing a bonding substrate
JP2002503885A (ja) 単結晶薄膜の結晶イオンスライス法
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
EP0955670A2 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
US6387815B2 (en) Method of manufacturing semiconductor substrate
JPH02218109A (ja) 珪素層を絶縁層に形成する方法
JP2000030993A (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2680800B2 (ja) Soiウェーハおよびその製造方法
JPH0964319A (ja) Soi基板およびその製造方法
JP2850502B2 (ja) Soi基板の製造方法
US20210057270A1 (en) Semiconductor wafer and method for manufacturing thereof
JPH0488657A (ja) 半導体装置とその製造方法
JP2857456B2 (ja) 半導体膜の製造方法
JP3171463B2 (ja) 半導体基材の作製方法
JP2003179216A (ja) Soiウエーハ