JPH0221717A - 低電圧駆動形論理回路 - Google Patents
低電圧駆動形論理回路Info
- Publication number
- JPH0221717A JPH0221717A JP63172263A JP17226388A JPH0221717A JP H0221717 A JPH0221717 A JP H0221717A JP 63172263 A JP63172263 A JP 63172263A JP 17226388 A JP17226388 A JP 17226388A JP H0221717 A JPH0221717 A JP H0221717A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- signal
- collectors
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はバイポーラ集積回路にて構成でるマスタース
レーブ形フリップフロップ回路の改良に係り、特に、低
電圧源による駆動に適する低電圧部動形論理回路に関す
る。
レーブ形フリップフロップ回路の改良に係り、特に、低
電圧源による駆動に適する低電圧部動形論理回路に関す
る。
（従来の技術）
バイポーラトランジスタによる従来の論理回路を第７図
に示す。
に示す。
第７図において、同図中、端子Ｐ１にハイレベルとロウ
レベルとに変化する入力信号が入る。この入力信号は、
コンデンサＣ１を介し、てトランジスタＱ１４と差動増
幅回路を成す１−ランジスクＱ１５のベースに入力して
いる。１−ランジスタＱ１５のベースと電圧源Ｖｃｃと
の間には抵抗Ｒ７が接続しである。
レベルとに変化する入力信号が入る。この入力信号は、
コンデンサＣ１を介し、てトランジスタＱ１４と差動増
幅回路を成す１−ランジスクＱ１５のベースに入力して
いる。１−ランジスタＱ１５のベースと電圧源Ｖｃｃと
の間には抵抗Ｒ７が接続しである。
前記トランジスタＱ１４． Ｑｌ５は、それぞれコレク
タと電圧源ＶＣＣとの間に負荷抵抗Ｒ５、Ｒ６を接続し
、エミッタ共通接続点を電流源Ｉ４を介してｆ８準電位
点に接続する。そして、これらのコレクタからの信号は
、それぞれトランジスタＱ１３゜ＱｌＧのベースよりエ
ミッタに導出し、それぞれ電流源１３．１５に流れる。
タと電圧源ＶＣＣとの間に負荷抵抗Ｒ５、Ｒ６を接続し
、エミッタ共通接続点を電流源Ｉ４を介してｆ８準電位
点に接続する。そして、これらのコレクタからの信号は
、それぞれトランジスタＱ１３゜ＱｌＧのベースよりエ
ミッタに導出し、それぞれ電流源１３．１５に流れる。
一方、トランジスタＱ１〜Ｑ６及びＱ７〜Ｑ１２は、ダ
ブルバランス形の差動増幅回路によるマスタースレーブ
フリップフロップを構成しており、分解すると、トラン
ジスタＱ１ 、Ｑ４とＱｌ、Ｑ１０４ま各上段の差動対
を成し、トランジスタＱ ２゜Ｑ３とＱ８ 、Ｑ９はコ
レクタベース間をいわゆるたすき掛は接続した対を成し
ている。また、下段のトランジスタＱ５ 、Ｑ６とＱｌ
ｌ、 Ｑｌ２は、それぞれトランジスタＱ６と０１１の
ベース間及びＱ５とＱｌ２のベース間を共通に接続しで
ある。そして、トランジスタＱ５ 、Ｑ６は、トランジ
スタＱ２゜Ｑ３とＱｌ 、Ｑ４を差動的に駆動し、トラ
ンジスタＱ１１． Ｑｌ２はそれぞれトランジスタＱ８
、 Ｑ９とＱｌ 、 Ｑ１０を差動的に駆動している
。
ブルバランス形の差動増幅回路によるマスタースレーブ
フリップフロップを構成しており、分解すると、トラン
ジスタＱ１ 、Ｑ４とＱｌ、Ｑ１０４ま各上段の差動対
を成し、トランジスタＱ ２゜Ｑ３とＱ８ 、Ｑ９はコ
レクタベース間をいわゆるたすき掛は接続した対を成し
ている。また、下段のトランジスタＱ５ 、Ｑ６とＱｌ
ｌ、 Ｑｌ２は、それぞれトランジスタＱ６と０１１の
ベース間及びＱ５とＱｌ２のベース間を共通に接続しで
ある。そして、トランジスタＱ５ 、Ｑ６は、トランジ
スタＱ２゜Ｑ３とＱｌ 、Ｑ４を差動的に駆動し、トラ
ンジスタＱ１１． Ｑｌ２はそれぞれトランジスタＱ８
、 Ｑ９とＱｌ 、 Ｑ１０を差動的に駆動している
。
上記電流源Ｉ５は、トランジスタＱ６とＱｌｌのベース
共通接続点にも接続し、これらトランジスタＱ６ 、Ｑ
ｌｌのベースに、入力信号に基づく信号を供給する。ま
た、電流源Ｉ３はトランジスタＱ５とＱｌ２のベース共
通接続点にも接続し、これらトランジスタＱ５．Ｑ１２
のベースに、入力信号に基づく信号を供給する。
共通接続点にも接続し、これらトランジスタＱ６ 、Ｑ
ｌｌのベースに、入力信号に基づく信号を供給する。ま
た、電流源Ｉ３はトランジスタＱ５とＱｌ２のベース共
通接続点にも接続し、これらトランジスタＱ５．Ｑ１２
のベースに、入力信号に基づく信号を供給する。
また、トランジスタＱ２とＱｌのコレクタ同士。
トランジスタＱ３とＱ４のコレクタ同士及び、トランジ
スタＱ７とＱ８のコレクタ同士、トランジスタＱ９と０
１０のコレクタ同士は、それぞれ共通に接続しである。
スタＱ７とＱ８のコレクタ同士、トランジスタＱ９と０
１０のコレクタ同士は、それぞれ共通に接続しである。
そして、トランジスタＱ１と０２のコレクタ共通接続点
は負荷抵抗Ｒ１を介して電圧源ｙｃｃに接続し、トラン
ジスタＱ３とＱ４のコレクタ共通接続点は負荷抵抗Ｒ２
を、介して電ＬＦ源ＶＣＣに接続し、トランジスタＱ７
とＱ８のコレクタ共通接続点は、負荷抵抗Ｒ３を介して
電圧源ＶＣＣに接続し、トランジスタＱ９とＱ１０の］
レクタ共通接続点は、負荷抵抗Ｒ４を介して電圧源ＶＣ
Ｃに接続している。
は負荷抵抗Ｒ１を介して電圧源ｙｃｃに接続し、トラン
ジスタＱ３とＱ４のコレクタ共通接続点は負荷抵抗Ｒ２
を、介して電ＬＦ源ＶＣＣに接続し、トランジスタＱ７
とＱ８のコレクタ共通接続点は、負荷抵抗Ｒ３を介して
電圧源ＶＣＣに接続し、トランジスタＱ９とＱ１０の］
レクタ共通接続点は、負荷抵抗Ｒ４を介して電圧源ＶＣ
Ｃに接続している。
この回路の一つの出力は、トランジスタＱ３とＱ４のコ
レクタ共通接続点をトランジスタＱＩＯのベースに接続
して端子Ｐ２に導出している。尚、トランジスタＱ１の
ベースはトランジスタＱ９とＱ１０のコレクタ共通接続
点に、トランジスタＱ４のベースはＱｌとＱ８のコレク
タ共通接続点に。
レクタ共通接続点をトランジスタＱＩＯのベースに接続
して端子Ｐ２に導出している。尚、トランジスタＱ１の
ベースはトランジスタＱ９とＱ１０のコレクタ共通接続
点に、トランジスタＱ４のベースはＱｌとＱ８のコレク
タ共通接続点に。
トランジスタＱ７のベースはＱｌとＱ２のコレクタ共通
接続点に接続しである。
接続点に接続しである。
次に上記回路の動作を説明する。
法衣は、第７図の回路の動作を示している。
第１表
上表において、■はトランジスタＱ１５のベースに現れ
る（入力）信号を示し、Ｑ、＠、Ｏ，＠Ｇまそれぞれ、
トランジスタＱ１ 、Ｑ２のコレクタ共通接続点、Ｑ
３． Ｑ４のコレクタ共通接続点、Ｑ７、Ｑ８のコレク
タ共通接続点及びＱＯ，Ｑ１０のコレクタ共通接続でに
現れる出力信号を、■、■はそれぞれＱ１４． Ｑ１５
のコレクタに現れる信号を示している。また、１」はハ
イレベル、Ｌはロウレベルを意味し、例えば信号＠につ
いては、抵抗Ｒ７に電流が流れないときをＨ１抵抗Ｒ７
に電流が流れるときを１−とする。
る（入力）信号を示し、Ｑ、＠、Ｏ，＠Ｇまそれぞれ、
トランジスタＱ１ 、Ｑ２のコレクタ共通接続点、Ｑ
３． Ｑ４のコレクタ共通接続点、Ｑ７、Ｑ８のコレク
タ共通接続点及びＱＯ，Ｑ１０のコレクタ共通接続でに
現れる出力信号を、■、■はそれぞれＱ１４． Ｑ１５
のコレクタに現れる信号を示している。また、１」はハ
イレベル、Ｌはロウレベルを意味し、例えば信号＠につ
いては、抵抗Ｒ７に電流が流れないときをＨ１抵抗Ｒ７
に電流が流れるときを１−とする。
信号（■は、最初ＬレベルからＨ−４１と変化し、１１
）初のＬレベルのとき、トランジスタＱ８はオン、Ｑ９
がオフし、信＠Ｃはしレベル、信号＠はｌ−ルベルであ
るとする。このように仮定すると、トランジスタＱｌ
、Ｑ４の差動増幅回路としての性質によって、信号■は
Ｌレベル、信号■は１ルベルとなる。このとき、トラン
ジスタＱ１５がオフ（０１４オン）して信号■がＨレベ
ルとなり、このＨレベルがそのままトランジスタＱ１６
のエミッタに現れるので、トランジスタＱ１１．Ｑ６は
オンし、Ｑ１２、 Ｑ５はオフしている。従って、■の
状態の電流経路は、抵抗Ｒ１→０１→Ｑ６→１１と、抵
抗Ｒ３−→Ｑ８→Ｑ１１→Ｉ２となる。
）初のＬレベルのとき、トランジスタＱ８はオン、Ｑ９
がオフし、信＠Ｃはしレベル、信号＠はｌ−ルベルであ
るとする。このように仮定すると、トランジスタＱｌ
、Ｑ４の差動増幅回路としての性質によって、信号■は
Ｌレベル、信号■は１ルベルとなる。このとき、トラン
ジスタＱ１５がオフ（０１４オン）して信号■がＨレベ
ルとなり、このＨレベルがそのままトランジスタＱ１６
のエミッタに現れるので、トランジスタＱ１１．Ｑ６は
オンし、Ｑ１２、 Ｑ５はオフしている。従って、■の
状態の電流経路は、抵抗Ｒ１→０１→Ｑ６→１１と、抵
抗Ｒ３−→Ｑ８→Ｑ１１→Ｉ２となる。
次に信号■がＨレベルに変わると、トランジスタＱ１４
とＱ１５の状態が反転し、信号■がＬレベル。
とＱ１５の状態が反転し、信号■がＬレベル。
信号（■がｌ」レベルに変化する。これにより、トラン
ジスタＱ５ 、Ｑ６とＱｌｌ、Ｑ１２も状態が反転し、
トランジスタＱ２ 、Ｑ３が１のときの差動対トランジ
スタＱｌ 、Ｑ４の状態をラッチする。これに対し、ト
ランジスタＱ８ 、Ｑ９は両方ともＡ）するので、下段
差動対の反転動作に応動する上段差動対（ヘランジスタ
Ｑ７．ＱＩＯのうらＱＩＯがオンＪる。結局、■の状態
のときは、抵抗Ｒ１→Ｑ２→Ｑ５→■１と、Ｒ４→Ｑ１
０→Ｑ１２→■２と流れて、信号０と■が反転し、信号
■と■は反転しない。
ジスタＱ５ 、Ｑ６とＱｌｌ、Ｑ１２も状態が反転し、
トランジスタＱ２ 、Ｑ３が１のときの差動対トランジ
スタＱｌ 、Ｑ４の状態をラッチする。これに対し、ト
ランジスタＱ８ 、Ｑ９は両方ともＡ）するので、下段
差動対の反転動作に応動する上段差動対（ヘランジスタ
Ｑ７．ＱＩＯのうらＱＩＯがオンＪる。結局、■の状態
のときは、抵抗Ｒ１→Ｑ２→Ｑ５→■１と、Ｒ４→Ｑ１
０→Ｑ１２→■２と流れて、信号０と■が反転し、信号
■と■は反転しない。
信号■が再びＬレベルとなる■の状態では、トランジス
タＱ１６がオフ、Ｑ１５がオンとなる。これより、信号
■がＬレベル、信号■が１４レベルを呈し、差動対トラ
ンジスタＱ５ 、Ｑ６とＱｌｌ、 Ｑ１２が■の状態か
ら反転動作する。これによって、トランジスタＱ８ 、
Ｑ９は、差動対Ｉ〜ランジスタＱ７、Ｑ１０の状態をラ
ッチしてＱ９がオンし、下段差動対Ｑ５ 、ＱＯに応動
する上段差動対トランジスタＱｌ 、Ｑ４のうちＱ４が
オンする。従って、■の状態の時は、Ｒ２→Ｑ４→Ｑ６
→１１と、Ｒ４→Ｑ９→Ｑ１１→Ｉ２の経路を電流が流
れ、信号０と＠は反転せず、信号◎と■が反転する。
タＱ１６がオフ、Ｑ１５がオンとなる。これより、信号
■がＬレベル、信号■が１４レベルを呈し、差動対トラ
ンジスタＱ５ 、Ｑ６とＱｌｌ、 Ｑ１２が■の状態か
ら反転動作する。これによって、トランジスタＱ８ 、
Ｑ９は、差動対Ｉ〜ランジスタＱ７、Ｑ１０の状態をラ
ッチしてＱ９がオンし、下段差動対Ｑ５ 、ＱＯに応動
する上段差動対トランジスタＱｌ 、Ｑ４のうちＱ４が
オンする。従って、■の状態の時は、Ｒ２→Ｑ４→Ｑ６
→１１と、Ｒ４→Ｑ９→Ｑ１１→Ｉ２の経路を電流が流
れ、信号０と＠は反転せず、信号◎と■が反転する。
更に、ＩＶの状態では、信号■が再び１−ルベルに転移
するので、信号◎がＨレベル、信号のがＬレベルとなる
。これにより、差動対トランジスタＱ５、Ｑ６とＱｌｌ
、 Ｑ１２が■の状態から反転動作し、トランジスタＱ
２ 、Ｑ３が、差動対トランジスタＱｌ 、Ｑ４の状態
をラッチし−（Ｑ３がオンし、下段差動対Ｑ１１． Ｑ
１２に応動する上段差動りＪＱ７ 。
するので、信号◎がＨレベル、信号のがＬレベルとなる
。これにより、差動対トランジスタＱ５、Ｑ６とＱｌｌ
、 Ｑ１２が■の状態から反転動作し、トランジスタＱ
２ 、Ｑ３が、差動対トランジスタＱｌ 、Ｑ４の状態
をラッチし−（Ｑ３がオンし、下段差動対Ｑ１１． Ｑ
１２に応動する上段差動りＪＱ７ 。
０１０のうらＱ７がオンする。従って、ＩＶの状態では
、Ｒ２→Ｑ３→Ｑ５→１１と、Ｒ３→Ｑ７→Ｑ１２−ン
＋ ２とに電流が流れ、信号◎と＠は反転し、信号■と
■は反転しない。
、Ｒ２→Ｑ３→Ｑ５→１１と、Ｒ３→Ｑ７→Ｑ１２−ン
＋ ２とに電流が流れ、信号◎と＠は反転し、信号■と
■は反転しない。
第７図の回路は上記のよう／、１動作により、入力信号
を２分の１分周ケるマスタ−スレーブフリップ７０ツブ
回路の働きをしている。
を２分の１分周ケるマスタ−スレーブフリップ７０ツブ
回路の働きをしている。
ところで、近時、リモコンハンドセット、ＩＣカード等
のように、電池の仕様が１本の電子ｎ器が増加している
。電池は、一般に、消耗すると、０．９ ［Ｖ］程度ま
で電圧が下がるので、このような低い電圧でも正確にマ
スタースレーブ動作する回路の提供が求められている。
のように、電池の仕様が１本の電子ｎ器が増加している
。電池は、一般に、消耗すると、０．９ ［Ｖ］程度ま
で電圧が下がるので、このような低い電圧でも正確にマ
スタースレーブ動作する回路の提供が求められている。
しかしながら、第７図に示す従来の回路は、電圧源と基
準電位点との間に、例えばトランジスタＱ１３のベース
・エミッタ接合と、トランジスタＱ１２のベース・エミ
ッタ接合との直列結合、或はトランジスタＱ９とＱｌｌ
とによるベース・エミッタ接合の直列結合等、トランジ
スタのオンオフ動作に最低限必要なベース・エミッタ間
電圧ＶＢＥが２倍となる回路が有る。このような、ベー
ス・エミッタ接合の直列結合が、電圧源と基準電位点と
の間に存在する集積回路では、バイアス電圧を複雑に設
定しても、前記ベース・エミッタ間電圧の２倍の電圧で
ある１、６［Ｖ］以下では動作しない。
準電位点との間に、例えばトランジスタＱ１３のベース
・エミッタ接合と、トランジスタＱ１２のベース・エミ
ッタ接合との直列結合、或はトランジスタＱ９とＱｌｌ
とによるベース・エミッタ接合の直列結合等、トランジ
スタのオンオフ動作に最低限必要なベース・エミッタ間
電圧ＶＢＥが２倍となる回路が有る。このような、ベー
ス・エミッタ接合の直列結合が、電圧源と基準電位点と
の間に存在する集積回路では、バイアス電圧を複雑に設
定しても、前記ベース・エミッタ間電圧の２倍の電圧で
ある１、６［Ｖ］以下では動作しない。
（発明が解決しようとする課題）
上述したように、従来のハイブリッドトランジスタによ
る論理回路では、電圧源と基準電位点とのベース・エミ
ッタ接合の直列結合が存在するので、この接合の持つ電
圧ＶＢＥの略２倍の電圧を出力Ｊる電圧源て゛ないと動
作しないという問題があった。
る論理回路では、電圧源と基準電位点とのベース・エミ
ッタ接合の直列結合が存在するので、この接合の持つ電
圧ＶＢＥの略２倍の電圧を出力Ｊる電圧源て゛ないと動
作しないという問題があった。
この発明は上記問題貞を除去し、非常に低い電圧、例え
ば通常の電池が消耗して低下した場合でも動作する低電
圧部動形論理回路の提供を目的とする。
ば通常の電池が消耗して低下した場合でも動作する低電
圧部動形論理回路の提供を目的とする。
［発明の構成］
（課題を解決するだめの手段）
この発明は差動増幅１〜ランジスタ回路と、この差ωＪ
増幅トランジスタ回路の動作状態を記憶Ｊるラッチ用ト
ランジスタ回路との組合わせによるマスタースレーブフ
リップフ［１ツブ回路を設けるとＪｔに、これらトラン
ジスタ回路の所定対素子と電流源を共有し、かつこれら
の対素子よりＪミッタ面積が大きな入力段トランジスタ
回路を設け、前記マスタースレーブフリップフロップ回
路の動作を前記入力段トランジスタ回路の動作によって
制御するように構成している。
増幅トランジスタ回路の動作状態を記憶Ｊるラッチ用ト
ランジスタ回路との組合わせによるマスタースレーブフ
リップフ［１ツブ回路を設けるとＪｔに、これらトラン
ジスタ回路の所定対素子と電流源を共有し、かつこれら
の対素子よりＪミッタ面積が大きな入力段トランジスタ
回路を設け、前記マスタースレーブフリップフロップ回
路の動作を前記入力段トランジスタ回路の動作によって
制御するように構成している。
（作用）
このような構成によれば、マスタースレーブ動作を行う
差？Ｊｉ段とラッチ段との組合わせ回路部を、エミッタ
面積をこれらより広くした入力段トランジスタによって
、オンオフ動作を制御する。
差？Ｊｉ段とラッチ段との組合わせ回路部を、エミッタ
面積をこれらより広くした入力段トランジスタによって
、オンオフ動作を制御する。
この場合、前記入力段トランジスタのエミツタ面積比が
大きいことで、電圧源電圧が低い場合でも、上記のオン
オフ動作を確実に行われることができ、このオンオフ動
作を行なわせるために、ラッチ段と差動段の下段に差動
段を設ける必要がなくなる。
大きいことで、電圧源電圧が低い場合でも、上記のオン
オフ動作を確実に行われることができ、このオンオフ動
作を行なわせるために、ラッチ段と差動段の下段に差動
段を設ける必要がなくなる。
こうして、ベース・エミッタ接合の直列結合の存在しな
い回路を構成することができる。
い回路を構成することができる。
（実施例）
以下、この発明の一実施例を、図面を参照して説明する
。
。
第１図はこの発明に係る低電圧部動形論理回路の一実施
例を示す回路図である。同図中、Ｐｌｌは入力信号を導
く入力端子であり、Ｃ１１は端子ｐＨからの信号を（第
９）トランジスタＱ３０と差動増幅回路を成すく第１０
）トランジスタＱ３１のベースに供給している。トラン
ジスタＱ３１は、ベースと電圧源ｖＣＣとの間に抵抗Ｒ
１６を接続し、エミッタはトランジスタＱ３０と共通接
続し、その共通接続点を電流源［１４を介して基準電位
点に接続し、コレクタは負荷抵抗Ｒ１５を介して電圧源
Ｖｃｃに接続している。トランジスタ０３０番よ、ベー
スは直接電圧源ＶＣＣに接続し、］レレフは負荷抵抗Ｒ
１４を介して電圧源ＶＣＣに接続している。
例を示す回路図である。同図中、Ｐｌｌは入力信号を導
く入力端子であり、Ｃ１１は端子ｐＨからの信号を（第
９）トランジスタＱ３０と差動増幅回路を成すく第１０
）トランジスタＱ３１のベースに供給している。トラン
ジスタＱ３１は、ベースと電圧源ｖＣＣとの間に抵抗Ｒ
１６を接続し、エミッタはトランジスタＱ３０と共通接
続し、その共通接続点を電流源［１４を介して基準電位
点に接続し、コレクタは負荷抵抗Ｒ１５を介して電圧源
Ｖｃｃに接続している。トランジスタ０３０番よ、ベー
スは直接電圧源ＶＣＣに接続し、］レレフは負荷抵抗Ｒ
１４を介して電圧源ＶＣＣに接続している。
一方、Ｑ２０〜Ｑ２３及びＱ２４〜Ｑ２７から成るマス
タースレーブフリップノロツブ回路は、（第１）トラン
ジスタＱ２１及び（第２）トランジスタＱ２２の対と、
（第３）トランジスタＱ２５及び（第４）トランジスタ
Ｑ２６の対によって、それぞれラッチ回路を構成してい
る。即ち、トランジスタＱ２１゜Ｑ２２及びＱ２５．０
２６の各エミッタ同士は、それぞれ共通に接続すると共
に、トランジスタＱ２１のベース、及びコレクタは、そ
れぞれトランジスタＱ２２のコレクタ及びベースに接続
し、トランジスタＱ２５のベース及び」レクタは、トラ
ンジスタＱ２６のコレクタ及びベースに接続している。
タースレーブフリップノロツブ回路は、（第１）トラン
ジスタＱ２１及び（第２）トランジスタＱ２２の対と、
（第３）トランジスタＱ２５及び（第４）トランジスタ
Ｑ２６の対によって、それぞれラッチ回路を構成してい
る。即ち、トランジスタＱ２１゜Ｑ２２及びＱ２５．０
２６の各エミッタ同士は、それぞれ共通に接続すると共
に、トランジスタＱ２１のベース、及びコレクタは、そ
れぞれトランジスタＱ２２のコレクタ及びベースに接続
し、トランジスタＱ２５のベース及び」レクタは、トラ
ンジスタＱ２６のコレクタ及びベースに接続している。
また、（第５）トランジスタＱ２０と（第６）トランジ
スタＱ２３並びに、（第７）トランジスタＱ２４ど（第
８）トランジスタＱ２７とは、差動増幅回路を構成し、
各エミッタをそれぞれ共通の電流源［１及び１１３を介
して基準電位点に接続している。
スタＱ２３並びに、（第７）トランジスタＱ２４ど（第
８）トランジスタＱ２７とは、差動増幅回路を構成し、
各エミッタをそれぞれ共通の電流源［１及び１１３を介
して基準電位点に接続している。
尚、上記トランジスタＱ２１． Ｑ２２及びＱ２５．
Ｑ２８の」ユミッタ共通接続点も、それぞれ電流源１１
０゜［２を介して基準”１ｕ位点に接続している。
Ｑ２８の」ユミッタ共通接続点も、それぞれ電流源１１
０゜［２を介して基準”１ｕ位点に接続している。
更に、トランジスタＱ２０とＱ２１はコレクタ同士共通
に接続し、その共通接続点を、（第１）負荷抵抗ＲＩＯ
を介して電圧源ｙｃｃに接続している。また、トランジ
スタＱ２２とＱ２３も」レクタ同士共通に接続し、その
共通接続点はく第２）負荷抵抗Ｒ１１を介して電圧源Ｖ
ＣＣに接続している。同様に、トランジスタＱ２４とＱ
２５、Ｑ２６とＱ２７のコレクタ同士もそれぞれ共通に
接続し、これらの接続点は、それぞれ（第３）０荷抵抗
Ｒ１２，（第４）負荷低抗Ｒ１３を介して電圧源ＶＣＣ
に接続しである。
に接続し、その共通接続点を、（第１）負荷抵抗ＲＩＯ
を介して電圧源ｙｃｃに接続している。また、トランジ
スタＱ２２とＱ２３も」レクタ同士共通に接続し、その
共通接続点はく第２）負荷抵抗Ｒ１１を介して電圧源Ｖ
ＣＣに接続している。同様に、トランジスタＱ２４とＱ
２５、Ｑ２６とＱ２７のコレクタ同士もそれぞれ共通に
接続し、これらの接続点は、それぞれ（第３）０荷抵抗
Ｒ１２，（第４）負荷低抗Ｒ１３を介して電圧源ＶＣＣ
に接続しである。
そして、トランジスタＱ２０〜Ｑ２３の回路と、０２４
〜Ｑ２７の回路は、トランジスタＱ２０とＱ２１とのコ
レクタ共通接続点をトランジスタＱ２４のベースに接続
し、トランジスタＱ２２とＱ２３のコレクタ共通接続点
をトランジスタＱ２７のベースに接続し、トランジスタ
Ｑ２４とＱ２５のコレクタ共通接続点をトランジスタＱ
２３のベースに接続し、トランジスタＱ２６とＱ２７の
コレクタ共通接続点をトランジスタＱ２０のベースに接
続しである。
〜Ｑ２７の回路は、トランジスタＱ２０とＱ２１とのコ
レクタ共通接続点をトランジスタＱ２４のベースに接続
し、トランジスタＱ２２とＱ２３のコレクタ共通接続点
をトランジスタＱ２７のベースに接続し、トランジスタ
Ｑ２４とＱ２５のコレクタ共通接続点をトランジスタＱ
２３のベースに接続し、トランジスタＱ２６とＱ２７の
コレクタ共通接続点をトランジスタＱ２０のベースに接
続しである。
しかして、上記トランジスタＱ３１の］レクタは、（第
１１）トランジスタＱ３３及び（第１２）トランジスタ
Ｑ３２のベースに接続し、トランジスタＱ３０のコレク
タは、（第１３）トランジスタ０２８゜（第１４）トラ
ンジスタＱ２９のベースに接続している。そして、トラ
ンジスタＱ３３は、トランジスタＱ２１． Ｑ２２の電
流源）１０を共有している。また、トランジスタＱ２９
はトランジスタＱ２０． Ｑ２３の電流源１１１を共有
している。同様に、トランジスタＱ２８はトランジスタ
Ｑ２５． Ｑ２６の電流源１１２を共有し、トランジス
タＱ３２はトランジスタＱ２４． Ｑ２７の電流源１１
３を其何している。
１１）トランジスタＱ３３及び（第１２）トランジスタ
Ｑ３２のベースに接続し、トランジスタＱ３０のコレク
タは、（第１３）トランジスタ０２８゜（第１４）トラ
ンジスタＱ２９のベースに接続している。そして、トラ
ンジスタＱ３３は、トランジスタＱ２１． Ｑ２２の電
流源）１０を共有している。また、トランジスタＱ２９
はトランジスタＱ２０． Ｑ２３の電流源１１１を共有
している。同様に、トランジスタＱ２８はトランジスタ
Ｑ２５． Ｑ２６の電流源１１２を共有し、トランジス
タＱ３２はトランジスタＱ２４． Ｑ２７の電流源１１
３を其何している。
ここに、トランジスタ２８はトランジスタＱ２５゜Ｑ２
Ｂに対しエミツタ面積比がＮ１ ：１、トランジスタＱ
２９はＱ２０． Ｑ２３に対しエミツタ面積比がＮ２
：′１、トランジスタＱ３２はＱ２４． Ｑ２７に対し
エミツタ面積比がＮ３ ：１、トランジスタＱ３３はＱ
２１、Ｑ２２に対しエミツタ面積比がＮ４：１に設定し
、各Ｎ１〜Ｎ４はすべて）１を満足する値に設定する。
Ｂに対しエミツタ面積比がＮ１ ：１、トランジスタＱ
２９はＱ２０． Ｑ２３に対しエミツタ面積比がＮ２
：′１、トランジスタＱ３２はＱ２４． Ｑ２７に対し
エミツタ面積比がＮ３ ：１、トランジスタＱ３３はＱ
２１、Ｑ２２に対しエミツタ面積比がＮ４：１に設定し
、各Ｎ１〜Ｎ４はすべて）１を満足する値に設定する。
尚、この回路の１つの出力は、トランジスタＱ２２、
Ｑ２３のコレクタ共通接続点に現れる信号を用い、出力
端子１）１２より導出している。
Ｑ２３のコレクタ共通接続点に現れる信号を用い、出力
端子１）１２より導出している。
この発明による一実施例の回路は上記のごとく構成され
、次に動作を説明する。尚、第７図の回路の各部におけ
る信号に付した符号は、本回路の場合も同等の信号が現
れるので同じ符号を用いる。
、次に動作を説明する。尚、第７図の回路の各部におけ
る信号に付した符号は、本回路の場合も同等の信号が現
れるので同じ符号を用いる。
先ず、トランジスタＱ３０． Ｑ３１は、信号■がＬの
とき、トランジスタＱ３１がオフし、トランジスタＱ３
０がオンする。従って、信号■がＬレベルのとき、信号
＠はＬレベル、（ｆｉ号のはＨレベルになる。信号■が
Ｈレベルであると、トランジスタＱ３３、 Ｑ３２が共
にオン動作する。ここで、トランジスタＱ３３． Ｑ３
２のエミツタ面積比は、トランジスタＱ２１． Ｑ２２
及びＱ２４． Ｑ２７より十分大きくしであるので、電
流ｉｆ！ ［１０，Ｉ １３による電流は、はとんどト
ランジスタＱ３３． Ｑ３２からの電流を流す。
とき、トランジスタＱ３１がオフし、トランジスタＱ３
０がオンする。従って、信号■がＬレベルのとき、信号
＠はＬレベル、（ｆｉ号のはＨレベルになる。信号■が
Ｈレベルであると、トランジスタＱ３３、 Ｑ３２が共
にオン動作する。ここで、トランジスタＱ３３． Ｑ３
２のエミツタ面積比は、トランジスタＱ２１． Ｑ２２
及びＱ２４． Ｑ２７より十分大きくしであるので、電
流ｉｆ！ ［１０，Ｉ １３による電流は、はとんどト
ランジスタＱ３３． Ｑ３２からの電流を流す。
例えば、トランジスタＱ３３のエミッタサイズをＱＱ２
１． Ｑ２２に対して１０倍とすると、［１０の°１流
の１０／１１はトランジスタＱ３３を流れることになり
、トランジスタＱ２１． Ｑ２２をほとんどカットオフ
状態にする。
１． Ｑ２２に対して１０倍とすると、［１０の°１流
の１０／１１はトランジスタＱ３３を流れることになり
、トランジスタＱ２１． Ｑ２２をほとんどカットオフ
状態にする。
このため、動作状態■のときは、トランジスタＱ２１．
Ｑ２２及びＱ２／ｌ、 Ｑ２７をそれぞれオフ動作さ
せることができる。同様に、動作状態■のときも、Ｅ記
Ｑ２１． Ｑ２２． Ｑ２４． Ｑ２７がオフ状態にな
る。
Ｑ２２及びＱ２／ｌ、 Ｑ２７をそれぞれオフ動作さ
せることができる。同様に、動作状態■のときも、Ｅ記
Ｑ２１． Ｑ２２． Ｑ２４． Ｑ２７がオフ状態にな
る。
反対に、信号＠が１ルベルになると、トランジスタＱ２
８． Ｑ２９がオンし、トランジスタＱ３２． Ｑ３３
がオフする。トランジスタＱ２Ｂ、 Ｑ２９もエミツタ
面積比は、トランジスタＱ２５． Ｑ２６及びＱ２０．
Ｑ２３より十分大きクシであるので、電流、諒１１２
，１１１１よる電流は、はとんどトランジスタＱ２８．
Ｑ２９からの電流を流す。このため、動作状態■のとき
は、トランジスタＱ２５． Ｑ２６及びＱ２０． Ｑ２
３をそれぞれオフ動作させることができる。同様に、動
作状態■のとぎも、上記Ｑ２０． Ｑ２３． Ｑ２５．
Ｑ２６がオフ状態になる。
８． Ｑ２９がオンし、トランジスタＱ３２． Ｑ３３
がオフする。トランジスタＱ２Ｂ、 Ｑ２９もエミツタ
面積比は、トランジスタＱ２５． Ｑ２６及びＱ２０．
Ｑ２３より十分大きクシであるので、電流、諒１１２
，１１１１よる電流は、はとんどトランジスタＱ２８．
Ｑ２９からの電流を流す。このため、動作状態■のとき
は、トランジスタＱ２５． Ｑ２６及びＱ２０． Ｑ２
３をそれぞれオフ動作させることができる。同様に、動
作状態■のとぎも、上記Ｑ２０． Ｑ２３． Ｑ２５．
Ｑ２６がオフ状態になる。
以下、各動作状態に分けて説明する。尚、第２図に示−
４ように、入力信号として＠に示づような信号が入力す
ると、各信号◎、■は同図Ｏ１■に示すような位相で動
作するものとする。
４ように、入力信号として＠に示づような信号が入力す
ると、各信号◎、■は同図Ｏ１■に示すような位相で動
作するものとする。
動作状態■
この場合は、上述したごとく、トランジスタＱ２１、
Ｑ２２と、Ｑ２４． Ｑ２７を強制的にオフ動作させる
。ここで、第７図と同様に、電源投入時等において、信
号■がしレベルのとき、トランジスタＱ２５がオンと仮
定すると、トランジスタ２０． Ｑ２３の着初増幅回路
としての性質によって、トランジスタＱ２０がオンし、
トランジスタＱ２３がオフする。
Ｑ２２と、Ｑ２４． Ｑ２７を強制的にオフ動作させる
。ここで、第７図と同様に、電源投入時等において、信
号■がしレベルのとき、トランジスタＱ２５がオンと仮
定すると、トランジスタ２０． Ｑ２３の着初増幅回路
としての性質によって、トランジスタＱ２０がオンし、
トランジスタＱ２３がオフする。
これにより、ＲＩＯ→Ｑ２０→ＩＩＩ成る電流経路と、
Ｒ１２→Ｑ２５→１１２成る電流経路が形成される。故
に、動作■のときは、信号■はＬレベル、信号■は）」
レベル、信号０はＬレベル、信号ＯはＨレベルとなる。
Ｒ１２→Ｑ２５→１１２成る電流経路が形成される。故
に、動作■のときは、信号■はＬレベル、信号■は）」
レベル、信号０はＬレベル、信号ＯはＨレベルとなる。
動作状態■
この場合は、上述したエミッタ面積差によって、トラン
ジスタＱ２５． Ｑ２６と、Ｑ２０． Ｑ２３をオフさ
せる。ここで、動作■のときは、トランジスタＱ２０が
オン、Ｑ２３がオフしていたので、トランジスタＱ２１
がオン、トランジスタＱ２２がオーツする（ラッチ動作
）。これにより、信号ＯがＬレベルを続け、信号ＯがＨ
レベルを続ける。トランジスタ０２４ハ信号■のＬレベ
ルによってオフ動作し、トランジスタＱ２７は信号◎の
Ｈレベルによつ−Ｃオン動作する。これにより、信号Ｏ
は１ルベルに変化し、信号＠はＬレベルに変化すること
になる。尚、電流経路は、Ｒ１０→Ｑ２１→（１０と、
Ｒ１３→Ｑ２７→Ｑ１１３となる。
ジスタＱ２５． Ｑ２６と、Ｑ２０． Ｑ２３をオフさ
せる。ここで、動作■のときは、トランジスタＱ２０が
オン、Ｑ２３がオフしていたので、トランジスタＱ２１
がオン、トランジスタＱ２２がオーツする（ラッチ動作
）。これにより、信号ＯがＬレベルを続け、信号ＯがＨ
レベルを続ける。トランジスタ０２４ハ信号■のＬレベ
ルによってオフ動作し、トランジスタＱ２７は信号◎の
Ｈレベルによつ−Ｃオン動作する。これにより、信号Ｏ
は１ルベルに変化し、信号＠はＬレベルに変化すること
になる。尚、電流経路は、Ｒ１０→Ｑ２１→（１０と、
Ｒ１３→Ｑ２７→Ｑ１１３となる。
動作状態■
この場合は、再び、トランジスタＱ３２． Ｑ３３がオ
ンすることによって、１１３． １．１０の電流がトラ
ンジスタＱ３２． Ｑ３３を流れ、トランジスタＱ２１
゜Ｑ２２と、Ｑ２４． Ｑ２７がオフする。トランジス
タＱ２５、０２６は、トランジスタＱ２４． Ｑ２７の
動作■における状態をラッチするので、１〜ランジスタ
Ｑ２６がオンし、トランジスタＱ２５がオフする。これ
により信号◎はＨレベルを続け、信号■はＬレベルを続
ける。また、信号◎によるＨレベルによってトランジス
タＱ２３がオンし、信号■のＬレベルによって、トラン
ジスタＱ２０がオフする。これによって、信号■がＨレ
ベルに変わり、信号ＯがＬレベルに変わる。
ンすることによって、１１３． １．１０の電流がトラ
ンジスタＱ３２． Ｑ３３を流れ、トランジスタＱ２１
゜Ｑ２２と、Ｑ２４． Ｑ２７がオフする。トランジス
タＱ２５、０２６は、トランジスタＱ２４． Ｑ２７の
動作■における状態をラッチするので、１〜ランジスタ
Ｑ２６がオンし、トランジスタＱ２５がオフする。これ
により信号◎はＨレベルを続け、信号■はＬレベルを続
ける。また、信号◎によるＨレベルによってトランジス
タＱ２３がオンし、信号■のＬレベルによって、トラン
ジスタＱ２０がオフする。これによって、信号■がＨレ
ベルに変わり、信号ＯがＬレベルに変わる。
尚、電流経路は、Ｒ１１→Ｑ２３→１１１と、Ｒ１３→
Ｑ２６→１１２となる。
Ｑ２６→１１２となる。
動作状態■
この場合は、トランジスタＱ２５． Ｑ２６．とＱ２０
゜Ｑ２３がオフする。動作ｍにおいて、トランジスタＱ
２３がオンしていたので、トランジスタＱ２２がオンし
、トランジスタＱ２１がオフする。これにより、信号■
はＨレベルを続け、信号ＯはＬレベルを続ける。また、
信号ＯによるＨレベルによってトランジスタＱ２４がオ
ンし、信号■によるＬレベルによってトランジスタＱ２
７がオフする・ので、信号■はＬレベルに変わり、信り
＠はＨレベルに変わる。
゜Ｑ２３がオフする。動作ｍにおいて、トランジスタＱ
２３がオンしていたので、トランジスタＱ２２がオンし
、トランジスタＱ２１がオフする。これにより、信号■
はＨレベルを続け、信号ＯはＬレベルを続ける。また、
信号ＯによるＨレベルによってトランジスタＱ２４がオ
ンし、信号■によるＬレベルによってトランジスタＱ２
７がオフする・ので、信号■はＬレベルに変わり、信り
＠はＨレベルに変わる。
尚、電流経路は、Ｒ１１→Ｑ２２→１１０と、Ｒ１２→
Ｑ２４→１１３となる。
Ｑ２４→１１３となる。
法衣は、トランジスタＱ２０〜トランジスタＱ２７第２
表 以上のように、本回路は第７図の回路と同じマスタース
レーブフリップフロップ動作を行うことが判る。しかし
、第７図と比べると、電圧源Ｖｃｃ都基準基準電位点間
に、ベース・エミッタ接合の直列結合が存在しないので
、電圧源ＶＣＣとして、極めて低い電圧でも、確実なフ
リップフロップ動作を行うことができる。
表 以上のように、本回路は第７図の回路と同じマスタース
レーブフリップフロップ動作を行うことが判る。しかし
、第７図と比べると、電圧源Ｖｃｃ都基準基準電位点間
に、ベース・エミッタ接合の直列結合が存在しないので
、電圧源ＶＣＣとして、極めて低い電圧でも、確実なフ
リップフロップ動作を行うことができる。
第３図は電圧源Ｖｃｃが１．０［Ｖ］のときの信号■と
出力の１つである信号Ｏを比較して示（が、入力信号に
相当する信号■に対する信号０のレベルがフリップフロ
ップ動作の周期ごとに異なっており、分周動作をしてい
ることが理解できる。
出力の１つである信号Ｏを比較して示（が、入力信号に
相当する信号■に対する信号０のレベルがフリップフロ
ップ動作の周期ごとに異なっており、分周動作をしてい
ることが理解できる。
また、第４図はＶｃｃを０．９ ［Ｖ］に低モしたとき
の同じ信号を示すが、略１．０［Ｖ］のときと同等の性
能が得られている。
の同じ信号を示すが、略１．０［Ｖ］のときと同等の性
能が得られている。
次に、他の実施例を説明する。
先ず、第５図はエミッタ面積を広くしたトランジスタに
よる動作を確実にするため、ラッチ段と差動段の結合し
たマスタースレーブフリップフ［］ツブ回路〈トランジ
スタＱ２０〜Ｑ２７に相当する回路部）の電源電圧を、
トランジスタＱ３０． Ｑ３１による入力差動段より低
めるようにしたものである。
よる動作を確実にするため、ラッチ段と差動段の結合し
たマスタースレーブフリップフ［］ツブ回路〈トランジ
スタＱ２０〜Ｑ２７に相当する回路部）の電源電圧を、
トランジスタＱ３０． Ｑ３１による入力差動段より低
めるようにしたものである。
第５図において、トランジスタＱ４０〜Ｑ４７．電流源
Ｉ２０〜１２３及び負荷抵抗Ｒ２０−Ｒ２３から成る回
路は、第１図の回路において、Ｑ２０〜Ｑ２７．ｉｌ。
Ｉ２０〜１２３及び負荷抵抗Ｒ２０−Ｒ２３から成る回
路は、第１図の回路において、Ｑ２０〜Ｑ２７．ｉｌ。
〜１１３及び抵抗Ｒ１０〜Ｒ１３による回路に対応し、
Ｑ４８〜Ｑ５３，１２４及び抵抗Ｒ２４〜Ｒ２６がら成
る回路は、第１図のＱ２８〜Ｑ３３，１１４及び抵抗Ｒ
１４〜ＲＩＧによる回路に対応している。
Ｑ４８〜Ｑ５３，１２４及び抵抗Ｒ２４〜Ｒ２６がら成
る回路は、第１図のＱ２８〜Ｑ３３，１１４及び抵抗Ｒ
１４〜ＲＩＧによる回路に対応している。
そして、電圧源Ｖｃｃは、抵抗Ｒａを介してそれぞれ抵
抗Ｒ２０，Ｒ２１の共通接続点に接続し、抵抗Ｒｂを介
して抵抗Ｒ２２とＲ２３の共通接続点に接続している。
抗Ｒ２０，Ｒ２１の共通接続点に接続し、抵抗Ｒｂを介
して抵抗Ｒ２２とＲ２３の共通接続点に接続している。
このように、１〜ランジスタＱ４０〜Ｑ４７の回路部の
駆動電源を下げることにより、エミッタ面積を大きくし
たトランジスタＱ４８． Ｑ４９． Ｑ５２． Ｑ５３
の動作電流が、第１図の実施例の場合より多くなり、ト
ランジスタＱ４８． Ｑ４９がオンしたときのトランジ
スタＱ ４５． Ｑ ４６とＱ４０． Ｑ４３のオフ動
作並びに、トランジスタＱ５２．５３がオンしたときの
、トランジスタＱ４４． Ｑ４７とＱ４１． Ｑ４２の
オフ動作を確実にする。
駆動電源を下げることにより、エミッタ面積を大きくし
たトランジスタＱ４８． Ｑ４９． Ｑ５２． Ｑ５３
の動作電流が、第１図の実施例の場合より多くなり、ト
ランジスタＱ４８． Ｑ４９がオンしたときのトランジ
スタＱ ４５． Ｑ ４６とＱ４０． Ｑ４３のオフ動
作並びに、トランジスタＱ５２．５３がオンしたときの
、トランジスタＱ４４． Ｑ４７とＱ４１． Ｑ４２の
オフ動作を確実にする。
次に、第６図はＤフリップフ１］、ツブとして使用でき
るように、必要な端子を構成したのものであり、内部回
路要素は第１図と同じ符号を付している。そして、トラ
ンジスタＱ２０．２１のコレクタ共通接続点より口端子
を引き出し、トランジスタＱ２２、 Ｑ２３のコレクタ
共通接続点よりＱ端子を引き出し、トランジスタＱ２４
のベースよりＤ入力端子を引き出し、トランジスタＱ２
７のベースよりＤ端子を引き出している。これにより、
第１図ではトランジスタＱ２４のベースとトランジスタ
Ｑ２０．Ｑ２１の＝ルクタ共通端子とが接続されていた
が、端子りを引ぎ出したために切断しである。同様に、
トランジスタＱ２７とＱ２２． Ｑ２３の関係も、ベー
スとコレクタ共通接続点と接続を切断しである。また、
入力端子Ｐ１１にはクロック信号を加える。
るように、必要な端子を構成したのものであり、内部回
路要素は第１図と同じ符号を付している。そして、トラ
ンジスタＱ２０．２１のコレクタ共通接続点より口端子
を引き出し、トランジスタＱ２２、 Ｑ２３のコレクタ
共通接続点よりＱ端子を引き出し、トランジスタＱ２４
のベースよりＤ入力端子を引き出し、トランジスタＱ２
７のベースよりＤ端子を引き出している。これにより、
第１図ではトランジスタＱ２４のベースとトランジスタ
Ｑ２０．Ｑ２１の＝ルクタ共通端子とが接続されていた
が、端子りを引ぎ出したために切断しである。同様に、
トランジスタＱ２７とＱ２２． Ｑ２３の関係も、ベー
スとコレクタ共通接続点と接続を切断しである。また、
入力端子Ｐ１１にはクロック信号を加える。
尚、第１図の実施例において、トランジスタＱ３２のエ
ミッタサイズＮ３をトランジスタＱ２８のエミッタサイ
ズＮＩＪ：りも大きく、また、トランジスタＱ２９のエ
ミッタサイズＮ２をトランジスタＱ３３のエミツサイズ
Ｎ４より大きく、即ち、Ｎ１＜Ｎ３及びＮ２ ＞Ｎ４と
することによって、フリップフロップ動作をより確実に
することができる。
ミッタサイズＮ３をトランジスタＱ２８のエミッタサイ
ズＮＩＪ：りも大きく、また、トランジスタＱ２９のエ
ミッタサイズＮ２をトランジスタＱ３３のエミツサイズ
Ｎ４より大きく、即ち、Ｎ１＜Ｎ３及びＮ２ ＞Ｎ４と
することによって、フリップフロップ動作をより確実に
することができる。
また、高周波域でも安定な動作を行うことが確認された
。
。
［発明の効果］
以上説明したようにこの発明によれば、低電圧で正確な
フリップフロップ動作を行うという効果がある。
フリップフロップ動作を行うという効果がある。
第１図はこの発明にかかる低電Ｄ］駆動形論理回路の一
実施例を示す回路図、第２図、第３図及び第４図はこの
発明の詳細な説明するための波形図及び特性図、第５図
はこの発明の他の実施例を示Ｊ回路図、第６図はこの発
明の更に他の実施例を示す回路図、第７図は従来の論理
回路を示す回路図である。 Ｑ２０〜Ｑ２７・・・第１〜第８トランジスタ、Ｑ２８
゜Ｑ２９． Ｑ３２． Ｑ３３・・・第１１〜第１４ト
ランジスタ、Ｑ３０． Ｑ３１・・・第９．第１０トラ
ンジスタ、Ｒ１０〜Ｒ１３・・・負荷抵抗、１１０〜１
１４・・・電流源、■・・・入力信号、■、■、＠、■
・・・出力信号。
実施例を示す回路図、第２図、第３図及び第４図はこの
発明の詳細な説明するための波形図及び特性図、第５図
はこの発明の他の実施例を示Ｊ回路図、第６図はこの発
明の更に他の実施例を示す回路図、第７図は従来の論理
回路を示す回路図である。 Ｑ２０〜Ｑ２７・・・第１〜第８トランジスタ、Ｑ２８
゜Ｑ２９． Ｑ３２． Ｑ３３・・・第１１〜第１４ト
ランジスタ、Ｑ３０． Ｑ３１・・・第９．第１０トラ
ンジスタ、Ｒ１０〜Ｒ１３・・・負荷抵抗、１１０〜１
１４・・・電流源、■・・・入力信号、■、■、＠、■
・・・出力信号。
Claims (2)
- （１）エミッタを共通接続すると共に、それぞれベース
及びコレクタを互いのコレクタ及びベースに接続したラ
ッチ動作用の第１、第２トランジスタ及び第３、第４ト
ランジスタと、 前記第１、第２トランジスタのコレクタにそれぞれコレ
クタを接続し、前記第３、第４トランジスタのコレクタ
からの信号をベースに入力して反転動作する第５、第６
出力差動増幅トランジスタと、 前記第３、第４トランジスタのコレクタにそれぞれコレ
クタを接続し、前記第１、第２トランジスタのコレクタ
からの信号をベースに入力して反転動作する第７、第８
出力差動増幅トランジスタと、 入力信号によつて反転動作する第９、第１０入力差動増
幅トランジスタと、 前記第１、第２トランジスタ及び第７、第８トランジス
タよりもエミッタ面積が大きく、前記第１０トランジス
タのコレクタからの信号をベースよりエミッタに導出し
て前記第１、第２及び第７、第８トランジスタと各共通
の電流源に供給する第１１、第１２トランジスタと、 前記第３、第４トランジスタ及び第５、第６トランジス
タよりもエミッタ面積が大きく、前記第９トランジスタ
のコレクタからの信号をベースよりエミッタに導出して
前記第３、第４及び第５、第６トランジスタと各共通の
電流源に供給する第１３、第１４トランジスタとを具備
したことを特徴とする低電圧駆動形論理回路。 - （２）前記第１、第５トランジスタのコレクタ共通接続
点と電圧源間及び、第２、第６トランジスタのコレクタ
共通接続点と電圧源間にそれぞれ設ける第１、第２負荷
抵抗の各電圧源側端子と前記電圧源との間に、これらの
負荷抵抗とそれぞれ直列の関係をもって接続した第１の
レベルシフト抵抗と、 前記第３、第７トランジスタのコレクタ共通接続点と電
圧源間及び、第３、第８トランジスタのコレクタ共通接
続点と電圧源間にそれぞれ設ける第３、第４負荷抵抗の
各電圧源側端子と前記電圧源との間に、これら各負荷抵
抗とそれぞれ直列の接続関係をもつて接続した第２のレ
ベルシフト抵抗とを有することを特徴とする請求項１に
記載の低電圧駆動形論理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172263A JPH0221717A (ja) | 1988-07-11 | 1988-07-11 | 低電圧駆動形論理回路 |
| US07/375,615 US4977335A (en) | 1988-07-11 | 1989-07-05 | Low driving voltage operation logic circuit |
| DE68919447T DE68919447T2 (de) | 1988-07-11 | 1989-07-10 | Bei schwacher Betriebsspannung betreibbare logische Schaltung. |
| EP89306979A EP0351166B1 (en) | 1988-07-11 | 1989-07-10 | Low driving voltage operation logic circuit |
| KR1019890009824A KR920009204B1 (ko) | 1988-07-11 | 1989-07-11 | 저전압 구동형 논리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172263A JPH0221717A (ja) | 1988-07-11 | 1988-07-11 | 低電圧駆動形論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0221717A true JPH0221717A (ja) | 1990-01-24 |
| JPH0477483B2 JPH0477483B2 (ja) | 1992-12-08 |
Family
ID=15938655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172263A Granted JPH0221717A (ja) | 1988-07-11 | 1988-07-11 | 低電圧駆動形論理回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4977335A (ja) |
| EP (1) | EP0351166B1 (ja) |
| JP (1) | JPH0221717A (ja) |
| KR (1) | KR920009204B1 (ja) |
| DE (1) | DE68919447T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815019A (en) * | 1995-10-09 | 1998-09-29 | Nec Corporation | Flip-flop circuit operating on low voltage |
| US7375568B2 (en) | 2003-06-16 | 2008-05-20 | Nec Corporation | Logic circuit with restrained leak current to differential circuit |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE58906599D1 (de) * | 1989-09-11 | 1994-02-10 | Siemens Ag | Kippschaltung mit Schalthysterese. |
| US5070257A (en) * | 1990-09-28 | 1991-12-03 | Hughes Aircraft Company | Circuitry for controlled rate of power application to CMOS microcircuits |
| US5289055A (en) * | 1992-11-17 | 1994-02-22 | At&T Bell Laboratories | Digital ECL bipolar logic gates suitable for low-voltage operation |
| US5814845A (en) * | 1995-01-10 | 1998-09-29 | Carnegie Mellon University | Four rail circuit architecture for ultra-low power and voltage CMOS circuit design |
| JP3047808B2 (ja) * | 1996-03-28 | 2000-06-05 | 日本電気株式会社 | フリップフロップ回路 |
| US6366061B1 (en) | 1999-01-13 | 2002-04-02 | Carnegie Mellon University | Multiple power supply circuit architecture |
| US6166571A (en) * | 1999-08-03 | 2000-12-26 | Lucent Technologies Inc. | High speed frequency divider circuit |
| US6433595B1 (en) | 2001-09-05 | 2002-08-13 | Qantec Communication, Inc. | Method of system circuit design and circuitry for high speed data communication |
| DE102004009283B4 (de) * | 2004-02-26 | 2006-04-20 | Infineon Technologies Ag | Flip-Flop-Schaltungsanordnung und Verfahren zur Verarbeitung eines Signals |
| EP1603243B1 (en) * | 2004-05-31 | 2010-04-28 | STMicroelectronics Srl | Prescaling stage for high frequency applications |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386611A (ja) * | 1986-09-29 | 1988-04-18 | Nec Corp | フリツプフロツプ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3728560A (en) * | 1971-01-29 | 1973-04-17 | Motorola Inc | Bistable multivibrator circuit |
| US3728561A (en) * | 1971-02-02 | 1973-04-17 | Motorola Inc | High speed master-slave flip-flop frequency divider |
| DE2821231C2 (de) * | 1978-05-16 | 1980-01-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Master-Slave-Flipflop in Stromschalter-Technik |
| US4289979A (en) * | 1978-08-28 | 1981-09-15 | Burroughs Corporation | Transistorized master slave flip-flop having threshold offsets generated by circuit size variations |
| US4276488A (en) * | 1978-11-13 | 1981-06-30 | Hughes Aircraft Company | Multi-master single-slave ECL flip-flop |
| US4349753A (en) * | 1980-09-29 | 1982-09-14 | Bell Telephone Laboratories, Incorporated | Emitter function logic flip-flop circuit |
| US4357547A (en) * | 1981-02-23 | 1982-11-02 | Motorola, Inc. | EFL Toggle flip-flop |
| US4528465A (en) * | 1982-11-15 | 1985-07-09 | Advanced Micro Devices, Inc. | Semiconductor circuit alternately operative as a data latch and a logic gate |
| US4578599A (en) * | 1983-06-02 | 1986-03-25 | Motorola, Inc. | Flip-flop having improved synchronous reset |
| JPS61177811A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Micro Comput Eng Ltd | フリツプフロツプ |
-
1988
- 1988-07-11 JP JP63172263A patent/JPH0221717A/ja active Granted
-
1989
- 1989-07-05 US US07/375,615 patent/US4977335A/en not_active Expired - Fee Related
- 1989-07-10 EP EP89306979A patent/EP0351166B1/en not_active Expired - Lifetime
- 1989-07-10 DE DE68919447T patent/DE68919447T2/de not_active Expired - Fee Related
- 1989-07-11 KR KR1019890009824A patent/KR920009204B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6386611A (ja) * | 1986-09-29 | 1988-04-18 | Nec Corp | フリツプフロツプ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815019A (en) * | 1995-10-09 | 1998-09-29 | Nec Corporation | Flip-flop circuit operating on low voltage |
| US7375568B2 (en) | 2003-06-16 | 2008-05-20 | Nec Corporation | Logic circuit with restrained leak current to differential circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0351166A2 (en) | 1990-01-17 |
| KR900002563A (ko) | 1990-02-28 |
| DE68919447T2 (de) | 1995-06-08 |
| DE68919447D1 (de) | 1995-01-05 |
| KR920009204B1 (ko) | 1992-10-14 |
| EP0351166A3 (en) | 1991-06-12 |
| JPH0477483B2 (ja) | 1992-12-08 |
| US4977335A (en) | 1990-12-11 |
| EP0351166B1 (en) | 1994-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047808B2 (ja) | フリップフロップ回路 | |
| JPH0221717A (ja) | 低電圧駆動形論理回路 | |
| JP3974774B2 (ja) | マルチプライヤ | |
| KR950001920B1 (ko) | 히스테리시스 컴퍼레이터 | |
| JPH06232663A (ja) | 可変利得増幅器 | |
| JPH01149520A (ja) | 半導体集積回路装置 | |
| KR100284964B1 (ko) | 전류원 회로 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JPS636896Y2 (ja) | ||
| JP2000082942A (ja) | 電圧比較器 | |
| US4596960A (en) | Current mirror circuit | |
| JPH1062455A (ja) | 電圧比較回路 | |
| KR930006084Y1 (ko) | 3입력 인버터회로 | |
| JPH10209772A (ja) | 演算増幅回路 | |
| JPH05259841A (ja) | 電圧比較回路 | |
| JP2000151287A (ja) | ダブルバランスドミキサ回路 | |
| JPS62101108A (ja) | ボルテ−ジ・フオロワ | |
| JPH05235709A (ja) | シュミット回路 | |
| JPH07105710B2 (ja) | 論理回路 | |
| JPH0583040A (ja) | 位相比較器 | |
| JPH1155049A (ja) | 電流制御回路 | |
| JPH0421363B2 (ja) | ||
| JPS62168422A (ja) | 電流スイツチ回路 | |
| JPH11316793A (ja) | バイポーラ乗算回路およびそれに用いる電圧加算回路 | |
| JPH06332547A (ja) | 電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 16 |