JPH0221717A - 低電圧駆動形論理回路 - Google Patents
低電圧駆動形論理回路Info
- Publication number
- JPH0221717A JPH0221717A JP63172263A JP17226388A JPH0221717A JP H0221717 A JPH0221717 A JP H0221717A JP 63172263 A JP63172263 A JP 63172263A JP 17226388 A JP17226388 A JP 17226388A JP H0221717 A JPH0221717 A JP H0221717A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- signal
- collectors
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明はバイポーラ集積回路にて構成でるマスタース
レーブ形フリップフロップ回路の改良に係り、特に、低
電圧源による駆動に適する低電圧部動形論理回路に関す
る。
レーブ形フリップフロップ回路の改良に係り、特に、低
電圧源による駆動に適する低電圧部動形論理回路に関す
る。
(従来の技術)
バイポーラトランジスタによる従来の論理回路を第7図
に示す。
に示す。
第7図において、同図中、端子P1にハイレベルとロウ
レベルとに変化する入力信号が入る。この入力信号は、
コンデンサC1を介し、てトランジスタQ14と差動増
幅回路を成す1−ランジスクQ15のベースに入力して
いる。1−ランジスタQ15のベースと電圧源Vccと
の間には抵抗R7が接続しである。
レベルとに変化する入力信号が入る。この入力信号は、
コンデンサC1を介し、てトランジスタQ14と差動増
幅回路を成す1−ランジスクQ15のベースに入力して
いる。1−ランジスタQ15のベースと電圧源Vccと
の間には抵抗R7が接続しである。
前記トランジスタQ14. Ql5は、それぞれコレク
タと電圧源VCCとの間に負荷抵抗R5、R6を接続し
、エミッタ共通接続点を電流源I4を介してf8準電位
点に接続する。そして、これらのコレクタからの信号は
、それぞれトランジスタQ13゜QlGのベースよりエ
ミッタに導出し、それぞれ電流源13.15に流れる。
タと電圧源VCCとの間に負荷抵抗R5、R6を接続し
、エミッタ共通接続点を電流源I4を介してf8準電位
点に接続する。そして、これらのコレクタからの信号は
、それぞれトランジスタQ13゜QlGのベースよりエ
ミッタに導出し、それぞれ電流源13.15に流れる。
一方、トランジスタQ1〜Q6及びQ7〜Q12は、ダ
ブルバランス形の差動増幅回路によるマスタースレーブ
フリップフロップを構成しており、分解すると、トラン
ジスタQ1 、Q4とQl、Q104ま各上段の差動対
を成し、トランジスタQ 2゜Q3とQ8 、Q9はコ
レクタベース間をいわゆるたすき掛は接続した対を成し
ている。また、下段のトランジスタQ5 、Q6とQl
l、 Ql2は、それぞれトランジスタQ6と011の
ベース間及びQ5とQl2のベース間を共通に接続しで
ある。そして、トランジスタQ5 、Q6は、トランジ
スタQ2゜Q3とQl 、Q4を差動的に駆動し、トラ
ンジスタQ11. Ql2はそれぞれトランジスタQ8
、 Q9とQl 、 Q10を差動的に駆動している
。
ブルバランス形の差動増幅回路によるマスタースレーブ
フリップフロップを構成しており、分解すると、トラン
ジスタQ1 、Q4とQl、Q104ま各上段の差動対
を成し、トランジスタQ 2゜Q3とQ8 、Q9はコ
レクタベース間をいわゆるたすき掛は接続した対を成し
ている。また、下段のトランジスタQ5 、Q6とQl
l、 Ql2は、それぞれトランジスタQ6と011の
ベース間及びQ5とQl2のベース間を共通に接続しで
ある。そして、トランジスタQ5 、Q6は、トランジ
スタQ2゜Q3とQl 、Q4を差動的に駆動し、トラ
ンジスタQ11. Ql2はそれぞれトランジスタQ8
、 Q9とQl 、 Q10を差動的に駆動している
。
上記電流源I5は、トランジスタQ6とQllのベース
共通接続点にも接続し、これらトランジスタQ6 、Q
llのベースに、入力信号に基づく信号を供給する。ま
た、電流源I3はトランジスタQ5とQl2のベース共
通接続点にも接続し、これらトランジスタQ5.Q12
のベースに、入力信号に基づく信号を供給する。
共通接続点にも接続し、これらトランジスタQ6 、Q
llのベースに、入力信号に基づく信号を供給する。ま
た、電流源I3はトランジスタQ5とQl2のベース共
通接続点にも接続し、これらトランジスタQ5.Q12
のベースに、入力信号に基づく信号を供給する。
また、トランジスタQ2とQlのコレクタ同士。
トランジスタQ3とQ4のコレクタ同士及び、トランジ
スタQ7とQ8のコレクタ同士、トランジスタQ9と0
10のコレクタ同士は、それぞれ共通に接続しである。
スタQ7とQ8のコレクタ同士、トランジスタQ9と0
10のコレクタ同士は、それぞれ共通に接続しである。
そして、トランジスタQ1と02のコレクタ共通接続点
は負荷抵抗R1を介して電圧源yccに接続し、トラン
ジスタQ3とQ4のコレクタ共通接続点は負荷抵抗R2
を、介して電LF源VCCに接続し、トランジスタQ7
とQ8のコレクタ共通接続点は、負荷抵抗R3を介して
電圧源VCCに接続し、トランジスタQ9とQ10の]
レクタ共通接続点は、負荷抵抗R4を介して電圧源VC
Cに接続している。
は負荷抵抗R1を介して電圧源yccに接続し、トラン
ジスタQ3とQ4のコレクタ共通接続点は負荷抵抗R2
を、介して電LF源VCCに接続し、トランジスタQ7
とQ8のコレクタ共通接続点は、負荷抵抗R3を介して
電圧源VCCに接続し、トランジスタQ9とQ10の]
レクタ共通接続点は、負荷抵抗R4を介して電圧源VC
Cに接続している。
この回路の一つの出力は、トランジスタQ3とQ4のコ
レクタ共通接続点をトランジスタQIOのベースに接続
して端子P2に導出している。尚、トランジスタQ1の
ベースはトランジスタQ9とQ10のコレクタ共通接続
点に、トランジスタQ4のベースはQlとQ8のコレク
タ共通接続点に。
レクタ共通接続点をトランジスタQIOのベースに接続
して端子P2に導出している。尚、トランジスタQ1の
ベースはトランジスタQ9とQ10のコレクタ共通接続
点に、トランジスタQ4のベースはQlとQ8のコレク
タ共通接続点に。
トランジスタQ7のベースはQlとQ2のコレクタ共通
接続点に接続しである。
接続点に接続しである。
次に上記回路の動作を説明する。
法衣は、第7図の回路の動作を示している。
第1表
上表において、■はトランジスタQ15のベースに現れ
る(入力)信号を示し、Q、@、O,@Gまそれぞれ、
トランジスタQ1 、Q2のコレクタ共通接続点、Q
3. Q4のコレクタ共通接続点、Q7、Q8のコレク
タ共通接続点及びQO,Q10のコレクタ共通接続でに
現れる出力信号を、■、■はそれぞれQ14. Q15
のコレクタに現れる信号を示している。また、1」はハ
イレベル、Lはロウレベルを意味し、例えば信号@につ
いては、抵抗R7に電流が流れないときをH1抵抗R7
に電流が流れるときを1−とする。
る(入力)信号を示し、Q、@、O,@Gまそれぞれ、
トランジスタQ1 、Q2のコレクタ共通接続点、Q
3. Q4のコレクタ共通接続点、Q7、Q8のコレク
タ共通接続点及びQO,Q10のコレクタ共通接続でに
現れる出力信号を、■、■はそれぞれQ14. Q15
のコレクタに現れる信号を示している。また、1」はハ
イレベル、Lはロウレベルを意味し、例えば信号@につ
いては、抵抗R7に電流が流れないときをH1抵抗R7
に電流が流れるときを1−とする。
信号(■は、最初LレベルからH−41と変化し、11
)初のLレベルのとき、トランジスタQ8はオン、Q9
がオフし、信@Cはしレベル、信号@はl−ルベルであ
るとする。このように仮定すると、トランジスタQl
、Q4の差動増幅回路としての性質によって、信号■は
Lレベル、信号■は1ルベルとなる。このとき、トラン
ジスタQ15がオフ(014オン)して信号■がHレベ
ルとなり、このHレベルがそのままトランジスタQ16
のエミッタに現れるので、トランジスタQ11.Q6は
オンし、Q12、 Q5はオフしている。従って、■の
状態の電流経路は、抵抗R1→01→Q6→11と、抵
抗R3−→Q8→Q11→I2となる。
)初のLレベルのとき、トランジスタQ8はオン、Q9
がオフし、信@Cはしレベル、信号@はl−ルベルであ
るとする。このように仮定すると、トランジスタQl
、Q4の差動増幅回路としての性質によって、信号■は
Lレベル、信号■は1ルベルとなる。このとき、トラン
ジスタQ15がオフ(014オン)して信号■がHレベ
ルとなり、このHレベルがそのままトランジスタQ16
のエミッタに現れるので、トランジスタQ11.Q6は
オンし、Q12、 Q5はオフしている。従って、■の
状態の電流経路は、抵抗R1→01→Q6→11と、抵
抗R3−→Q8→Q11→I2となる。
次に信号■がHレベルに変わると、トランジスタQ14
とQ15の状態が反転し、信号■がLレベル。
とQ15の状態が反転し、信号■がLレベル。
信号(■がl」レベルに変化する。これにより、トラン
ジスタQ5 、Q6とQll、Q12も状態が反転し、
トランジスタQ2 、Q3が1のときの差動対トランジ
スタQl 、Q4の状態をラッチする。これに対し、ト
ランジスタQ8 、Q9は両方ともA)するので、下段
差動対の反転動作に応動する上段差動対(ヘランジスタ
Q7.QIOのうらQIOがオンJる。結局、■の状態
のときは、抵抗R1→Q2→Q5→■1と、R4→Q1
0→Q12→■2と流れて、信号0と■が反転し、信号
■と■は反転しない。
ジスタQ5 、Q6とQll、Q12も状態が反転し、
トランジスタQ2 、Q3が1のときの差動対トランジ
スタQl 、Q4の状態をラッチする。これに対し、ト
ランジスタQ8 、Q9は両方ともA)するので、下段
差動対の反転動作に応動する上段差動対(ヘランジスタ
Q7.QIOのうらQIOがオンJる。結局、■の状態
のときは、抵抗R1→Q2→Q5→■1と、R4→Q1
0→Q12→■2と流れて、信号0と■が反転し、信号
■と■は反転しない。
信号■が再びLレベルとなる■の状態では、トランジス
タQ16がオフ、Q15がオンとなる。これより、信号
■がLレベル、信号■が14レベルを呈し、差動対トラ
ンジスタQ5 、Q6とQll、 Q12が■の状態か
ら反転動作する。これによって、トランジスタQ8 、
Q9は、差動対I〜ランジスタQ7、Q10の状態をラ
ッチしてQ9がオンし、下段差動対Q5 、QOに応動
する上段差動対トランジスタQl 、Q4のうちQ4が
オンする。従って、■の状態の時は、R2→Q4→Q6
→11と、R4→Q9→Q11→I2の経路を電流が流
れ、信号0と@は反転せず、信号◎と■が反転する。
タQ16がオフ、Q15がオンとなる。これより、信号
■がLレベル、信号■が14レベルを呈し、差動対トラ
ンジスタQ5 、Q6とQll、 Q12が■の状態か
ら反転動作する。これによって、トランジスタQ8 、
Q9は、差動対I〜ランジスタQ7、Q10の状態をラ
ッチしてQ9がオンし、下段差動対Q5 、QOに応動
する上段差動対トランジスタQl 、Q4のうちQ4が
オンする。従って、■の状態の時は、R2→Q4→Q6
→11と、R4→Q9→Q11→I2の経路を電流が流
れ、信号0と@は反転せず、信号◎と■が反転する。
更に、IVの状態では、信号■が再び1−ルベルに転移
するので、信号◎がHレベル、信号のがLレベルとなる
。これにより、差動対トランジスタQ5、Q6とQll
、 Q12が■の状態から反転動作し、トランジスタQ
2 、Q3が、差動対トランジスタQl 、Q4の状態
をラッチし−(Q3がオンし、下段差動対Q11. Q
12に応動する上段差動りJQ7 。
するので、信号◎がHレベル、信号のがLレベルとなる
。これにより、差動対トランジスタQ5、Q6とQll
、 Q12が■の状態から反転動作し、トランジスタQ
2 、Q3が、差動対トランジスタQl 、Q4の状態
をラッチし−(Q3がオンし、下段差動対Q11. Q
12に応動する上段差動りJQ7 。
010のうらQ7がオンする。従って、IVの状態では
、R2→Q3→Q5→11と、R3→Q7→Q12−ン
+ 2とに電流が流れ、信号◎と@は反転し、信号■と
■は反転しない。
、R2→Q3→Q5→11と、R3→Q7→Q12−ン
+ 2とに電流が流れ、信号◎と@は反転し、信号■と
■は反転しない。
第7図の回路は上記のよう/、1動作により、入力信号
を2分の1分周ケるマスタ−スレーブフリップ70ツブ
回路の働きをしている。
を2分の1分周ケるマスタ−スレーブフリップ70ツブ
回路の働きをしている。
ところで、近時、リモコンハンドセット、ICカード等
のように、電池の仕様が1本の電子n器が増加している
。電池は、一般に、消耗すると、0.9 [V]程度ま
で電圧が下がるので、このような低い電圧でも正確にマ
スタースレーブ動作する回路の提供が求められている。
のように、電池の仕様が1本の電子n器が増加している
。電池は、一般に、消耗すると、0.9 [V]程度ま
で電圧が下がるので、このような低い電圧でも正確にマ
スタースレーブ動作する回路の提供が求められている。
しかしながら、第7図に示す従来の回路は、電圧源と基
準電位点との間に、例えばトランジスタQ13のベース
・エミッタ接合と、トランジスタQ12のベース・エミ
ッタ接合との直列結合、或はトランジスタQ9とQll
とによるベース・エミッタ接合の直列結合等、トランジ
スタのオンオフ動作に最低限必要なベース・エミッタ間
電圧VBEが2倍となる回路が有る。このような、ベー
ス・エミッタ接合の直列結合が、電圧源と基準電位点と
の間に存在する集積回路では、バイアス電圧を複雑に設
定しても、前記ベース・エミッタ間電圧の2倍の電圧で
ある1、6[V]以下では動作しない。
準電位点との間に、例えばトランジスタQ13のベース
・エミッタ接合と、トランジスタQ12のベース・エミ
ッタ接合との直列結合、或はトランジスタQ9とQll
とによるベース・エミッタ接合の直列結合等、トランジ
スタのオンオフ動作に最低限必要なベース・エミッタ間
電圧VBEが2倍となる回路が有る。このような、ベー
ス・エミッタ接合の直列結合が、電圧源と基準電位点と
の間に存在する集積回路では、バイアス電圧を複雑に設
定しても、前記ベース・エミッタ間電圧の2倍の電圧で
ある1、6[V]以下では動作しない。
(発明が解決しようとする課題)
上述したように、従来のハイブリッドトランジスタによ
る論理回路では、電圧源と基準電位点とのベース・エミ
ッタ接合の直列結合が存在するので、この接合の持つ電
圧VBEの略2倍の電圧を出力Jる電圧源て゛ないと動
作しないという問題があった。
る論理回路では、電圧源と基準電位点とのベース・エミ
ッタ接合の直列結合が存在するので、この接合の持つ電
圧VBEの略2倍の電圧を出力Jる電圧源て゛ないと動
作しないという問題があった。
この発明は上記問題貞を除去し、非常に低い電圧、例え
ば通常の電池が消耗して低下した場合でも動作する低電
圧部動形論理回路の提供を目的とする。
ば通常の電池が消耗して低下した場合でも動作する低電
圧部動形論理回路の提供を目的とする。
[発明の構成]
(課題を解決するだめの手段)
この発明は差動増幅1〜ランジスタ回路と、この差ωJ
増幅トランジスタ回路の動作状態を記憶Jるラッチ用ト
ランジスタ回路との組合わせによるマスタースレーブフ
リップフ[1ツブ回路を設けるとJtに、これらトラン
ジスタ回路の所定対素子と電流源を共有し、かつこれら
の対素子よりJミッタ面積が大きな入力段トランジスタ
回路を設け、前記マスタースレーブフリップフロップ回
路の動作を前記入力段トランジスタ回路の動作によって
制御するように構成している。
増幅トランジスタ回路の動作状態を記憶Jるラッチ用ト
ランジスタ回路との組合わせによるマスタースレーブフ
リップフ[1ツブ回路を設けるとJtに、これらトラン
ジスタ回路の所定対素子と電流源を共有し、かつこれら
の対素子よりJミッタ面積が大きな入力段トランジスタ
回路を設け、前記マスタースレーブフリップフロップ回
路の動作を前記入力段トランジスタ回路の動作によって
制御するように構成している。
(作用)
このような構成によれば、マスタースレーブ動作を行う
差?Ji段とラッチ段との組合わせ回路部を、エミッタ
面積をこれらより広くした入力段トランジスタによって
、オンオフ動作を制御する。
差?Ji段とラッチ段との組合わせ回路部を、エミッタ
面積をこれらより広くした入力段トランジスタによって
、オンオフ動作を制御する。
この場合、前記入力段トランジスタのエミツタ面積比が
大きいことで、電圧源電圧が低い場合でも、上記のオン
オフ動作を確実に行われることができ、このオンオフ動
作を行なわせるために、ラッチ段と差動段の下段に差動
段を設ける必要がなくなる。
大きいことで、電圧源電圧が低い場合でも、上記のオン
オフ動作を確実に行われることができ、このオンオフ動
作を行なわせるために、ラッチ段と差動段の下段に差動
段を設ける必要がなくなる。
こうして、ベース・エミッタ接合の直列結合の存在しな
い回路を構成することができる。
い回路を構成することができる。
(実施例)
以下、この発明の一実施例を、図面を参照して説明する
。
。
第1図はこの発明に係る低電圧部動形論理回路の一実施
例を示す回路図である。同図中、Pllは入力信号を導
く入力端子であり、C11は端子pHからの信号を(第
9)トランジスタQ30と差動増幅回路を成すく第10
)トランジスタQ31のベースに供給している。トラン
ジスタQ31は、ベースと電圧源vCCとの間に抵抗R
16を接続し、エミッタはトランジスタQ30と共通接
続し、その共通接続点を電流源[14を介して基準電位
点に接続し、コレクタは負荷抵抗R15を介して電圧源
Vccに接続している。トランジスタ030番よ、ベー
スは直接電圧源VCCに接続し、]レレフは負荷抵抗R
14を介して電圧源VCCに接続している。
例を示す回路図である。同図中、Pllは入力信号を導
く入力端子であり、C11は端子pHからの信号を(第
9)トランジスタQ30と差動増幅回路を成すく第10
)トランジスタQ31のベースに供給している。トラン
ジスタQ31は、ベースと電圧源vCCとの間に抵抗R
16を接続し、エミッタはトランジスタQ30と共通接
続し、その共通接続点を電流源[14を介して基準電位
点に接続し、コレクタは負荷抵抗R15を介して電圧源
Vccに接続している。トランジスタ030番よ、ベー
スは直接電圧源VCCに接続し、]レレフは負荷抵抗R
14を介して電圧源VCCに接続している。
一方、Q20〜Q23及びQ24〜Q27から成るマス
タースレーブフリップノロツブ回路は、(第1)トラン
ジスタQ21及び(第2)トランジスタQ22の対と、
(第3)トランジスタQ25及び(第4)トランジスタ
Q26の対によって、それぞれラッチ回路を構成してい
る。即ち、トランジスタQ21゜Q22及びQ25.0
26の各エミッタ同士は、それぞれ共通に接続すると共
に、トランジスタQ21のベース、及びコレクタは、そ
れぞれトランジスタQ22のコレクタ及びベースに接続
し、トランジスタQ25のベース及び」レクタは、トラ
ンジスタQ26のコレクタ及びベースに接続している。
タースレーブフリップノロツブ回路は、(第1)トラン
ジスタQ21及び(第2)トランジスタQ22の対と、
(第3)トランジスタQ25及び(第4)トランジスタ
Q26の対によって、それぞれラッチ回路を構成してい
る。即ち、トランジスタQ21゜Q22及びQ25.0
26の各エミッタ同士は、それぞれ共通に接続すると共
に、トランジスタQ21のベース、及びコレクタは、そ
れぞれトランジスタQ22のコレクタ及びベースに接続
し、トランジスタQ25のベース及び」レクタは、トラ
ンジスタQ26のコレクタ及びベースに接続している。
また、(第5)トランジスタQ20と(第6)トランジ
スタQ23並びに、(第7)トランジスタQ24ど(第
8)トランジスタQ27とは、差動増幅回路を構成し、
各エミッタをそれぞれ共通の電流源[1及び113を介
して基準電位点に接続している。
スタQ23並びに、(第7)トランジスタQ24ど(第
8)トランジスタQ27とは、差動増幅回路を構成し、
各エミッタをそれぞれ共通の電流源[1及び113を介
して基準電位点に接続している。
尚、上記トランジスタQ21. Q22及びQ25.
Q28の」ユミッタ共通接続点も、それぞれ電流源11
0゜[2を介して基準”1u位点に接続している。
Q28の」ユミッタ共通接続点も、それぞれ電流源11
0゜[2を介して基準”1u位点に接続している。
更に、トランジスタQ20とQ21はコレクタ同士共通
に接続し、その共通接続点を、(第1)負荷抵抗RIO
を介して電圧源yccに接続している。また、トランジ
スタQ22とQ23も」レクタ同士共通に接続し、その
共通接続点はく第2)負荷抵抗R11を介して電圧源V
CCに接続している。同様に、トランジスタQ24とQ
25、Q26とQ27のコレクタ同士もそれぞれ共通に
接続し、これらの接続点は、それぞれ(第3)0荷抵抗
R12,(第4)負荷低抗R13を介して電圧源VCC
に接続しである。
に接続し、その共通接続点を、(第1)負荷抵抗RIO
を介して電圧源yccに接続している。また、トランジ
スタQ22とQ23も」レクタ同士共通に接続し、その
共通接続点はく第2)負荷抵抗R11を介して電圧源V
CCに接続している。同様に、トランジスタQ24とQ
25、Q26とQ27のコレクタ同士もそれぞれ共通に
接続し、これらの接続点は、それぞれ(第3)0荷抵抗
R12,(第4)負荷低抗R13を介して電圧源VCC
に接続しである。
そして、トランジスタQ20〜Q23の回路と、024
〜Q27の回路は、トランジスタQ20とQ21とのコ
レクタ共通接続点をトランジスタQ24のベースに接続
し、トランジスタQ22とQ23のコレクタ共通接続点
をトランジスタQ27のベースに接続し、トランジスタ
Q24とQ25のコレクタ共通接続点をトランジスタQ
23のベースに接続し、トランジスタQ26とQ27の
コレクタ共通接続点をトランジスタQ20のベースに接
続しである。
〜Q27の回路は、トランジスタQ20とQ21とのコ
レクタ共通接続点をトランジスタQ24のベースに接続
し、トランジスタQ22とQ23のコレクタ共通接続点
をトランジスタQ27のベースに接続し、トランジスタ
Q24とQ25のコレクタ共通接続点をトランジスタQ
23のベースに接続し、トランジスタQ26とQ27の
コレクタ共通接続点をトランジスタQ20のベースに接
続しである。
しかして、上記トランジスタQ31の]レクタは、(第
11)トランジスタQ33及び(第12)トランジスタ
Q32のベースに接続し、トランジスタQ30のコレク
タは、(第13)トランジスタ028゜(第14)トラ
ンジスタQ29のベースに接続している。そして、トラ
ンジスタQ33は、トランジスタQ21. Q22の電
流源)10を共有している。また、トランジスタQ29
はトランジスタQ20. Q23の電流源111を共有
している。同様に、トランジスタQ28はトランジスタ
Q25. Q26の電流源112を共有し、トランジス
タQ32はトランジスタQ24. Q27の電流源11
3を其何している。
11)トランジスタQ33及び(第12)トランジスタ
Q32のベースに接続し、トランジスタQ30のコレク
タは、(第13)トランジスタ028゜(第14)トラ
ンジスタQ29のベースに接続している。そして、トラ
ンジスタQ33は、トランジスタQ21. Q22の電
流源)10を共有している。また、トランジスタQ29
はトランジスタQ20. Q23の電流源111を共有
している。同様に、トランジスタQ28はトランジスタ
Q25. Q26の電流源112を共有し、トランジス
タQ32はトランジスタQ24. Q27の電流源11
3を其何している。
ここに、トランジスタ28はトランジスタQ25゜Q2
Bに対しエミツタ面積比がN1 :1、トランジスタQ
29はQ20. Q23に対しエミツタ面積比がN2
:′1、トランジスタQ32はQ24. Q27に対し
エミツタ面積比がN3 :1、トランジスタQ33はQ
21、Q22に対しエミツタ面積比がN4:1に設定し
、各N1〜N4はすべて)1を満足する値に設定する。
Bに対しエミツタ面積比がN1 :1、トランジスタQ
29はQ20. Q23に対しエミツタ面積比がN2
:′1、トランジスタQ32はQ24. Q27に対し
エミツタ面積比がN3 :1、トランジスタQ33はQ
21、Q22に対しエミツタ面積比がN4:1に設定し
、各N1〜N4はすべて)1を満足する値に設定する。
尚、この回路の1つの出力は、トランジスタQ22、
Q23のコレクタ共通接続点に現れる信号を用い、出力
端子1)12より導出している。
Q23のコレクタ共通接続点に現れる信号を用い、出力
端子1)12より導出している。
この発明による一実施例の回路は上記のごとく構成され
、次に動作を説明する。尚、第7図の回路の各部におけ
る信号に付した符号は、本回路の場合も同等の信号が現
れるので同じ符号を用いる。
、次に動作を説明する。尚、第7図の回路の各部におけ
る信号に付した符号は、本回路の場合も同等の信号が現
れるので同じ符号を用いる。
先ず、トランジスタQ30. Q31は、信号■がLの
とき、トランジスタQ31がオフし、トランジスタQ3
0がオンする。従って、信号■がLレベルのとき、信号
@はLレベル、(fi号のはHレベルになる。信号■が
Hレベルであると、トランジスタQ33、 Q32が共
にオン動作する。ここで、トランジスタQ33. Q3
2のエミツタ面積比は、トランジスタQ21. Q22
及びQ24. Q27より十分大きくしであるので、電
流if! [10,I 13による電流は、はとんどト
ランジスタQ33. Q32からの電流を流す。
とき、トランジスタQ31がオフし、トランジスタQ3
0がオンする。従って、信号■がLレベルのとき、信号
@はLレベル、(fi号のはHレベルになる。信号■が
Hレベルであると、トランジスタQ33、 Q32が共
にオン動作する。ここで、トランジスタQ33. Q3
2のエミツタ面積比は、トランジスタQ21. Q22
及びQ24. Q27より十分大きくしであるので、電
流if! [10,I 13による電流は、はとんどト
ランジスタQ33. Q32からの電流を流す。
例えば、トランジスタQ33のエミッタサイズをQQ2
1. Q22に対して10倍とすると、[10の°1流
の10/11はトランジスタQ33を流れることになり
、トランジスタQ21. Q22をほとんどカットオフ
状態にする。
1. Q22に対して10倍とすると、[10の°1流
の10/11はトランジスタQ33を流れることになり
、トランジスタQ21. Q22をほとんどカットオフ
状態にする。
このため、動作状態■のときは、トランジスタQ21.
Q22及びQ2/l、 Q27をそれぞれオフ動作さ
せることができる。同様に、動作状態■のときも、E記
Q21. Q22. Q24. Q27がオフ状態にな
る。
Q22及びQ2/l、 Q27をそれぞれオフ動作さ
せることができる。同様に、動作状態■のときも、E記
Q21. Q22. Q24. Q27がオフ状態にな
る。
反対に、信号@が1ルベルになると、トランジスタQ2
8. Q29がオンし、トランジスタQ32. Q33
がオフする。トランジスタQ2B、 Q29もエミツタ
面積比は、トランジスタQ25. Q26及びQ20.
Q23より十分大きクシであるので、電流、諒112
,1111よる電流は、はとんどトランジスタQ28.
Q29からの電流を流す。このため、動作状態■のとき
は、トランジスタQ25. Q26及びQ20. Q2
3をそれぞれオフ動作させることができる。同様に、動
作状態■のとぎも、上記Q20. Q23. Q25.
Q26がオフ状態になる。
8. Q29がオンし、トランジスタQ32. Q33
がオフする。トランジスタQ2B、 Q29もエミツタ
面積比は、トランジスタQ25. Q26及びQ20.
Q23より十分大きクシであるので、電流、諒112
,1111よる電流は、はとんどトランジスタQ28.
Q29からの電流を流す。このため、動作状態■のとき
は、トランジスタQ25. Q26及びQ20. Q2
3をそれぞれオフ動作させることができる。同様に、動
作状態■のとぎも、上記Q20. Q23. Q25.
Q26がオフ状態になる。
以下、各動作状態に分けて説明する。尚、第2図に示−
4ように、入力信号として@に示づような信号が入力す
ると、各信号◎、■は同図O1■に示すような位相で動
作するものとする。
4ように、入力信号として@に示づような信号が入力す
ると、各信号◎、■は同図O1■に示すような位相で動
作するものとする。
動作状態■
この場合は、上述したごとく、トランジスタQ21、
Q22と、Q24. Q27を強制的にオフ動作させる
。ここで、第7図と同様に、電源投入時等において、信
号■がしレベルのとき、トランジスタQ25がオンと仮
定すると、トランジスタ20. Q23の着初増幅回路
としての性質によって、トランジスタQ20がオンし、
トランジスタQ23がオフする。
Q22と、Q24. Q27を強制的にオフ動作させる
。ここで、第7図と同様に、電源投入時等において、信
号■がしレベルのとき、トランジスタQ25がオンと仮
定すると、トランジスタ20. Q23の着初増幅回路
としての性質によって、トランジスタQ20がオンし、
トランジスタQ23がオフする。
これにより、RIO→Q20→III成る電流経路と、
R12→Q25→112成る電流経路が形成される。故
に、動作■のときは、信号■はLレベル、信号■は)」
レベル、信号0はLレベル、信号OはHレベルとなる。
R12→Q25→112成る電流経路が形成される。故
に、動作■のときは、信号■はLレベル、信号■は)」
レベル、信号0はLレベル、信号OはHレベルとなる。
動作状態■
この場合は、上述したエミッタ面積差によって、トラン
ジスタQ25. Q26と、Q20. Q23をオフさ
せる。ここで、動作■のときは、トランジスタQ20が
オン、Q23がオフしていたので、トランジスタQ21
がオン、トランジスタQ22がオーツする(ラッチ動作
)。これにより、信号OがLレベルを続け、信号OがH
レベルを続ける。トランジスタ024ハ信号■のLレベ
ルによってオフ動作し、トランジスタQ27は信号◎の
Hレベルによつ−Cオン動作する。これにより、信号O
は1ルベルに変化し、信号@はLレベルに変化すること
になる。尚、電流経路は、R10→Q21→(10と、
R13→Q27→Q113となる。
ジスタQ25. Q26と、Q20. Q23をオフさ
せる。ここで、動作■のときは、トランジスタQ20が
オン、Q23がオフしていたので、トランジスタQ21
がオン、トランジスタQ22がオーツする(ラッチ動作
)。これにより、信号OがLレベルを続け、信号OがH
レベルを続ける。トランジスタ024ハ信号■のLレベ
ルによってオフ動作し、トランジスタQ27は信号◎の
Hレベルによつ−Cオン動作する。これにより、信号O
は1ルベルに変化し、信号@はLレベルに変化すること
になる。尚、電流経路は、R10→Q21→(10と、
R13→Q27→Q113となる。
動作状態■
この場合は、再び、トランジスタQ32. Q33がオ
ンすることによって、113. 1.10の電流がトラ
ンジスタQ32. Q33を流れ、トランジスタQ21
゜Q22と、Q24. Q27がオフする。トランジス
タQ25、026は、トランジスタQ24. Q27の
動作■における状態をラッチするので、1〜ランジスタ
Q26がオンし、トランジスタQ25がオフする。これ
により信号◎はHレベルを続け、信号■はLレベルを続
ける。また、信号◎によるHレベルによってトランジス
タQ23がオンし、信号■のLレベルによって、トラン
ジスタQ20がオフする。これによって、信号■がHレ
ベルに変わり、信号OがLレベルに変わる。
ンすることによって、113. 1.10の電流がトラ
ンジスタQ32. Q33を流れ、トランジスタQ21
゜Q22と、Q24. Q27がオフする。トランジス
タQ25、026は、トランジスタQ24. Q27の
動作■における状態をラッチするので、1〜ランジスタ
Q26がオンし、トランジスタQ25がオフする。これ
により信号◎はHレベルを続け、信号■はLレベルを続
ける。また、信号◎によるHレベルによってトランジス
タQ23がオンし、信号■のLレベルによって、トラン
ジスタQ20がオフする。これによって、信号■がHレ
ベルに変わり、信号OがLレベルに変わる。
尚、電流経路は、R11→Q23→111と、R13→
Q26→112となる。
Q26→112となる。
動作状態■
この場合は、トランジスタQ25. Q26.とQ20
゜Q23がオフする。動作mにおいて、トランジスタQ
23がオンしていたので、トランジスタQ22がオンし
、トランジスタQ21がオフする。これにより、信号■
はHレベルを続け、信号OはLレベルを続ける。また、
信号OによるHレベルによってトランジスタQ24がオ
ンし、信号■によるLレベルによってトランジスタQ2
7がオフする・ので、信号■はLレベルに変わり、信り
@はHレベルに変わる。
゜Q23がオフする。動作mにおいて、トランジスタQ
23がオンしていたので、トランジスタQ22がオンし
、トランジスタQ21がオフする。これにより、信号■
はHレベルを続け、信号OはLレベルを続ける。また、
信号OによるHレベルによってトランジスタQ24がオ
ンし、信号■によるLレベルによってトランジスタQ2
7がオフする・ので、信号■はLレベルに変わり、信り
@はHレベルに変わる。
尚、電流経路は、R11→Q22→110と、R12→
Q24→113となる。
Q24→113となる。
法衣は、トランジスタQ20〜トランジスタQ27第2
表 以上のように、本回路は第7図の回路と同じマスタース
レーブフリップフロップ動作を行うことが判る。しかし
、第7図と比べると、電圧源Vcc都基準基準電位点間
に、ベース・エミッタ接合の直列結合が存在しないので
、電圧源VCCとして、極めて低い電圧でも、確実なフ
リップフロップ動作を行うことができる。
表 以上のように、本回路は第7図の回路と同じマスタース
レーブフリップフロップ動作を行うことが判る。しかし
、第7図と比べると、電圧源Vcc都基準基準電位点間
に、ベース・エミッタ接合の直列結合が存在しないので
、電圧源VCCとして、極めて低い電圧でも、確実なフ
リップフロップ動作を行うことができる。
第3図は電圧源Vccが1.0[V]のときの信号■と
出力の1つである信号Oを比較して示(が、入力信号に
相当する信号■に対する信号0のレベルがフリップフロ
ップ動作の周期ごとに異なっており、分周動作をしてい
ることが理解できる。
出力の1つである信号Oを比較して示(が、入力信号に
相当する信号■に対する信号0のレベルがフリップフロ
ップ動作の周期ごとに異なっており、分周動作をしてい
ることが理解できる。
また、第4図はVccを0.9 [V]に低モしたとき
の同じ信号を示すが、略1.0[V]のときと同等の性
能が得られている。
の同じ信号を示すが、略1.0[V]のときと同等の性
能が得られている。
次に、他の実施例を説明する。
先ず、第5図はエミッタ面積を広くしたトランジスタに
よる動作を確実にするため、ラッチ段と差動段の結合し
たマスタースレーブフリップフ[]ツブ回路〈トランジ
スタQ20〜Q27に相当する回路部)の電源電圧を、
トランジスタQ30. Q31による入力差動段より低
めるようにしたものである。
よる動作を確実にするため、ラッチ段と差動段の結合し
たマスタースレーブフリップフ[]ツブ回路〈トランジ
スタQ20〜Q27に相当する回路部)の電源電圧を、
トランジスタQ30. Q31による入力差動段より低
めるようにしたものである。
第5図において、トランジスタQ40〜Q47.電流源
I20〜123及び負荷抵抗R20−R23から成る回
路は、第1図の回路において、Q20〜Q27.il。
I20〜123及び負荷抵抗R20−R23から成る回
路は、第1図の回路において、Q20〜Q27.il。
〜113及び抵抗R10〜R13による回路に対応し、
Q48〜Q53,124及び抵抗R24〜R26がら成
る回路は、第1図のQ28〜Q33,114及び抵抗R
14〜RIGによる回路に対応している。
Q48〜Q53,124及び抵抗R24〜R26がら成
る回路は、第1図のQ28〜Q33,114及び抵抗R
14〜RIGによる回路に対応している。
そして、電圧源Vccは、抵抗Raを介してそれぞれ抵
抗R20,R21の共通接続点に接続し、抵抗Rbを介
して抵抗R22とR23の共通接続点に接続している。
抗R20,R21の共通接続点に接続し、抵抗Rbを介
して抵抗R22とR23の共通接続点に接続している。
このように、1〜ランジスタQ40〜Q47の回路部の
駆動電源を下げることにより、エミッタ面積を大きくし
たトランジスタQ48. Q49. Q52. Q53
の動作電流が、第1図の実施例の場合より多くなり、ト
ランジスタQ48. Q49がオンしたときのトランジ
スタQ 45. Q 46とQ40. Q43のオフ動
作並びに、トランジスタQ52.53がオンしたときの
、トランジスタQ44. Q47とQ41. Q42の
オフ動作を確実にする。
駆動電源を下げることにより、エミッタ面積を大きくし
たトランジスタQ48. Q49. Q52. Q53
の動作電流が、第1図の実施例の場合より多くなり、ト
ランジスタQ48. Q49がオンしたときのトランジ
スタQ 45. Q 46とQ40. Q43のオフ動
作並びに、トランジスタQ52.53がオンしたときの
、トランジスタQ44. Q47とQ41. Q42の
オフ動作を確実にする。
次に、第6図はDフリップフ1]、ツブとして使用でき
るように、必要な端子を構成したのものであり、内部回
路要素は第1図と同じ符号を付している。そして、トラ
ンジスタQ20.21のコレクタ共通接続点より口端子
を引き出し、トランジスタQ22、 Q23のコレクタ
共通接続点よりQ端子を引き出し、トランジスタQ24
のベースよりD入力端子を引き出し、トランジスタQ2
7のベースよりD端子を引き出している。これにより、
第1図ではトランジスタQ24のベースとトランジスタ
Q20.Q21の=ルクタ共通端子とが接続されていた
が、端子りを引ぎ出したために切断しである。同様に、
トランジスタQ27とQ22. Q23の関係も、ベー
スとコレクタ共通接続点と接続を切断しである。また、
入力端子P11にはクロック信号を加える。
るように、必要な端子を構成したのものであり、内部回
路要素は第1図と同じ符号を付している。そして、トラ
ンジスタQ20.21のコレクタ共通接続点より口端子
を引き出し、トランジスタQ22、 Q23のコレクタ
共通接続点よりQ端子を引き出し、トランジスタQ24
のベースよりD入力端子を引き出し、トランジスタQ2
7のベースよりD端子を引き出している。これにより、
第1図ではトランジスタQ24のベースとトランジスタ
Q20.Q21の=ルクタ共通端子とが接続されていた
が、端子りを引ぎ出したために切断しである。同様に、
トランジスタQ27とQ22. Q23の関係も、ベー
スとコレクタ共通接続点と接続を切断しである。また、
入力端子P11にはクロック信号を加える。
尚、第1図の実施例において、トランジスタQ32のエ
ミッタサイズN3をトランジスタQ28のエミッタサイ
ズNIJ:りも大きく、また、トランジスタQ29のエ
ミッタサイズN2をトランジスタQ33のエミツサイズ
N4より大きく、即ち、N1<N3及びN2 >N4と
することによって、フリップフロップ動作をより確実に
することができる。
ミッタサイズN3をトランジスタQ28のエミッタサイ
ズNIJ:りも大きく、また、トランジスタQ29のエ
ミッタサイズN2をトランジスタQ33のエミツサイズ
N4より大きく、即ち、N1<N3及びN2 >N4と
することによって、フリップフロップ動作をより確実に
することができる。
また、高周波域でも安定な動作を行うことが確認された
。
。
[発明の効果]
以上説明したようにこの発明によれば、低電圧で正確な
フリップフロップ動作を行うという効果がある。
フリップフロップ動作を行うという効果がある。
第1図はこの発明にかかる低電D]駆動形論理回路の一
実施例を示す回路図、第2図、第3図及び第4図はこの
発明の詳細な説明するための波形図及び特性図、第5図
はこの発明の他の実施例を示J回路図、第6図はこの発
明の更に他の実施例を示す回路図、第7図は従来の論理
回路を示す回路図である。 Q20〜Q27・・・第1〜第8トランジスタ、Q28
゜Q29. Q32. Q33・・・第11〜第14ト
ランジスタ、Q30. Q31・・・第9.第10トラ
ンジスタ、R10〜R13・・・負荷抵抗、110〜1
14・・・電流源、■・・・入力信号、■、■、@、■
・・・出力信号。
実施例を示す回路図、第2図、第3図及び第4図はこの
発明の詳細な説明するための波形図及び特性図、第5図
はこの発明の他の実施例を示J回路図、第6図はこの発
明の更に他の実施例を示す回路図、第7図は従来の論理
回路を示す回路図である。 Q20〜Q27・・・第1〜第8トランジスタ、Q28
゜Q29. Q32. Q33・・・第11〜第14ト
ランジスタ、Q30. Q31・・・第9.第10トラ
ンジスタ、R10〜R13・・・負荷抵抗、110〜1
14・・・電流源、■・・・入力信号、■、■、@、■
・・・出力信号。
Claims (2)
- (1)エミッタを共通接続すると共に、それぞれベース
及びコレクタを互いのコレクタ及びベースに接続したラ
ッチ動作用の第1、第2トランジスタ及び第3、第4ト
ランジスタと、 前記第1、第2トランジスタのコレクタにそれぞれコレ
クタを接続し、前記第3、第4トランジスタのコレクタ
からの信号をベースに入力して反転動作する第5、第6
出力差動増幅トランジスタと、 前記第3、第4トランジスタのコレクタにそれぞれコレ
クタを接続し、前記第1、第2トランジスタのコレクタ
からの信号をベースに入力して反転動作する第7、第8
出力差動増幅トランジスタと、 入力信号によつて反転動作する第9、第10入力差動増
幅トランジスタと、 前記第1、第2トランジスタ及び第7、第8トランジス
タよりもエミッタ面積が大きく、前記第10トランジス
タのコレクタからの信号をベースよりエミッタに導出し
て前記第1、第2及び第7、第8トランジスタと各共通
の電流源に供給する第11、第12トランジスタと、 前記第3、第4トランジスタ及び第5、第6トランジス
タよりもエミッタ面積が大きく、前記第9トランジスタ
のコレクタからの信号をベースよりエミッタに導出して
前記第3、第4及び第5、第6トランジスタと各共通の
電流源に供給する第13、第14トランジスタとを具備
したことを特徴とする低電圧駆動形論理回路。 - (2)前記第1、第5トランジスタのコレクタ共通接続
点と電圧源間及び、第2、第6トランジスタのコレクタ
共通接続点と電圧源間にそれぞれ設ける第1、第2負荷
抵抗の各電圧源側端子と前記電圧源との間に、これらの
負荷抵抗とそれぞれ直列の関係をもって接続した第1の
レベルシフト抵抗と、 前記第3、第7トランジスタのコレクタ共通接続点と電
圧源間及び、第3、第8トランジスタのコレクタ共通接
続点と電圧源間にそれぞれ設ける第3、第4負荷抵抗の
各電圧源側端子と前記電圧源との間に、これら各負荷抵
抗とそれぞれ直列の接続関係をもつて接続した第2のレ
ベルシフト抵抗とを有することを特徴とする請求項1に
記載の低電圧駆動形論理回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63172263A JPH0221717A (ja) | 1988-07-11 | 1988-07-11 | 低電圧駆動形論理回路 |
US07/375,615 US4977335A (en) | 1988-07-11 | 1989-07-05 | Low driving voltage operation logic circuit |
DE68919447T DE68919447T2 (de) | 1988-07-11 | 1989-07-10 | Bei schwacher Betriebsspannung betreibbare logische Schaltung. |
EP89306979A EP0351166B1 (en) | 1988-07-11 | 1989-07-10 | Low driving voltage operation logic circuit |
KR1019890009824A KR920009204B1 (ko) | 1988-07-11 | 1989-07-11 | 저전압 구동형 논리회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63172263A JPH0221717A (ja) | 1988-07-11 | 1988-07-11 | 低電圧駆動形論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0221717A true JPH0221717A (ja) | 1990-01-24 |
JPH0477483B2 JPH0477483B2 (ja) | 1992-12-08 |
Family
ID=15938655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63172263A Granted JPH0221717A (ja) | 1988-07-11 | 1988-07-11 | 低電圧駆動形論理回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4977335A (ja) |
EP (1) | EP0351166B1 (ja) |
JP (1) | JPH0221717A (ja) |
KR (1) | KR920009204B1 (ja) |
DE (1) | DE68919447T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5815019A (en) * | 1995-10-09 | 1998-09-29 | Nec Corporation | Flip-flop circuit operating on low voltage |
US7375568B2 (en) | 2003-06-16 | 2008-05-20 | Nec Corporation | Logic circuit with restrained leak current to differential circuit |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE58906599D1 (de) * | 1989-09-11 | 1994-02-10 | Siemens Ag | Kippschaltung mit Schalthysterese. |
US5070257A (en) * | 1990-09-28 | 1991-12-03 | Hughes Aircraft Company | Circuitry for controlled rate of power application to CMOS microcircuits |
US5289055A (en) * | 1992-11-17 | 1994-02-22 | At&T Bell Laboratories | Digital ECL bipolar logic gates suitable for low-voltage operation |
US5814845A (en) * | 1995-01-10 | 1998-09-29 | Carnegie Mellon University | Four rail circuit architecture for ultra-low power and voltage CMOS circuit design |
JP3047808B2 (ja) * | 1996-03-28 | 2000-06-05 | 日本電気株式会社 | フリップフロップ回路 |
US6366061B1 (en) | 1999-01-13 | 2002-04-02 | Carnegie Mellon University | Multiple power supply circuit architecture |
US6166571A (en) * | 1999-08-03 | 2000-12-26 | Lucent Technologies Inc. | High speed frequency divider circuit |
US6433595B1 (en) | 2001-09-05 | 2002-08-13 | Qantec Communication, Inc. | Method of system circuit design and circuitry for high speed data communication |
DE102004009283B4 (de) * | 2004-02-26 | 2006-04-20 | Infineon Technologies Ag | Flip-Flop-Schaltungsanordnung und Verfahren zur Verarbeitung eines Signals |
EP1603243B1 (en) * | 2004-05-31 | 2010-04-28 | STMicroelectronics Srl | Prescaling stage for high frequency applications |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386611A (ja) * | 1986-09-29 | 1988-04-18 | Nec Corp | フリツプフロツプ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3728560A (en) * | 1971-01-29 | 1973-04-17 | Motorola Inc | Bistable multivibrator circuit |
US3728561A (en) * | 1971-02-02 | 1973-04-17 | Motorola Inc | High speed master-slave flip-flop frequency divider |
DE2821231C2 (de) * | 1978-05-16 | 1980-01-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Master-Slave-Flipflop in Stromschalter-Technik |
US4289979A (en) * | 1978-08-28 | 1981-09-15 | Burroughs Corporation | Transistorized master slave flip-flop having threshold offsets generated by circuit size variations |
US4276488A (en) * | 1978-11-13 | 1981-06-30 | Hughes Aircraft Company | Multi-master single-slave ECL flip-flop |
US4349753A (en) * | 1980-09-29 | 1982-09-14 | Bell Telephone Laboratories, Incorporated | Emitter function logic flip-flop circuit |
US4357547A (en) * | 1981-02-23 | 1982-11-02 | Motorola, Inc. | EFL Toggle flip-flop |
US4528465A (en) * | 1982-11-15 | 1985-07-09 | Advanced Micro Devices, Inc. | Semiconductor circuit alternately operative as a data latch and a logic gate |
US4578599A (en) * | 1983-06-02 | 1986-03-25 | Motorola, Inc. | Flip-flop having improved synchronous reset |
JPS61177811A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Micro Comput Eng Ltd | フリツプフロツプ |
-
1988
- 1988-07-11 JP JP63172263A patent/JPH0221717A/ja active Granted
-
1989
- 1989-07-05 US US07/375,615 patent/US4977335A/en not_active Expired - Fee Related
- 1989-07-10 EP EP89306979A patent/EP0351166B1/en not_active Expired - Lifetime
- 1989-07-10 DE DE68919447T patent/DE68919447T2/de not_active Expired - Fee Related
- 1989-07-11 KR KR1019890009824A patent/KR920009204B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6386611A (ja) * | 1986-09-29 | 1988-04-18 | Nec Corp | フリツプフロツプ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5815019A (en) * | 1995-10-09 | 1998-09-29 | Nec Corporation | Flip-flop circuit operating on low voltage |
US7375568B2 (en) | 2003-06-16 | 2008-05-20 | Nec Corporation | Logic circuit with restrained leak current to differential circuit |
Also Published As
Publication number | Publication date |
---|---|
EP0351166A2 (en) | 1990-01-17 |
KR900002563A (ko) | 1990-02-28 |
DE68919447T2 (de) | 1995-06-08 |
DE68919447D1 (de) | 1995-01-05 |
KR920009204B1 (ko) | 1992-10-14 |
EP0351166A3 (en) | 1991-06-12 |
JPH0477483B2 (ja) | 1992-12-08 |
US4977335A (en) | 1990-12-11 |
EP0351166B1 (en) | 1994-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3047808B2 (ja) | フリップフロップ回路 | |
JPH0221717A (ja) | 低電圧駆動形論理回路 | |
JP3974774B2 (ja) | マルチプライヤ | |
KR950001920B1 (ko) | 히스테리시스 컴퍼레이터 | |
JPH06232663A (ja) | 可変利得増幅器 | |
JPH01149520A (ja) | 半導体集積回路装置 | |
KR100284964B1 (ko) | 전류원 회로 | |
JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
JPS636896Y2 (ja) | ||
JP2000082942A (ja) | 電圧比較器 | |
US4596960A (en) | Current mirror circuit | |
JPH1062455A (ja) | 電圧比較回路 | |
KR930006084Y1 (ko) | 3입력 인버터회로 | |
JPH10209772A (ja) | 演算増幅回路 | |
JPH05259841A (ja) | 電圧比較回路 | |
JP2000151287A (ja) | ダブルバランスドミキサ回路 | |
JPS62101108A (ja) | ボルテ−ジ・フオロワ | |
JPH05235709A (ja) | シュミット回路 | |
JPH07105710B2 (ja) | 論理回路 | |
JPH0583040A (ja) | 位相比較器 | |
JPH1155049A (ja) | 電流制御回路 | |
JPH0421363B2 (ja) | ||
JPS62168422A (ja) | 電流スイツチ回路 | |
JPH11316793A (ja) | バイポーラ乗算回路およびそれに用いる電圧加算回路 | |
JPH06332547A (ja) | 電流発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 16 |