JPH02216190A - アクテイブマトリクス型表示装置 - Google Patents
アクテイブマトリクス型表示装置Info
- Publication number
- JPH02216190A JPH02216190A JP3607289A JP3607289A JPH02216190A JP H02216190 A JPH02216190 A JP H02216190A JP 3607289 A JP3607289 A JP 3607289A JP 3607289 A JP3607289 A JP 3607289A JP H02216190 A JPH02216190 A JP H02216190A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- data
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 abstract 2
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はアクティブマトリクス型表示装置に関し、特に
表示器の信号電極を駆動する集積回路素子に関する。
表示器の信号電極を駆動する集積回路素子に関する。
(従来の技術)
アクティブマトリクス型表示装置は、信号線に1ライン
分の表示信号を印加し、またこれと同期して走査線に走
査信号を印加する線順次方式で駆動される。
分の表示信号を印加し、またこれと同期して走査線に走
査信号を印加する線順次方式で駆動される。
このようなアクティブマトリクス型液晶表示装置は、例
えば第4図に示すように、液晶表示器1の信号線2には
信号線駆動回路4が、また走査線3には走査線駆動回路
5が接続されている。
えば第4図に示すように、液晶表示器1の信号線2には
信号線駆動回路4が、また走査線3には走査線駆動回路
5が接続されている。
この信号線2に印加する電圧を生成する信号線駆動回路
4は、小型液晶テレビの場合、例えば同図に示すように
シフトレジスタ6、レベルシフタ群7、サンプルホール
ド回路群8、出力アンプ群Gl〜Gn、出力スイッチ群
SWI〜SWnから構成される。そしてこの信号線駆動
回路4は一般に集積回路化されている。
4は、小型液晶テレビの場合、例えば同図に示すように
シフトレジスタ6、レベルシフタ群7、サンプルホール
ド回路群8、出力アンプ群Gl〜Gn、出力スイッチ群
SWI〜SWnから構成される。そしてこの信号線駆動
回路4は一般に集積回路化されている。
信号線駆動回路4の動作は次のようである。まず、シフ
トレジスタ6は、アナログビデオ信号lOをサンプルす
るタイミング信号を出し、これらのタイミング信号によ
って、シフトレジスタ6の出力はレベルシフタ群7を介
して各サンプルホールド回路8を動作させる。サンプル
ホールド回路8は、入力されたアナログビデオ信号10
を順次サンプルし、蓄える。1走査線分のビデオ信号の
サンプルリングが完了すると、ブランキング時間に出力
スイッチ群811−8Wnがオンとなり、ビデオ信号が
液晶表示器1の信号線に一斉に送り出される。
トレジスタ6は、アナログビデオ信号lOをサンプルす
るタイミング信号を出し、これらのタイミング信号によ
って、シフトレジスタ6の出力はレベルシフタ群7を介
して各サンプルホールド回路8を動作させる。サンプル
ホールド回路8は、入力されたアナログビデオ信号10
を順次サンプルし、蓄える。1走査線分のビデオ信号の
サンプルリングが完了すると、ブランキング時間に出力
スイッチ群811−8Wnがオンとなり、ビデオ信号が
液晶表示器1の信号線に一斉に送り出される。
また、これと同期して走査線駆動回路5より、所定の走
査線3に走査パルスが印加され、走査パルスが印加され
た走査線3と信号線2との交点に設けられたスイッチ素
子(図示せず、例えば薄膜トランジスタ)を介して液晶
にビデオ信号が書き込まれる。なお、液晶表示器1の信
号線容量a1〜anには、次の信号が送り出されて来る
までビデオ信号が保持される。
査線3に走査パルスが印加され、走査パルスが印加され
た走査線3と信号線2との交点に設けられたスイッチ素
子(図示せず、例えば薄膜トランジスタ)を介して液晶
にビデオ信号が書き込まれる。なお、液晶表示器1の信
号線容量a1〜anには、次の信号が送り出されて来る
までビデオ信号が保持される。
アクティブマトリクス型表示器の画素数は近年増加する
傾向にあるが、上述の形式の信号線駆動用の集積回路素
子では、周波数特性上、多画素の表示器を駆動すること
はできない。例えば、1000x 1000画素の表示
器を駆動するのに必要なサンプリング周波数は、例えば
フレーム周波数を80Hz。
傾向にあるが、上述の形式の信号線駆動用の集積回路素
子では、周波数特性上、多画素の表示器を駆動すること
はできない。例えば、1000x 1000画素の表示
器を駆動するのに必要なサンプリング周波数は、例えば
フレーム周波数を80Hz。
ブランキング時間を4.5 usとすると、125MH
zとなる。しかし、現在このタイプの駆動用集積回路素
子のビデオ帯域幅は、サンプリング周波数に対して一桁
以上狭い。例えば沖電気工業(株)製の駆動用集積回路
素子、型名MSM5280のビデオ帯域幅は約3.5
M[(zである。従って、この種の駆動用集積回路素子
では回路構成自体が問題となり、多画素の表示器を駆動
することはできない。
zとなる。しかし、現在このタイプの駆動用集積回路素
子のビデオ帯域幅は、サンプリング周波数に対して一桁
以上狭い。例えば沖電気工業(株)製の駆動用集積回路
素子、型名MSM5280のビデオ帯域幅は約3.5
M[(zである。従って、この種の駆動用集積回路素子
では回路構成自体が問題となり、多画素の表示器を駆動
することはできない。
一方、サンプルホールド回路を除去し、この問題を解決
した信号線用の駆動回路集積回路素子が提案されている
(SDI 88DIGEST 13.1: A I M
ega−Pl、xel Co1or a−8i TFT
Llqid−Crystal Disply)。
した信号線用の駆動回路集積回路素子が提案されている
(SDI 88DIGEST 13.1: A I M
ega−Pl、xel Co1or a−8i TFT
Llqid−Crystal Disply)。
この駆動用集積回路素子の構成を第5図を参照して説明
する。この駆動用集積回路素子26は、階調情報を持つ
4ビツトの並列データを入力信号とする4ビツト幅のシ
フトレジスタ22.4ビツト幅の並列ラッチ23及びD
/A変換器24によって構成されている。なお、D/A
変換器24はアナログ・マルチプレクサから構成されて
いる。
する。この駆動用集積回路素子26は、階調情報を持つ
4ビツトの並列データを入力信号とする4ビツト幅のシ
フトレジスタ22.4ビツト幅の並列ラッチ23及びD
/A変換器24によって構成されている。なお、D/A
変換器24はアナログ・マルチプレクサから構成されて
いる。
この駆動用集積回路素子は、階調情報を持つ4ビツトの
並列データ19をシフトレジスタ22で順次シフトし、
1走査線分のビデオ信号が揃ったら、ラッチ23に蓄え
る。ラッチ23に蓄えられた4ビツト幅データは同時に
D/A変換器群24に伝えられる。それぞれのD/A変
換器24は、4ビツト幅データに従って、アナログ・マ
ルチプレクサにより外部から入力される駆動電位v1〜
V1Bから1つを選んで出力端子25に伝える。この出
力端子25は、上述の駆動回路と同様に表示器の信号線
に接続される。
並列データ19をシフトレジスタ22で順次シフトし、
1走査線分のビデオ信号が揃ったら、ラッチ23に蓄え
る。ラッチ23に蓄えられた4ビツト幅データは同時に
D/A変換器群24に伝えられる。それぞれのD/A変
換器24は、4ビツト幅データに従って、アナログ・マ
ルチプレクサにより外部から入力される駆動電位v1〜
V1Bから1つを選んで出力端子25に伝える。この出
力端子25は、上述の駆動回路と同様に表示器の信号線
に接続される。
ところで、この駆動用集積回路素子では、出力端子毎に
、駆動電位数分だけの比較的低抵抗のアナログスイッチ
が必要となる。低抵抗のアナログスイッチは、サイズの
大きなトランジスタが必要となるため、集積回路素子チ
ップのサイズが大きくなる欠点がある。また、外部から
駆動電位数分だけの電圧を集積回路素子チップに外部よ
り入力するので、例えば、128階調表示をしようとす
ると、入力端子数だけでも128個必要となる。従って
、このタイプの信号線駆動用集積回路素子は、特に階調
数の多い用途には不向きである。
、駆動電位数分だけの比較的低抵抗のアナログスイッチ
が必要となる。低抵抗のアナログスイッチは、サイズの
大きなトランジスタが必要となるため、集積回路素子チ
ップのサイズが大きくなる欠点がある。また、外部から
駆動電位数分だけの電圧を集積回路素子チップに外部よ
り入力するので、例えば、128階調表示をしようとす
ると、入力端子数だけでも128個必要となる。従って
、このタイプの信号線駆動用集積回路素子は、特に階調
数の多い用途には不向きである。
(発明が解決しようとする課題)
高精細化が要求され、表示画素数が増えた場合、従来の
ようなサンプルホールド回路を内蔵した信号線駆動用集
積回路素子では、速度が遅く、使用できない。
ようなサンプルホールド回路を内蔵した信号線駆動用集
積回路素子では、速度が遅く、使用できない。
また、上述のアナログ・マルチプレクサを用いるD/A
変換器の場合は、容易に高精度が得られるが、階調数を
多くすると高密度集積化が困難であり、また入力端子の
数が増加するという問題が生じる。
変換器の場合は、容易に高精度が得られるが、階調数を
多くすると高密度集積化が困難であり、また入力端子の
数が増加するという問題が生じる。
また抵抗器を用いたD/A変換器を内部に配置したドラ
イバICも考え得るが、抵抗器を内蔵させたものでは、
電圧発生器の精度を良くしようとすると、価格が高く、
且つ非常に精度の高いマスク装置技術とプロセス製造技
術、及び、大きな回路面積を必要とし、高密度集積化が
困難となる。
イバICも考え得るが、抵抗器を内蔵させたものでは、
電圧発生器の精度を良くしようとすると、価格が高く、
且つ非常に精度の高いマスク装置技術とプロセス製造技
術、及び、大きな回路面積を必要とし、高密度集積化が
困難となる。
そこで、本発明はこれらの課題を解決して、例えば、1
00万画素以上の多画素表示器で多数の階調、例えば1
28階調表示が可能なアクティブマトリクス型表示装置
を実現することを目的とする。
00万画素以上の多画素表示器で多数の階調、例えば1
28階調表示が可能なアクティブマトリクス型表示装置
を実現することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明は、アクティブマトリクス型表示器と、この表示
器の信号線を駆動するための信号線駆動用集積回路素子
とを備えたアクティブマトリクス型表示装置において、
信号線駆動用集積回路素子は、階調情報を持った複数ビ
ットからなる信号を入力信号とするとともに、少なくと
もコンデンサとスイッチで構成されるD/A変換器を存
し、このD/A変換器は複数ビットの信号を時間的に直
列に人力してD/A変換することを特徴とするアクティ
ブマトリクス型表示装置である。
器の信号線を駆動するための信号線駆動用集積回路素子
とを備えたアクティブマトリクス型表示装置において、
信号線駆動用集積回路素子は、階調情報を持った複数ビ
ットからなる信号を入力信号とするとともに、少なくと
もコンデンサとスイッチで構成されるD/A変換器を存
し、このD/A変換器は複数ビットの信号を時間的に直
列に人力してD/A変換することを特徴とするアクティ
ブマトリクス型表示装置である。
(作 用)
本発明は、ドライバICの最も高速性が要求される部分
、即ち、1画素1画素の明るさに対応した信号をドライ
バICに取り込む部分を、サンプルホールド回路ではな
く、シフトレジスタ等のデジタル回路で構成することに
よって高速化する。
、即ち、1画素1画素の明るさに対応した信号をドライ
バICに取り込む部分を、サンプルホールド回路ではな
く、シフトレジスタ等のデジタル回路で構成することに
よって高速化する。
この場合デジタル信号を入力とするため、D/A変換器
が必要となる。本発明では特にこのD/A変換器を、コ
ンデンサ、スイッチ、オペアンプ等から構成するととも
に、ビットデータを時間的に直列に人力してD/A変換
するものを用いることにより、小さな回路規模で、且つ
高精度なり/A変換を実現する。
が必要となる。本発明では特にこのD/A変換器を、コ
ンデンサ、スイッチ、オペアンプ等から構成するととも
に、ビットデータを時間的に直列に人力してD/A変換
するものを用いることにより、小さな回路規模で、且つ
高精度なり/A変換を実現する。
なお、ビットデータを時間的に直列に変換するタイプの
D/A変換器では、D/A変換中に出力電圧が変化する
ので、変換中にD/A変換器を駆動回路の出力端子から
切り離すスイッチを設けるか、或いはD/A変換器の出
力をホールドするアナログストレージレジスタを設ける
ことが好ましい。
D/A変換器では、D/A変換中に出力電圧が変化する
ので、変換中にD/A変換器を駆動回路の出力端子から
切り離すスイッチを設けるか、或いはD/A変換器の出
力をホールドするアナログストレージレジスタを設ける
ことが好ましい。
(実施例)
第1図に本発明に係わるアクティブマトリクス型表示装
置の概略構成を示す。
置の概略構成を示す。
第1図において、30はアクティブマトリクス型表示器
を示し、スイッチング素子として薄膜トランジスタを用
いた周知のアクティブマトリクス型液晶表示器である。
を示し、スイッチング素子として薄膜トランジスタを用
いた周知のアクティブマトリクス型液晶表示器である。
この表示器では、信号線31と走査線32とが交差する
ように設けられ、この交点にはスイッチング素子として
薄膜トランジスタ(図示せず)が配置されている。そし
て、薄膜トランジスタのゲート電極は走査線に、またソ
ース電極は信号線に、更にドレイン電極は画素電極に接
続されている。
ように設けられ、この交点にはスイッチング素子として
薄膜トランジスタ(図示せず)が配置されている。そし
て、薄膜トランジスタのゲート電極は走査線に、またソ
ース電極は信号線に、更にドレイン電極は画素電極に接
続されている。
このアクティブマトリクス型表示器30の信号線31に
は信号線駆動回路40が、また走査線32には走査線駆
動回路50が接続されている。
は信号線駆動回路40が、また走査線32には走査線駆
動回路50が接続されている。
本発明においては、特に信号線駆動回路40に特徴があ
り、同図に示すように、信号線駆動回路40はシフトレ
ジスタ41、ラッチ42、D/A変換器群43及びスイ
ッチ別〜Snから構成され、これらの回路は集積回路化
されている。なお、これらの回路を1チツプに収める必
要は必ずしも必要なく、適当な信号線数分だけ、例えば
100本分を1チツプに集積化してもよい。
り、同図に示すように、信号線駆動回路40はシフトレ
ジスタ41、ラッチ42、D/A変換器群43及びスイ
ッチ別〜Snから構成され、これらの回路は集積回路化
されている。なお、これらの回路を1チツプに収める必
要は必ずしも必要なく、適当な信号線数分だけ、例えば
100本分を1チツプに集積化してもよい。
シフトレジスタ41は例えば128階調の情報を示す7
ビツトの並列データを入力信号とし、入力データを順次
シフトさせる。1走査電極分のデータがシフトレジスタ
41に入力されると、これらのデータは、それぞれ7ビ
ツト幅のデータを保持するラッチ42に転送され、保持
される。この後、これらのデータはスイッチトキャバシ
タ・直列変換型D/A変換器群43に入力される。なお
、D/A変換器群43は、7ビツト幅のデータを各ビッ
トずつ順次入力して、7回の変換をすることによりアナ
ログ電圧を出力するものである。
ビツトの並列データを入力信号とし、入力データを順次
シフトさせる。1走査電極分のデータがシフトレジスタ
41に入力されると、これらのデータは、それぞれ7ビ
ツト幅のデータを保持するラッチ42に転送され、保持
される。この後、これらのデータはスイッチトキャバシ
タ・直列変換型D/A変換器群43に入力される。なお
、D/A変換器群43は、7ビツト幅のデータを各ビッ
トずつ順次入力して、7回の変換をすることによりアナ
ログ電圧を出力するものである。
次に、第2図に各走査線毎に設けられるスイッチトキャ
バシタ・直列変換型D/A変換器43の構成の一例を示
す。同図において、オペアンプ60のマイナス人力と出
力との間に、スイッチ131.62を介してそれぞれ容
量の等しいコンデンサ63.64が接続されている。こ
れらのコンデンサ63.64はオペアンプ60と共に積
分回路を構成している。オペアンプ60のマイナス入力
と出力との間には、更にスイッチ65が接続されている
。スイッチ61.62とコンデンサ63.84との接続
点とアースとの間に、それぞれスイッチ85 、66が
接続されている。またスイッチ61とコンデンサ63の
接続点と基準電圧Vrとの間にスイッチ67が接続され
ている。スイッチ65には、オア回路70を介してクロ
ック信号φとリセット信号φRが与えられる。スイッチ
67には、アンド回路71を介してクロック信号φとD
/A変換されるべきビットデータBが与えられる。
バシタ・直列変換型D/A変換器43の構成の一例を示
す。同図において、オペアンプ60のマイナス人力と出
力との間に、スイッチ131.62を介してそれぞれ容
量の等しいコンデンサ63.64が接続されている。こ
れらのコンデンサ63.64はオペアンプ60と共に積
分回路を構成している。オペアンプ60のマイナス入力
と出力との間には、更にスイッチ65が接続されている
。スイッチ61.62とコンデンサ63.84との接続
点とアースとの間に、それぞれスイッチ85 、66が
接続されている。またスイッチ61とコンデンサ63の
接続点と基準電圧Vrとの間にスイッチ67が接続され
ている。スイッチ65には、オア回路70を介してクロ
ック信号φとリセット信号φRが与えられる。スイッチ
67には、アンド回路71を介してクロック信号φとD
/A変換されるべきビットデータBが与えられる。
スイッチ66には、アンド回路72を介してクロック信
号φとインバータ73を介したビットデータBが与えら
れる。スイッチ61.82にはクロック信号φと111
0″′位相のずれた同一周期のクロック信号φが、また
スイッチ65にはリセット信号φRがそれぞれ与えられ
る。
号φとインバータ73を介したビットデータBが与えら
れる。スイッチ61.82にはクロック信号φと111
0″′位相のずれた同一周期のクロック信号φが、また
スイッチ65にはリセット信号φRがそれぞれ与えられ
る。
なお、ここでリセット信号φRは、出力電圧V(1)を
QVにする信号である。またBはD/A変換されるべき
デジタル信号で、ラッチ回路42から複数ビット分が順
次入力されてくる。また、Vrは基準電圧である。この
D/A変換器群43に入力されたデータは、積分回路に
よりビット数回、例えばこの実施例では7回変換を繰り
返すことによりV(1)よりアナログ出力として出力さ
れる。
QVにする信号である。またBはD/A変換されるべき
デジタル信号で、ラッチ回路42から複数ビット分が順
次入力されてくる。また、Vrは基準電圧である。この
D/A変換器群43に入力されたデータは、積分回路に
よりビット数回、例えばこの実施例では7回変換を繰り
返すことによりV(1)よりアナログ出力として出力さ
れる。
この実施例に示したスイッチトキャパシタ・直列変換型
D/A変換器は、オペアンプのオフセット電圧や、コン
デンサの寄生容量の影響を受けることがなく、また、使
用コンデンサ数が2つと少ない為、コンデンサの不均一
性によるエラーを最少にできる。なお、このD/A変換
器の動作等の詳細は、例えばIEEE TRANS、
CIRCUIT & 5YST、、VOL、CAS−3
3,No、7 P、721−4 JLILY L986
に記載されている。
D/A変換器は、オペアンプのオフセット電圧や、コン
デンサの寄生容量の影響を受けることがなく、また、使
用コンデンサ数が2つと少ない為、コンデンサの不均一
性によるエラーを最少にできる。なお、このD/A変換
器の動作等の詳細は、例えばIEEE TRANS、
CIRCUIT & 5YST、、VOL、CAS−3
3,No、7 P、721−4 JLILY L986
に記載されている。
なお、D/A変換器43から出力されるアナログ信号V
(1)は、変換の途中では正しい電圧にはならないので
、表示器30を駆動する場合のみスイッチ5L−3nが
オン状態となり、信号線31にアナログ信号が送られる
。
(1)は、変換の途中では正しい電圧にはならないので
、表示器30を駆動する場合のみスイッチ5L−3nが
オン状態となり、信号線31にアナログ信号が送られる
。
以上のように構成された信号線駆動回路用集積回路素子
は、シフトレジスタ41から送られてきたデジタル信号
をD/A変換器群43で、高精度に処理し、アナログ信
号として信号線に送る。
は、シフトレジスタ41から送られてきたデジタル信号
をD/A変換器群43で、高精度に処理し、アナログ信
号として信号線に送る。
なお、上述したビットデータを直列に入力してD/A変
換するスイッチとコンデンサを使用するD/A変換器4
3は回路規模が小さいので、100組以上を1チツプに
納めることも可能である。またこの構成では、出力バッ
ファをD/A変換器43のオペアンプと兼用するので、
このタイプのD/A変換器は、回路を工夫することによ
り、オペアンプのオフセット電圧をキャンセルすること
ができる。また、オペアンプのオフセット電圧がキャン
セルされるタイプのD/A変換器を使用すれば、オフセ
ット電圧の比較的大きなオペアンプを使用しても、その
影響の小さいアナログ出力を得ることができる。
換するスイッチとコンデンサを使用するD/A変換器4
3は回路規模が小さいので、100組以上を1チツプに
納めることも可能である。またこの構成では、出力バッ
ファをD/A変換器43のオペアンプと兼用するので、
このタイプのD/A変換器は、回路を工夫することによ
り、オペアンプのオフセット電圧をキャンセルすること
ができる。また、オペアンプのオフセット電圧がキャン
セルされるタイプのD/A変換器を使用すれば、オフセ
ット電圧の比較的大きなオペアンプを使用しても、その
影響の小さいアナログ出力を得ることができる。
上述の実施例では、D/A変換の出力をホールドする機
能を、液晶表示器の信号線容量a■〜anに頼ったが、
第3図に示すように、別途ホールド回路としてのアナロ
グストレージレジスタ44を、信号線駆動用集積回路素
子の内部に持たせても良い。
能を、液晶表示器の信号線容量a■〜anに頼ったが、
第3図に示すように、別途ホールド回路としてのアナロ
グストレージレジスタ44を、信号線駆動用集積回路素
子の内部に持たせても良い。
同図のD/A変換器の部分は第2図に示したものと同様
のものである。
のものである。
D/A変換器43のオペアンプはD/A変換、またオペ
アンプB1〜Bnは液晶表示器の信号線を駆動する機能
のみを持つ。その他の作用は第1図の場合と同様である
。従って、D/A変換器43のオペアンプはD/A変換
用として速度を最適化し、またオペアンプB1〜Bnは
出力用として出力特性(電流供給能力等)を最適化でき
る。
アンプB1〜Bnは液晶表示器の信号線を駆動する機能
のみを持つ。その他の作用は第1図の場合と同様である
。従って、D/A変換器43のオペアンプはD/A変換
用として速度を最適化し、またオペアンプB1〜Bnは
出力用として出力特性(電流供給能力等)を最適化でき
る。
コンデンサとスイ・ソチを使用したD/A変換器の他の
例として並列変換と直列変換の組み合わせにより変換を
行うものがあるが、このようなり/A変換器は、変換速
度は速いが、規模が大きくなり過ぎるため、本実施例の
ように直列のみでD/A変換を行う方がよい。
例として並列変換と直列変換の組み合わせにより変換を
行うものがあるが、このようなり/A変換器は、変換速
度は速いが、規模が大きくなり過ぎるため、本実施例の
ように直列のみでD/A変換を行う方がよい。
[発明の効果〕
本発明を適用すれば、多画素、多階調表示が可能なアク
ティブマトリクス型表示装置が得られる。
ティブマトリクス型表示装置が得られる。
第1図は本発明のアクティブマトリクス型表示装置の概
略構成を示す図、第2図は実施例のD/A変換器の構成
を示す図、第3図は本発明の他の実施例を示す図、第4
図は従来のアクティブマトノクス型表示装置の概略構成
を示す図、第5図は 従来の他の信号線駆動用集積回路素子の構成を示す図で
ある。
略構成を示す図、第2図は実施例のD/A変換器の構成
を示す図、第3図は本発明の他の実施例を示す図、第4
図は従来のアクティブマトノクス型表示装置の概略構成
を示す図、第5図は 従来の他の信号線駆動用集積回路素子の構成を示す図で
ある。
Claims (1)
- アクティブマトリクス型表示器と、この表示器の信号線
を駆動するための信号線駆動用集積回路素子とを備えた
アクティブマトリクス型表示装置において、前記信号線
駆動用集積回路素子は、階調情報を持った複数ビットか
らなる信号を入力信号とするとともに、少なくともコン
デンサとスイッチで構成されるD/A変換器を有し、こ
のD/A変換器は前記複数ビットの信号を時間的に直列
に入力してD/A変換することを特徴とするアクティブ
マトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3607289A JPH02216190A (ja) | 1989-02-17 | 1989-02-17 | アクテイブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3607289A JPH02216190A (ja) | 1989-02-17 | 1989-02-17 | アクテイブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02216190A true JPH02216190A (ja) | 1990-08-29 |
Family
ID=12459534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3607289A Pending JPH02216190A (ja) | 1989-02-17 | 1989-02-17 | アクテイブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02216190A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5856816A (en) * | 1995-07-04 | 1999-01-05 | Lg Electronics Inc. | Data driver for liquid crystal display |
US8766897B2 (en) | 1996-10-16 | 2014-07-01 | Canon Kabushiki Kaisha | Matrix substrate and display which inputs signal-polarity inverting signals to picture data |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS598427A (ja) * | 1982-07-05 | 1984-01-17 | Sanyo Electric Co Ltd | D−a変換回路及びd−a変換方法 |
JPS6165529A (ja) * | 1984-09-06 | 1986-04-04 | Nec Corp | デイジタル・アナログ変換回路 |
JPS6486197A (en) * | 1987-06-04 | 1989-03-30 | Seiko Epson Corp | Drive circuit for liquid crystal panel |
JPH0192797A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | 中間調表示装置 |
-
1989
- 1989-02-17 JP JP3607289A patent/JPH02216190A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS598427A (ja) * | 1982-07-05 | 1984-01-17 | Sanyo Electric Co Ltd | D−a変換回路及びd−a変換方法 |
JPS6165529A (ja) * | 1984-09-06 | 1986-04-04 | Nec Corp | デイジタル・アナログ変換回路 |
JPS6486197A (en) * | 1987-06-04 | 1989-03-30 | Seiko Epson Corp | Drive circuit for liquid crystal panel |
JPH0192797A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | 中間調表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5856816A (en) * | 1995-07-04 | 1999-01-05 | Lg Electronics Inc. | Data driver for liquid crystal display |
US8766897B2 (en) | 1996-10-16 | 2014-07-01 | Canon Kabushiki Kaisha | Matrix substrate and display which inputs signal-polarity inverting signals to picture data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6067066A (en) | Voltage output circuit and image display device | |
US4795239A (en) | Method of driving a display panel | |
US5708454A (en) | Matrix type display apparatus and a method for driving the same | |
KR100445675B1 (ko) | 픽셀의사전충전을사용하여평면화면의어드레스를지정하는방법,상기방법을수행하는구동기,및대형화면에서의상기방법의응용 | |
US6504522B2 (en) | Active-matrix-type image display device | |
KR101169052B1 (ko) | 액정표시장치의 아날로그 샘플링 장치 | |
JPH03105312A (ja) | 液晶表示装置のための制御回路 | |
EP0192784B1 (en) | Liquid crystal display device | |
KR100549983B1 (ko) | 액정표시장치 및 그 구동방법 | |
US4622590A (en) | Method of driving a display device | |
EP0697690B1 (en) | Method for driving active matrix type liquid crystal display device | |
JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
US20060220692A1 (en) | Sample-hold circuit and semiconductor device | |
US6373478B1 (en) | Liquid crystal display driver supporting a large number of gray-scale values | |
JP2719224B2 (ja) | 表示装置の駆動回路 | |
JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
KR20010051050A (ko) | 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기 | |
US5251051A (en) | Circuit for driving liquid crystal panel | |
JPH1185112A (ja) | ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法 | |
JPH04237091A (ja) | フラットディスプレイの階調駆動回路 | |
US20080174463A1 (en) | Switched capacitor type d/a converter, and drive circuit for liquid crystal display | |
JPH02216190A (ja) | アクテイブマトリクス型表示装置 | |
US20050024317A1 (en) | Display device | |
JPH1164825A (ja) | 表示装置 | |
JP2004093887A (ja) | 表示装置 |