JPH02215168A

JPH02215168A - 薄膜ホトトランジスタおよびそれを用いた光センサ

Info

Publication number: JPH02215168A
Application number: JP1035068A
Authority: JP
Inventors: Toshihisa Tsukada; 俊久塚田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-02-16
Filing date: 1989-02-16
Publication date: 1990-08-28
Anticipated expiration: 2014-08-23
Also published as: JP2938083B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野】

本発明は単体の光センサ、集積化１次元センサ、あるい
は２次元センサとして利用される薄膜ホトトランジスタ
に関する。

【従来の技術】

従来のホトトランジスタは、例えば、「超ＬＳＩ総合辞
典」　（西沢潤−監修、サイエンスフォーラム　昭和６
３．３．３１　　第７７９頁）に記載されているように
、バイポーラトランジスタを基本構造とするものであり
、トランジスタのベースに光が入射し、ベースへの少数
キャリアの注入が光によって行われる構造となっていた
。

【発明が解決しようとする課題】

従来技術のようにバイポーラトランジスタを基本とした
ホトトランジスタにおいては、光の利用効率、指向性等
の点で有効化を図ることが難しいこと、および電界効果
トランジスタへの展開をはかれない等の問題点があった
。上記の問題を解決するため、本出願人は薄膜ホトトラン
ジスタを既に出願（特願昭６３−２４４１６７号）して
いる。上記の薄膜ホトトランジスタは電界効果トランジスタを
用いた点において有効な技術である。すなわち、光電流
の０Ｎ１０ＦＦ比が３００程度と良好な値を示すと共に
、バイポーラトランジスタの有する前記のごとき課題を
持たない点に特徴を有するものである。しかし、ホトトランジスタは数百〜千個あるいはそれ以
上の集積化を必要とするため、光電流の０Ｎ１０ＦＦ比
をさらに大きくすることが要求され、またγ特性も直線
性に欠ける点がある等、改善の余地があった。本発明の目的は、電気的スイッチ機能および増幅機能を
有し、光電流のＯＮ１０　Ｆ　Ｆ比が高く、かつγ特性
も良好な電界効果型の薄膜ホトトランジスタを提供する
ことにある。

【課題を解決するための手段】

上記目的を達成するため、本発明においては特許請求の
範囲に記載するように構成している。すなわち、本発明においては、光電流の０Ｎ１０ＦＦ特
性の改善あるいは電圧によるスイッチ機能および光によ
るスイッチ機能（アナログスイッチ機能）および電気的
増幅機能の改善を達成するために、ゲート電極を複数個
の枝に分ける（第１請求項）か、或いはゲート電極を独
立した複数個設ける（第２請求項）ように構成している
。また、上記の機能を高めるために、光をゲート電極側か
ら導入するように構成している（第３請求項）。また、光感度を増大させるために、感光性半導体層を水
素化非晶質シリコン（ａ−８ｉ：Ｈ）によって構成して
いる（第４請求項）。なお、入力インピーダンスが高く、電圧制御型の電界効
果トランジシスタを実現するためには、スタガ構造の薄
膜トランジスタが適している。

【作用１基板上に形成されたホトトランジスタは、ゲート電極、
ゲート絶縁膜、感光性半導体層、オーミックコンタクト
層、ソース電極、ドレイン電極からなる。ソース電極は
キャリアの注入電極であり、通常は基準電位（アース電
位）に設定され、ゲート電極ならびにドレイン電極は通
常はソース電極に対して高い電位に設定される。感光性半導体層はキャリアの走るチャネル層がゲート絶
縁膜との界面において形成される領域であると共に、入
射光が照射される領域でホトキャリアが生成する領域で
もある。この際、ゲート電極側から光を入射することに
より、チャネル近傍におけるホトキャリアの生成確率が
増大し、良好なホトトランジスタ特性が得られる。ゲート電極は複数の枝または独立した複数個に分割され
ており、その間隙を通って入射した光によりホトキャリ
アが生成する。したがってゲート電極の間隙部分の半導
体領域には光の照射によってホトキャリアが誘起され、
またゲート電極と型番する半導体領域はゲート電圧印加
によってキャリアが誘起される。そのためドレイン電流
の電気的制御と光学的制御を機能的に分離することが出
来る。ゲート電極長と間隙長はこのホトトランジスタの電流水
準を決定することになり、応用分野に応じて最適値が波
数も含めて選択される。上記のように構成することにより、光電流のＯＮ、ＯＦ
Ｆ比の増大をはかることが出来る。また、水素化非晶質シリコンは低温プロセスによって堆
積可能な薄膜であり、長尺、大面積のデバイスをつくる
のにとくに適した材料である。プラズマＣＶＤ法に代表
される製膜法は、この目的に特に適した方法であり、ホ
トトランジスタの製造手段を簡略化するのに極めて適し
たものである。また、光センサであるためには不透明基板を用いること
は一つの制約条件となるものであるが。本発明においては薄膜トランジスタを用いることによっ
て透明基板あるいはガラス基板上へのホトトランジスタ
の形成を可能にしている。【実施例１第１図は、本発明の一実施例図であり、薄膜ホトトラン
ジスタの断面１ｍ　（Ａ）および平面図（Ｂ）を示す。第１図において、１はガラス基板、２および３はゲート
電極、４はゲート絶縁膜、５は感光性半導体層、６はオ
ーミックコンタクト層、７はソース電極、８はドレイン
電極である。また矢印９は入射光を示す。この実施例は、断面図（Ａ）に見られるようにボトムゲ
ー！−型の逆スタガ構造薄膜トランジスタである。そし
て、ゲート電極が２および３の二つに分割されており、
その間隙から導入された光９が感光性半導体層５に光キ
ャリアを生成する。なお、第１図の平面図（Ｂ）においては、ゲート電極２
および３が独立した２個として示されているが、図示し
た部分の外側では２と３が共通に接続され、図示の部分
で２個に枝分かれした電極パターンを有している。なお
、後述するように、２と３が独立した２個のゲート電極
の場合もある。製造プロセスは次の通りである。まず、ガラス基板１上にスパッタ法によって金属クロム
を厚さ２００ｎ■で堆積する。これをホトリソグラフィ
法によってパターニングを行うことにより、ゲート電極
２，３を形成する。ゲート電極のバターニング後、ゲート絶縁膜４となる窒
化シリコン、感光性半導体層５となる水素化非晶質シリ
コン（ａ−８ｉ：Ｈ）をプラズマＣＶＤ法により、それ
ぞれ３５０ｎｅ、５５０ｎｉＩの厚さに堆積する。さら
に同しくプラズマＣＶＤ法によりオーミックコンタクト
層６となるａ　−Ｓ　ｉ：　Ｈの０層を上記２層に統い
て堆積する。厚さは５０ｎｍである。プラズマＣＶＤ法は、真空容器中にモノシラン（ＳｉＨ
４）をベースにしたガスを導入し、ＲＦパワーを加える
ことによってプラズマを形成し。これによって分解したＳｉおよび水素が基板上に堆積す
るものである。この場合ａ−８ｉ：Ｈが形成され、ホス
フィン（ＰＨ３）を導入すればｎ型不純物である燐をド
ープしたａ　−Ｓ　ｉ：　Ｈを形成することが出来る。またＳｉＨ，と共に窒素やアンモニアを導入すれば窒化
シリコン（Ｓ　ｉ　Ｎ）が形成される。次に、ソース電極７およびドレイン電極８を形成する。電極材料としてはＣｒとＡＱの二層膜を用いた。Ｃｒは
ａ−８ｉ：ＨとＡＱとの間の反応防止用バッファ層であ
り、ＡΩは電極の低抵抗化のためである。各々の膜厚は
ｌｏｏｎｍ、３００ｎ−である、ソース電極およびドレ
イン電極はこの後パターニングして形成される。なおパ
ターン化されたソース電極およびドレイン電極をマスク
としてａ−８ｉ：Ｈの０層をエツチングする。これはセ
ルファライン工程である。なお、上記のようにして形成
した素子の上に図示しない保護膜を形成する。第１図の実施例においては、ゲート電極２と３間のキャ
ップ長は１０μｍである。また、トランジスタのＷ／Ｌ
は５００μｍ／２０ｕｍである。すなわちソース電極７とドレイン電極８との間隔は２０
μｍ、ソース電極端からゲート２の端まで５μｍ、ゲー
ト３の端からドレイン電極端まで５μｍである。上記のように作製したホトトランジスタを第２図の回路
に示すようにバイアスし、光をゲート電極側から照射し
てドレイン電流Ｉｄとドレイン電圧Ｖｄの関係を測定し
た。なおＶｇはゲート電圧を示す。第３図は３，０００ルツクスの光を照射したときにおけ
るドレイン電流とドレイン電圧の関係を示した図であが
、図示のごとく、良好な飽和特性が得られた。第４図はゲート電圧を一定値（Ｖｇ＝１０Ｖ）に設定し
たときにおけるドレイン電流の光量依存性を示した図で
ある。ｖ１示のごとく１本素子においては、光電流と暗
電流の比も大きくなり、その比として１，０００に達す
る値が得られた。以上、説明した動作は、ゲート電極が２個に枝分かれし
た実施例に関するものである。すなわち、ゲート電極は
一つであり、ホトトランジスタ部において分枝した構造
を有するゲート電極に電圧を印加するものである。しか
し、先に簡単に述べたように、ゲート電極を複数個に分
け、それぞれに別の電圧を印加することに′より、特性
を改善することが出来る。例えば、第１図において、ゲート電極２と３とが独立し
た２個の電極である場合の一動作例を次に述べる。第１図において、ドレイン電極８に＋１０ｖ。ソース側のゲート電極２に＋ＩＯＶの電圧を印加してお
き、ドレイン側のゲート電極３に印加する電圧を制御す
ることによってドレイン電流をスイッチする。すなわち
、０８時にはゲート電極３に＋１０ｖを印加する。これ
は先の複数校の実施例における０８時のバイアス条件と
同じであり、入射光の有無によってドレイン電流が大き
く変化する。一方、ＯＦＦ時にはゲート電極３に一１０
Ｖを印加する。このときゲート電極３によってホールチ
ャネルが形成され、ゲート電極２によって電子チャネル
が形成される。この状態においては、電子に対してはゲ
ート電極３が阻止ゲートとなり、ホール（正孔）に対し
てはゲート電極２が阻止電極となるので、ＯＦＦ電流の
改善が実現される。さらに、スイッチング速度の改善も可能になるという特
徴も有する。次に、第５図は本発明の第２の実施例の断面図である。本実施例はゲート電極２．３が素子の上部にあるホトト
ランジスタである。製造プロセスは、まず、ガラス基板１上にＣｒをスパッ
タリングによって堆積する。ついでｎ型のａ−８ｉ：Ｈ
をプラズマＣＶＤ法により堆積する。これをパターニングすることにより、ソース電極７およ
びドレイン電極８を形成する。この上にプラズマＣＶＤ
法により、感光性半導体層５となるａ−Ｓｉ：Ｈおよび
ゲート絶縁膜４となる酸化シリコンを堆積する６次に、
ゲート電極用金属膜Ｃｒをスパッタリングによって堆積
し、パターニングを行うことによってゲート電極２およ
び３を形成する。本素子の動作は、前記第１図の実施例と同様に、ゲート
電極２と３の間隙から光を導入し、ゲート、ソース、ド
レインの各電極にバイアス電圧を印加することによって
行なった。その結果、ホトトランジスタとしての諸特性
は、前記第１図の実施例と同様に満足すべきものが得ら
れた。次に、第６図は本発明の第３の実施例の断面図である。この実施例は、第１図と同様のボトムゲート型ホトトラ
ンジスタであるが、ゲート電極を２．３および１０の三
つに分割した構造を持ったものである。この実施例においては、ゲート電極の構造はや１複雑と
なるが、取扱いうる電流範囲を広くすることが出来る。また、この実施例では、感光性半導体層５の上部に窒化
シリコンからなる保護膜１１を形成してチャネルへの外
気の影響を極小化すると共に、遮光膜１２を形成して上
部からの迷光を遮断している。なお、前記第１図におい
ても第６１！Ｉと同様の保護膜および遮光膜を設けるこ
とが出来る。次に、第７図は本発明の第４の実施例の断面図である。この実施例もボトムゲート構造であるが、下部すなわち
ゲート電極側からの洸を遮光膜１４によって遮断する構
造を有している。したがって入射光は上部すなわちソー
ス、ドレイン電極側から導入する。なお１３は絶縁膜で
ある。本実施例ではゲート端部とソースドレイン端部が
オンザラインとしている。次に、第８図は本発明の第５の実施例図である。この実施例は、ボトムゲート型の別の実施例を示したも
のである。本実施例において、チャネルとなる感光性半導体層（ａ
−５ｉ：Ｈ）５を堆積するところまでは前記第１回の実
施例と同様である。しかし、本実施例においては、続け
て窒化シリコンを堆積して保護膜１５を形成する。ソー
ス、ドレイン電極は保護膜１５をパターニングした後、
オーミックコンタクト層６およびＣｒ　／　Ａ　ｆｌ膜
を堆積し、パターニングすることによって形成する。この実施例においては、前記第１図の実施例に比してチ
ャネル部のａ−８ｉ：Ｈ膜厚の再現性を向上させること
が出来る。なお、感光性半導体層となるａ−８ｉ：Ｈの膜厚に関し
ては、光に対する十分な感度を有するためには厚いこと
が望ましく、かつ、チャネルからホトキャリア生成領域
が離れ過ぎないことが望ましい。したがってａ−８ｉ：
Ｈの膜厚は１１００ｎ以上１μｍ以下が望ましく、特に
２００ｎａ＋以上６００ｎｍ以下が好適である。以上本発明を実施例に即して述べて来たが１本発明はこ
れに限定されるものではない。例えば、感光性半導体層はａ−８ｉ：Ｈ以外にもａ−８
ｉＣ：Ｈ，ａ−８ｉＧｅ：Ｈ，ａ−Ｇｅ：Ｈ，ａ−Ｃ：
Ｈあるいはｍ−ｖ族、■−■族の化合物半導体であって
もよい。また、ゲート絶縁膜としては窒化シリコン以外にも二酸
化シリコン、Ｔａ２Ｏ，、ＡＱ２０．等の酸化物であっ
てもよく、これらを積層したもの、すなわちＳ　ｉ　Ｎ
／　Ｓ　ｉ　Ｏｘ、’ｒａａｏｓ／ＳｉＮ、ＡＱｚＯｓ
／ＳｉＮ等であってもよい。また、その製造方法もプラズマＣＶＤ法、スパッタ法等
のドライプロセス、あるいは陽極酸化法に代表されるウ
ェットプロセスであってもよい。また基板はガラス基板を主として説明したが、第５図の
実施例のような場合には不透明基板（たとえば樹脂コー
トした金属基板等）であってもよい。また、遮光膜については第６図および第７図においての
み言及したが、その他の実施例においても遮光膜を形成
する方が特性的には良好な結果が得られる。 ■発明の効果】本発明は、以上説明したように構成されているので以下
に記載するような効果を有する。まず、ホトトランジスタがソース、ドレイン、ゲートを
有する薄膜電界効果型トランジスタであるため、入力イ
ンピーダンスが高く、電圧制御型の極めて使い易い素子
である。また、ゲート電極が複数の枝を持つ構造または複数の独
立した構造であるため、光電流の０Ｎ１０ＦＦ比を１，
０００乃至それ以上の高い値とすることが出来る。また
γ特性も１に近い良好な値を得ることが出来る。さらに
独立した複数のゲート電極を有する場合に、それらに異
なった電圧を印加することにより、特性を更に向上させ
ることが出来る。また、光をゲート電極側から導入することにより、ドレ
イン電流の電気的制御と光学的制御の分離効果を高める
ことが出来る。更にゲート電極側から光を導入すれば、
ホトキャリア生成領域がチャネルに近く位置することに
なるので良好な特性が得られる。また、感光性半導体層として水素化非晶質シリコンを用
いることにより、光感度が高く（量子効率〜１）かつ製
作方法が容易な薄膜ホトトランジスタを提供することが
出来る。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図および平面図、第２
図はバイアス印加例を示す回路図、第３図および第４図
は第１図の実施例における電流−電圧特性図、第５図乃
至第８図は本発明の他の実施例の断面図である。〈符号の説明〉１・・・ガラス基板　　　　２．３・・・ゲート電極４
・・・ゲート絶縁膜　　　５・・・感光性半導体層６・
・・オーミックコンタクト層７・・・ソース電極　　　　８・・・ドレイン電極９・
・・入射光　　　　　１０・・・ゲート電極１１・・・
保護膜　　　　　１２・・・遮光膜１３・・・絶縁膜　
　　　　１４・・・遮光膜１５・・・保護膜

Claims

【特許請求の範囲】１、ゲート電極、ソース電極、ドレイン電極、ゲート絶
縁膜、感光性半導体層を少なくとも有する薄膜ホトトラ
ンジスタにおいて、ゲート電極が少なくとも一部におい
て共通接続された複数の枝からなることを特徴とする薄
膜ホトトランジスタ。２、ゲート電極、ソース電極、ドレイン電極、ゲート絶
縁膜、感光性半導体層を少なくとも有する薄膜ホトトラ
ンジスタにおいて、ゲート電極が独立した複数個からな
り、各ゲート電極に同一若しくは異なったゲート電圧を
印加することを特徴とする薄膜ホトトランジスタ。３、特許請求の範囲第１項または第２項記載の薄膜ホト
トランジスタにおいて、ソース電極、ドレイン電極とゲ
ート電極との間にゲート絶縁膜および感光性半導体層を
介在する構造を有し、かつ上記ゲート電極側から光を入
射する構造を有することを特徴とする薄膜ホトトランジ
スタ。４、特許請求の範囲第１項乃至第３項のいずれかに記載
の薄膜ホトトランジスタにおいて、上記感光性半導体層
が水素化非晶質シリコンからなることを特徴とする薄膜
ホトトランジスタ。